JP2008205140A - メモリー素子の製造方法およびメモリー素子 - Google Patents

メモリー素子の製造方法およびメモリー素子 Download PDF

Info

Publication number
JP2008205140A
JP2008205140A JP2007038800A JP2007038800A JP2008205140A JP 2008205140 A JP2008205140 A JP 2008205140A JP 2007038800 A JP2007038800 A JP 2007038800A JP 2007038800 A JP2007038800 A JP 2007038800A JP 2008205140 A JP2008205140 A JP 2008205140A
Authority
JP
Japan
Prior art keywords
thin film
substrate
vanadium dioxide
vanadium
dioxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007038800A
Other languages
English (en)
Inventor
Kunio Okimura
邦雄 沖村
Yusuke Sasagawa
裕介 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai University
Original Assignee
Tokai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai University filed Critical Tokai University
Priority to JP2007038800A priority Critical patent/JP2008205140A/ja
Publication of JP2008205140A publication Critical patent/JP2008205140A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】二酸化バナジウム薄膜を形成して製造されるメモリー素子製造方法およびそれによって製造された抵抗変化型不揮発性メモリーなどのメモリー素子を提供する。
【解決手段】メモリー素子製造方法は、真空容器内に、基板と、バナジウムまたはバナジウム酸化物からなるターゲット物質の設置工程S1と、真空容器内の陰圧工程S2と、真空容器内に希ガスと酸素ガスを導入するガス導入工程S3と、真空容器内の加熱手段によって基板を加熱する加熱工程S4と、ターゲット物質への高周波電圧印加工程S5と、基板上に形成された二酸化バナジウム薄膜と接する導電性金属からなる電極形成工程S6と、を含んでなる。また、メモリー素子は、金属−絶縁体相転移する二酸化バナジウム薄膜が製造された基板と、二酸化バナジウム薄膜と接する導電性金属からなる電極と、を備えてなる。
【選択図】図2

Description

本発明は、抵抗変化型不揮発性メモリーなどのメモリー素子を製造するためのメモリー素子製造方法、およびこれによって製造されたメモリー素子に関する。
酸化バナジウムは、一酸化バナジウム(VO)、二酸化バナジウム(VO)、三酸化二バナジウム(V)、五酸化二バナジウム(V)、七酸化三バナジウム(V)など多様な酸化状態を有する。その中でも二酸化バナジウムは、比抵抗の温度変化率(Temperature Coefficient of Resistance;TCR)が大きいことからボロメータ型赤外線温度センサに好適に用いられている。
二酸化バナジウムの中でも、室温において単斜晶型を呈する結晶は、68℃付近でいわゆる金属−絶縁体相転移を示し、電気抵抗値が大幅に変化する性質を有する。このような二酸化バナジウムの結晶については、60〜70℃の温度条件下で三桁から四桁の電気抵抗値の変化が報告されている(非特許文献1参照)。
この非特許文献1には、レーザー堆積法という薄膜積層方法によって二酸化バナジウム薄膜を形成する旨が記載されている。レーザー堆積法は、薄膜を積層するための真空容器に外部からレーザー光を照射してターゲット物質を蒸発させ、蒸発したターゲット物質を基板上に薄膜状に堆積させる方法である。
また、非特許文献1には、かかる方法によって形成された二酸化バナジウム薄膜に電圧を印加することによって電界誘起相転移することが記載されている。
他方、非特許文献2には、半導体集積回路の次世代メモリーの一つとして、遷移金属酸化物を金属電極でサンドイッチした構造の抵抗変化型不揮発性メモリー(Resistance Random Access Memory:ReRAM)が有望視されている旨が記載されている。この型のメモリー素子は、電圧によって抵抗の変化が生じ、その抵抗状態の高低により抵抗スイッチング効果を得ることができる。
H-T. Kim, et al., Applied Physics Letters, 86, 242101 (2005) 澤 彰仁、「遷移金属酸化物による抵抗変化型不揮発性メモリー(ReRAM)」、応用物理、応用物理学会、2006年9月発行、第75巻、第9号、p.1109−1114
しかしながら、非特許文献1に記載されているレーザー堆積法は、薄膜堆積を行うための真空容器とともに、その外部に設置した高出力レーザー装置が必要であるために、二酸化バナジウム薄膜を形成した基板の大量生産には不向きであった。
また、大量生産に向けて従来使用されているマグネトロンスパッタリング装置を用いて二酸化バナジウム薄膜を得るべく鋭意研究されているが、酸素流量、真空容器内の圧力、基板の加熱温度などの条件設定が難しく、二酸化バナジウム以外の酸化バナジウムが大量に混在する薄膜しか得ることができなかった。そのため、金属−絶縁体相転移する二酸化バナジウム薄膜を得ることは困難であり、このような二酸化バナジウム薄膜を得るためには、成膜条件を見出すことに多大の労力を費やさなければならなかった。さらに、従来使用されているマグネトロンスパッタリング装置を用いた場合、得られる二酸化バナジウムの結晶構造は、高温相(Tetragonal)であるために金属−絶縁体相転移を示さなかった。
そして、非特許文献2に記載されているように、ReRAMは現在のところ次世代のメモリーとして有望視されているものの、メモリー素子機能の基本となるスイッチング動作の原理が不明であり、素子特性の設計、最適化ができていない。
本発明は前記状況に鑑みてなされたものであり、二酸化バナジウム薄膜を形成して製造されるメモリー素子製造方法およびそれによって製造されたメモリー素子を提供することを課題とする。
前記課題を解決するため、本発明に係るメモリー素子製造方法は、設置工程と、陰圧工程と、ガス導入工程と、加熱工程と、高周波電圧印加工程と、電極形成工程と、を含んでなる。
このように、本発明に係るメモリー素子製造方法は、設置工程で真空容器内に設けられた加熱手段に基板を設置するとともに、前記加熱手段と対向する位置に設けられた磁石を有するホルダー部にバナジウムまたはバナジウム酸化物からなるターゲット物質を設置した後、陰圧工程で真空容器内の空気を排気して当該真空容器内を5.7〜9.3×10−4Paの陰圧にする。そして、陰圧状態を維持しつつ、ガス導入工程で真空容器内に希ガスと酸素ガスとを導入する。そして、加熱工程で加熱手段によって基板を300〜450℃に加熱した後、高周波電圧印加工程によってターゲット物質と、高周波電圧を印加するための電源が接続された導電性金属部材と、のそれぞれに高周波電圧を印加して、基板上に、金属−絶縁体相転移する二酸化バナジウム薄膜を形成する。そして、電極形成工程で、基板上に形成した二酸化バナジウム薄膜と接する導電性金属からなる電極を形成することでメモリー素子を得ることができる。
また、本発明のメモリー素子製造方法において、前記ガス導入工程は、希ガスを40〜100sccm、酸素ガスを1〜10sccmの条件で導入するのが好ましい。
本発明のメモリー素子製造方法において、前記ガス導入工程後の前記真空容器内の気圧を0.5〜5.0Paに維持するのが好ましい。
本発明のメモリー素子製造方法において、前記加熱工程は、前記基板を300〜400℃に加熱することを特徴とするのが好ましい。
メモリー素子の製造条件をこのような特定の範囲に限定して行うことで、単斜晶型(低温相(Monoclinic))である良好な結晶状態の二酸化バナジウムを基板上に形成することが可能となる。
本発明のメモリー素子製造方法において、前記高周波電圧印加工程は、前記ターゲット物質に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加し、かつ、前記導電性金属部材に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加するのが好ましい。
このような条件で高周波電圧印加工程を行うと、単斜晶型である低温相(Monoclinic)の二酸化バナジウムを基板上に確実に形成することができる。
また、前記課題を解決するため、本発明に係るメモリー素子は、金属−絶縁体相転移する二酸化バナジウム薄膜が製造された基板と、前記二酸化バナジウム薄膜と接する導電性金属からなる電極と、を備える構成とした。
このような構成のメモリー素子とすれば、金属−絶縁体相転移する二酸化バナジウムの薄膜と、この薄膜と接する導電性金属からなる電極と、を備えているので、オーミック性コンタクトをとることができ、これにより電圧−電流特性に抵抗スイッチング効果(つまり、メモリー機能)を持たせることが可能になる。
本発明のメモリー素子において、前記二酸化バナジウム薄膜は、その結晶構造が単斜晶型であるのが好ましい。
このような二酸化バナジウム薄膜を備えたメモリー素子は、二酸化バナジウム薄膜の結晶構造が単斜晶型であるので、良好な金属−絶縁体相転移能を持たせることができる。そのため、電圧−電流特性に抵抗スイッチング効果、つまり、メモリー機能をより生じさせやすい、優れたメモリー素子を得ることができる。
本発明に係るメモリー素子製造方法によれば、金属−絶縁体相転移する二酸化バナジウム薄膜を用いてメモリー素子を製造しているので、電圧−電流特性に抵抗スイッチング効果(メモリー機能)を有するメモリー素子を得ることができる。
本発明に係るメモリー素子は、金属−絶縁体相転移する二酸化バナジウム薄膜を用いているので、電圧−電流特性に抵抗スイッチング効果(メモリー機能)を有している。また、本発明に係るメモリー素子は、スイッチング動作の原理が明確であり、ReRAMとしての素子特性の設計、最適化を行うことができるという効果を奏する。
次に、適宜図面を参照して本発明に係るメモリー素子製造方法およびメモリー素子について詳細に説明する。
参照する図面において、図1は、本発明に係るメモリー素子を製造するために用いる二酸化バナジウム薄膜形成装置の一構成例を示す説明図である。図2は、本発明に係るメモリー素子製造方法の工程内容を示すフローチャートである。
本発明に係るメモリー素子製造方法は、後記する二酸化バナジウム薄膜形成装置1によって形成した二酸化バナジウム薄膜を備えた基板を用いて製造すると、当該二酸化バナジウム薄膜が良好な結晶状態となるため、好適なメモリー素子を製造することができる。
したがって、はじめに図1を参照してメモリー素子を製造するために用いる二酸化バナジウム薄膜形成装置1について説明する。
この二酸化バナジウム薄膜形成装置1は、ICP支援スパッタ法によるスパッタリングによって、基板2上に金属−絶縁体相転移する二酸化バナジウム薄膜を形成する装置である。
ここで、ICP支援スパッタ法とは、誘導結合方式によって発生する高密度プラズマを用いるスパッタ法をいう。ICP支援スパッタ法を適用すると、電子密度、電子温度、シース電圧のそれぞれを増加させることができ、セルフバイアスを低下させることによって反跳粒子を減少させることができ、また、後記するように酸素分子を酸素原子に十分に解離させることができる。
かかる二酸化バナジウム薄膜形成装置1は、真空容器3と、加熱手段4と、ホルダー部5と、ガス導入管6と、電源7と、を備え、この加熱手段4とホルダー部5との間に、導電性金属部材8を設けた構成としている。
真空容器3は、スパッタリング時に容器内を陰圧状態にすることができるものであれば特に限定されることなく用いることができ、従来公知のスパッタリング装置で用いられる真空容器を好適に用いることができる。
加熱手段4は、真空容器3内に設けられており、当該加熱手段4に備えられた固定具に基板2を設置し、当該基板2を300〜450℃、より好ましくは300〜400℃に加熱する。
基板2の加熱温度が前記の範囲にあると金属−絶縁体相転移性を示す結晶(単斜晶型の結晶)を良好に成長させることができるだけでなく、基板2の耐熱性やヒータの耐久性の点でも好ましい。また、かかる温度範囲は、従来のマグネトロンスパッタ法による加熱温度よりも低い温度であるので、集積化される他の構成材料にかかる負担が少なくなるというメリットがある。
なお、加熱時間は前記した温度に加熱できればよいので特に限定されない。
このような加熱手段4としては、例えば、高融点の石英板と高温加熱用のヒータ線であるカンタル線とを用いて形成することができるが、これに限定されるものではなく、前記した温度まで基板2を加熱することができれば通常用いられる加熱装置を用いることもできる。
基板2は、Siあるいはα−Al(サファイア)で構成されていることが好ましい。具体的には、単結晶シリコン半導体ウェハや単結晶サファイア半導体ウェハなどを好適に用いることができる。
当該基板2上に製造される二酸化バナジウム薄膜はエピタキシャル結晶成長するため、基板2の結晶構造の影響を受ける。そのため、良好な結晶状態(単斜晶型)の二酸化バナジウムの薄膜を得るためにも、これらを用いて作製された基板2を用いるのが好ましい。
ホルダー部5は、真空容器3内において加熱手段4と対向する位置に設けられており、基板2に対して二酸化バナジウム薄膜11を形成させるためのターゲット物質51であるバナジウム(V)を設置している。また、このホルダー部5は、後記する電源7から印加される高周波電圧によって当該ターゲット物質51に磁力を発生させるための磁石52を備えている。
ここで、ホルダー部5に設置するバナジウムとしては、純度99.9%以上の純バナジウムが好ましいが、バナジウム酸化物を設置することもできる。
ガス導入管6は、真空容器3内に希ガスと酸素ガスを導入する。希ガスは、高周波電圧を印加されたホルダー部5によってプラズマとなり、ターゲット物質51であるバナジウムをスパッタして基板2上に堆積させる。なお、前記したようにターゲット物質51としてバナジウム酸化物を設置することもできるが、このような場合においても、かかる二酸化バナジウム薄膜形成装置によって二酸化バナジウムの薄膜を得るためには、酸素ガスの供給およびその流量などの最適化が必要である点は、純バナジウムを使用した場合と同様である。
希ガスは、アルゴンガス(Arガス)を用いるのが好ましいがこれに限定されることはなく、例えば、ヘリウムガス(Heガス)、ネオンガス(Neガス)、クリプトンガス(Krガス)、キセノンガス(Xeガス)などを用いることもできる。
他方、真空容器3内に導入された酸素ガスもプラズマによって解離し、活性な酸素原子(ラジカル)となり、基板2に堆積するバナジウム原子を酸化して二酸化バナジウムを生成する。なお、適度な酸素ガス濃度でICP支援スパッタ法によるスパッタリングを行うと、バナジウムとの化学量論的な反応を進行させることが可能であるため、一酸化バナジウム(VO)、三酸化二バナジウム(V)、五酸化二バナジウム(V)、七酸化三バナジウム(V)などの酸化バナジウムは生成されにくくなる。その結果、二酸化バナジウムを選択的に形成させた薄膜(二酸化バナジウム薄膜11)を基板2上に製造することが可能となる。
そして、本発明においては、前記した加熱手段4とターゲット物質51との間に、高周波電圧を印加するための電源81が接続された導電性金属部材8を設けた構成としている。
この導電性金属部材8は、接続されている電源81から高周波電圧を印加して電磁誘導を生じさせるために、巻回してコイル状のコイル部材とするのが好ましい。コイル部材とする場合は、少なくとも2回巻きとするのが好ましい。このようにすると、当該導電性金属部材8に電流を印加することによって好適に電磁誘導現象を生じさせることができる。電磁誘導現象を生じさせることにより、発生させるプラズマを高密度化させることができる。その結果、従来では得られなかった金属−絶縁体相転移する二酸化バナジウム薄膜を基板2上に好適に製造することができる。
このような導電性金属部材8は、プラズマ中であってもスパッタされにくく、良好な電気伝導性を有し、かつ、安価に入手できるなどの観点からステンレス製とするのが好ましいが、これに限定されるものではなく、例えば、チタンや銅なども用いることが可能である。
以上、説明したように、二酸化バナジウム薄膜形成装置1は、磁石52に高周波電圧を印加してアルゴンガスなどの希ガスをプラズマ化させるとともに、導電性金属部材8にも高周波電圧を印加することでプラズマを高密度化し、当該高密度化したプラズマによってターゲット物質51であるバナジウムをスパッタし、基板2上に薄膜を形成させる。このとき、基板2に向かって移動するバナジウム原子は、ガス導入管6で真空容器3内に導入され、プラズマによって解離した酸素原子によって酸化され、二酸化バナジウムとなる。つまり、二酸化バナジウム薄膜形成装置1は、基板2上に、いわば選択的に二酸化バナジウムを形成させることで、金属−絶縁体相転移する二酸化バナジウム薄膜を形成することができる。
次に、図2を参照して、本発明に係るメモリー素子製造方法について説明する。
図2に示すように、本発明のメモリー素子製造方法は、設置工程S1と、陰圧工程S2と、ガス導入工程S3と、加熱工程S4と、高周波電圧印加工程S5と、電極形成工程S6と、を含んでなる。
なお、既に述べたように、本発明に係るメモリー素子製造方法は、前記した構成の二酸化バナジウム薄膜形成装置1を用いると好適な二酸化バナジウム薄膜11を形成することができる。そのため、当該二酸化バナジウム薄膜形成装置1によって、設置工程S1から高周波電圧印加工程S5までを行い、電極形成工程S6を適宜の手段、例えば、エッチング装置などによって行うといった態様を一例として挙げることができる。
以下、各工程について詳細に説明する。
まず、設置工程S1では、真空容器3内に設けられた加熱手段4に基板2を設置する。また、前記の加熱手段4と対向する位置に設けられた磁石52を有するホルダー部5にバナジウムまたはバナジウム酸化物からなるターゲット物質51を設置する。
次いで、陰圧工程S2では、真空容器3内の空気を排気して当該真空容器3内を5.7〜9.3×10−4Paの陰圧にする。後記するように、ガス導入工程S3後の真空容器3内の気圧条件を0.5〜5.0Paの範囲に調整するためである。
次いで、ガス導入工程S3では、真空容器3内に希ガスと酸素ガスを導入する。
このとき、希ガスを40〜100sccm、好ましくは45〜98sccmの条件で導入し、酸素ガスを1〜10sccm、好ましくは2〜10sccmの条件で導入する。希ガスの流量が40〜100sccmの範囲にあると、発生するプラズマが好ましい状態になる。酸素ガスの導入量が1〜10sccmの範囲にあると、二酸化バナジウム以外の酸化バナジウムが生成しにくくなる。結果的に、二酸化バナジウムを選択的に形成させた薄膜を得ることができる。
そして、ガス導入工程S3後の真空容器3内の気圧を0.5〜5.0Pa、好ましくは0.87〜3.5Paに維持する。真空容器3内の気圧が0.5〜5.0Paの範囲にあると、スパッタ成膜を安定して持続させることができ、また良好に放電させることができる。
次いで、加熱工程S4では、加熱手段4によって基板2を加熱する。基板2を加熱する温度は、300〜450℃、好ましくは300〜400℃とする。基板2の加熱温度をこの範囲にする理由は既に述べたので省略する。
次いで、高周波電圧印加工程S5では、加熱工程S4後、ホルダー部5の磁石52と導電性金属部材8のそれぞれに高周波電圧を印加して、基板2上に二酸化バナジウム薄膜を形成させる。
この高周波電圧印加工程S5は、磁石52に、高周波電流:10〜500MHz、好ましくは13.56MHzの条件で印加し、高周波電力:100〜1000W、好ましくは100〜500W、より好ましくは150〜300Wの条件で印加する。また、導電性金属部材8にも同様に、高周波電流:10〜500MHz、好ましくは13.56MHzの条件で印加し、高周波電力:100〜1000W、好ましくは100〜500W、より好ましくは150〜300Wの条件で印加する。なお、印加時間は、製造する二酸化バナジウム薄膜の厚さによって適宜変更することができ、例えば、30〜60分間の条件で印加するのがよい。
磁石52に印加する高周波電圧や高周波電力がこれらの範囲にあると、プラズマが良好な状態で発生して酸素分子が酸素原子へと解離するので、金属−絶縁体相転移する良好な二酸化バナジウム薄膜を得ることができる。
また、導電性金属部材8に印加する高周波電流や高周波電力が、これらの範囲にあると、酸素分子を解離するのに良好なプラズマ発生の支援が十分であるので、金属−絶縁体相転移する良好な二酸化バナジウム薄膜を得ることができる。また、Vなど他の結晶を生成する可能性を小さくすることができる。
なお、高周波電圧印加工程S5による高周波電圧印加を前記した条件の下で30分程度行うと200nm程度の厚さの二酸化バナジウム薄膜を形成させることができる。
次に、電極形成工程S6では、前記したように金属−絶縁体相転移する二酸化バナジウム薄膜11と接する、導電性金属からなる電極12を形成する。
電極12を形成する導電性金属は、二酸化バナジウム薄膜11に対してオーミック性コンタクトがとれる金属であればどのような金属を用いてもよいが、アルミニウム、金などを用いると好適である。
また、電極12形状は、二酸化バナジウム薄膜11に対してオーミック性コンタクトがとれればよく特に限定されるものではない。例えば、二酸化バナジウム薄膜11上に適宜の距離dをもって離間させた一対の電極を形成することによりプレーナ型のメモリー素子10としたり、基板2にまで達する深い穴を形成して電極を形成することによりスタック型のメモリー素子10としたり、電極を3次元的に高く積み上げて形成することによりトレンチ型のメモリー素子10としたりすることができる。
なお、かかる電極は、フォトリソグラフィやシャドーマスクなどの従来公知の技術によって形成することができ、例えば、前記したプレーナ型の電極であれば、図3に示すように、積層工程S61、リソグラフィ工程S62、エッチング工程S63、フォトレジスト除去工程S64によるフォトリソグラフィで好適に形成することができる。なお、図3は、電極形成工程S6の一例を示すフローチャートである。
積層工程S61では、前記した導電性金属を用いてPVD(物理気相成長法)、CVD(化学気相成長法)、真空蒸着法、電気めっき法やスパッタリング法などによって層状に形成して導電性金属層(不図示)を形成する。なお、この導電性金属層の厚さや形状などは適宜に設定することができることはいうまでもない。
次いで、リソグラフィ工程S62では、形成した導電性金属層上にフォトレジストを塗布し、当該フォトレジストに所定のパターン(例えば、プレーナ型のメモリー素子10を製造する場合は、前記したように一対の導電性金属からなる電極12を離間して設けたり、その他配線を形成したりするようなパターン)を有するパターンマスクを介して露光し、当該所定のパターンを呈するように硬化させ、硬化していないフォトレジストを除去して導電性金属層を露出させる。
このリソグラフィ工程S62は、光を照射した部分の光化学反応によって、所定の溶液(例えば、アルカリ性溶液)に可溶な化学構造に変化させてフォトレジストを所定のパターンを残すポジ型レジスト、および、光を照射した部分の光化学反応によって、所定の溶液(例えば、アルカリ性溶液)に不溶な化学構造に変化させてフォトレジストを所定のパターンを残すネガ型レジスト、のいずれを用いても好適に行うことができる。
次いで、エッチング工程S63では、露出した導電性金属層を二酸化バナジウム薄膜11が露出するまでエッチングして所定形状に則した、導電性金属からなる電極12を形成する。
このエッチング工程S63は、ドライエッチングおよびウェットエッチングのいずれによっても好適に行うことができるが、レジストパターンどおりの高精度微細加工を行うことができる点で、ドライエッチングを用いるのが好ましい。また、ドライエッチングとしては、平行平板型反応性イオンエッチングを用いるのが好ましい。
そして、フォトレジスト除去工程S64では、導電性金属層上に残存する、硬化したフォトレジストを除去してメモリー素子10を製造する。
フォトレジストは、用いたフォトレジストに応じて調製された所定の溶液(例えば、アルカリ性溶液)を使用して除去する。
なお、所望のメモリー素子10を得るために、前記した積層工程S61、リソグラフィ工程S62、エッチング工程S63、およびフォトレジスト除去工程S64を適宜の回数繰り返して行ってもよいことはいうまでもない。なお、メモリー素子を製造するにあたって前記した以外の操作等については、一般的なメモリー素子製造方法における操作等を適用することができることはいうまでもない。
以上に述べた本発明のメモリー素子製造方法によれば、二酸化バナジウム薄膜11を得るために、酸素流量や加熱温度などの製造条件を過度に精密に制御する必要がなく、容易に金属−絶縁体相転移する二酸化バナジウム薄膜11を得ることができ、かかる二酸化バナジウム薄膜11を用いるので、良好なメモリー素子10を製造することができる。
そして、前記したメモリー素子製造方法によって製造されたメモリー素子10は、例えば、図4に示すように、金属−絶縁体相転移する二酸化バナジウム薄膜11が製造された基板2と、二酸化バナジウム薄膜11と接触する導電性金属からなる電極12と、を備えた構成となる。なお、図4は、本発明に係るメモリー素子の構成の一例を示す断面図である。
なお、このメモリー素子10において、基板2上に製造される二酸化バナジウム薄膜11は、結晶構造が単斜晶型であると良好な金属−絶縁体相転移能を有するため、電圧−電流特性に抵抗スイッチング効果、つまり、メモリー機能を生じさせやすいので好適であることは既に述べたとおりである。
次に、本発明のメモリー素子製造方法およびメモリー素子について実施例を示して説明する。
まず、内部コイル型ICP支援スパッタ装置(二酸化バナジウム薄膜形成装置)によって、基板上に単斜晶型である低温相(Monoclinic)の二酸化バナジウム(VO)薄膜を製造し、当該二酸化バナジウム薄膜を用いたメモリー素子について検討を行った。
[実験方法]
まず、図1に示す内部コイル型ICP支援スパッタ装置(高周波マグネトロンスパッタ装置)を用いて、基板上に酸化バナジウムの薄膜を形成した。
内部コイル型ICP支援スパッタ装置の上部電極(ターゲット面)と下部電極との間隔は55mmとし、ターゲット面から30mmを中心として、2回巻回したコイル部材(SUS 304)を挿入した。
なお、ターゲット物質は、バナジウム(V)(100mmφ、純度99.9%)を使用し、基板は、単結晶c面サファイア製のものを用いた。そして、二酸化バナジウムの薄膜の形成条件は、ICPに印加した電力(ICP[W])を200W、磁石に印加した高周波電力(RF power[W])を200W、希ガス(Arガス)の流量を40sccm、酸素ガス(O)の流量を0.5sccm、基板の加熱温度(T[℃])を300℃、真空容器内の総圧力(Total Pressure[Pa])を0.4Paとした。
基板上に形成した二酸化バナジウム薄膜の結晶性をX線回折により評価し、抵抗率(温度−抵抗特性)を4端子法により評価した。X線回折の測定条件および4端子法の測定条件は下記の通りである。
X線回折の測定条件は、Philips社製 X´pert MRDを用いて、X線の出力を40kV、40mAで測定した。この場合におけるX線種は、CuKα線を用いた。
4端子法の測定条件は、(有)共和理研社製 K−89PS150μRを用いて、端子間隔1mm、電流値範囲0.5〜1.0mAという条件で測定した。
[実験結果]
図5は、メモリー素子の基板に形成した酸化バナジウムの薄膜のX線回折の結果を示す図であって、(a)は、比較のためにICPに電力を印加しないで製造した酸化バナジウムの薄膜のX線回折の結果を示す図であり、(b)は、本発明のメモリー素子製造方法で形成した酸化バナジウムの薄膜のX線回折の結果を示す図である。なお、図中の横軸は2θ(degrees)を示し、縦軸は強度(cps)を示す。
図5(a)に示すように、ICP支援を行わないで酸化バナジウムの薄膜を製造すると、種々の結晶性のV((220)、(330)、(440)、(550)、(660))のピークを得ることはできるものの、VOのピークを得ることができなかった。
一方、図5(b)に示すように、ICP支援を行って酸化バナジウムの薄膜を製造すると、VO(020)のピークを得ることができた。
そして、図5(a)(b)に示した酸化バナジウムの薄膜を用いて温度−抵抗特性を評価し、図6にそのグラフを示す。
図6(a)は、図5(a)の酸化バナジウムの薄膜の温度に対する電気抵抗値の変化特性を示すグラフであり、(b)は、図5(b)の二酸化バナジウム薄膜の温度に対する電気抵抗値の変化特性を示すグラフである。なお、図6中の横軸は温度(℃)を示し、縦軸は抵抗(Ω)を示す。
図6に示すように、温度を上昇させたとき、(b)の薄膜では60℃程度で抵抗値が大きく減少しており、半導体的な特性から金属的な特性に相転移していることがわかる。電気抵抗値の変化は三桁以上であった。また、図5の(b)に示す酸化バナジウムの薄膜(二酸化バナジウム(VO)の薄膜)は、室温においては10Ω台の抵抗値を示していたが、70℃付近において抵抗値が三桁減少し、80℃における抵抗値は、120Ω(ρ=3.0×10−4Ωcm)であった。また、10Ωにおけるヒステリシス幅は7℃であった。
これに対して、図6(a)に示すように、VOでない酸化バナジウム薄膜は金属−絶縁体相転移しないことがわかる。
次に、図5(b)の酸化バナジウムの薄膜に、1kΩの抵抗を接続し、0.5mmの間隔で形成したアルミニウム製の二つの電極(Al電極)を設けて素子を形成した。そして、当該Al電極の間に電圧を印加したときの電圧−電流特性を評価した。図7に、電圧−電流特性とともにその回路図を示す。なお、図7中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。
図7に示すように、図5(b)の酸化バナジウムの薄膜は、電圧が55Vに達すると急激に電流値が変化することがわかる。前述したように、回路中に1kΩの抵抗を入れているため、電圧−電流特性を解析すると、55Vの電圧において薄膜の抵抗値が図6と同一の変化、すなわち金属−絶縁体相転移していることがわかる。この結果は、図1に示した二酸化バナジウム薄膜製造装置で製造した二酸化バナジウム薄膜が、電圧印加による相転移(電界誘起相転移)を生ずることを示している。この電界誘起相転移による抵抗値は55Vまでは7kΩであるが、相転移した後は150Ωに減少していた。その抵抗変化比45であった。また、一旦相転移した後は、電圧を55V以下に下げても抵抗値は低い値のままであり、元の電圧−電流特性曲線上を戻らずに新たな特性を示した。
つまり、一旦相転移した後は、低い抵抗値を維持する機能があることが確認された。これは、例えば、最初の高い抵抗値の状態をオフ、55Vの電圧印加により実現される低い抵抗値の状態をオンとすれば、オンとオフの状態を双安定に有するメモリー素子機能を有するものであり、一旦変化した状態が一定電圧下では維持される抵抗変化型不揮発性メモリー(ReRAM)となる。なお、図7に示すように、図5(b)の酸化バナジウムの薄膜を備えた素子は、55V以上の電圧(例えば、印加時間の短いパルス電圧)を印加すればオン状態となり、その後30V以下の電圧を印加することでオフ状態に戻すことが可能であることがわかる。
次に、図7に示した構造の素子において、Al電極の間隔を0.1mmに狭めて、素子に繰り返し正弦波(+、−の繰り返し電圧)を印加した。図8にその電圧−電流特性のトレース波形を示す。なお、図8中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。ここで、正弦波は50Hzであったので、この波形は0.02sの時間で取得されたものである。図8から、オフ状態からオン状態への相転移が9Vで生じていることがわかった。これは、後記で説明する図9において、離間した二つの電極12の距離dを0.1mm(100μm)としたときに10Vで金属−絶縁体相転移していることとよく対応しているといえる。なお、金属−絶縁体相転移前(すなわち、電流の小さいとき)の電気抵抗値は1400Ωであり、金属−絶縁体相転移後(すなわち、電流の大きいとき)の電気抵抗値は20Ωであり、その比(ON−OFF比)は70となった。この比の値は、ON、OFFの2状態を識別する差異として十分な値であるといえる。また、Al電極の間隔を制御することによって、オン、オフを制御する使用電圧を低下させることが可能であるといえる。
また、図9は、本発明のメモリー素子製造方法によって、単結晶c面サファイアの基板上に形成された二酸化バナジウム薄膜に所定の距離dをもって離間した二つの導電性金属からなる電極を設けて電圧を印加した場合における電流値の変化特性を示すグラフである。離間した二つの電極12間の距離dは、0.1mm、0.5mm、1.0mmである。なお、図9中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。
図9に示すように、単結晶c面サファイアの基板上に形成された二酸化バナジウム薄膜は、設けられた一対の電極の距離dに応じて金属−絶縁体相転移しており、距離d=0.1mmのときは10V付近、距離d=0.5mmのときは50V付近、距離d=1.0mmのときは90V付近において電流値が急激に変化していた。このように、電圧に比例して電流が増加するのではなく、不連続にジャンプしたように電流が急激に増加するということは、二酸化バナジウム薄膜の電気抵抗値が大きな値から小さな値に、急激に遷移していることを意味するものである。通常、この遷移の前後における電気抵抗値の比が安定して一桁から二桁確保できることがメモリー動作の条件とされているところ、本発明の二酸化バナジウム薄膜を形成したメモリー素子では前記したようにその比が70あり、その動作は時間的に数時間以上、回数にすれば1×10回以上安定に動作することが確認された(測定を止めなければ、さらに長時間、多くの回数でも安定に動作できたと考えられる)。また、本発明の二酸化バナジウム薄膜を形成したメモリー素子は、パルス発生器(Agilent社製 81101A Pulse generator)による矩形波パルス印加(パルス電圧:18V、パルスデューティ:10%)に対して100kHz以上の高周波でも安定して動作することが確認された。なお、メモリー素子のスイッチング時間応答を測定する際の抵抗値測定は50Ωの純抵抗を使用して、その端子電圧から算出した。
また、前記の実験の結果から、本発明のメモリー素子製造方法の加熱工程において、基板を加熱する温度が300℃でも良好に金属−絶縁体相転移できるメモリー素子を製造できることがわかった。これは、例えば、パルスレーザ法によって二酸化バナジウム薄膜を形成させる場合を想定すると、その基板の加熱温度を500℃にする必要があることを鑑みれば、基板の加熱条件を大幅に低温化できることもわかった。そのため、加熱によって基板や二酸化バナジウム薄膜が損傷しにくく、より良好なメモリー素子(ReRAM)を製造し得ることが示唆される。
以上、本発明に係るメモリー素子製造方法およびメモリー素子について具体例を示して詳細に説明したが、本発明の権利範囲は、前記した発明の詳細な説明の内容に限定して解釈してはならず、特許請求の範囲に基づいて広く解釈しなければならない。また、当該技術の分野において通常の知識を有する者が特許請求の範囲および発明の詳細な説明の記載に基づいて容易に相当し得る範囲は、本発明の権利範囲に含まれるものと解釈すべきである。
本発明に係るメモリー素子を製造するために用いる二酸化バナジウム薄膜形成装置の一構成例を示す説明図である。 本発明に係るメモリー素子製造方法の工程内容を示すフローチャートである。 電極形成工程S6の一例を示すフローチャートである。 本発明に係るメモリー素子の構成の一例を示す断面図である。 メモリー素子の基板に形成した酸化バナジウムの薄膜のX線回折の結果を示す図であって、(a)は、比較のためにICPに電力を印加しないで製造した酸化バナジウムの薄膜のX線回折の結果を示す図であり、(b)は、本発明のメモリー素子製造方法で形成した酸化バナジウムの薄膜のX線回折の結果を示す図である。なお、図中の横軸は2θ(degrees)を示し、縦軸は強度(cps)を示す。 図5の(a)、(b)に示した酸化バナジウムの薄膜の温度−抵抗特性を示す。なお、図中の横軸は温度(℃)を示し、縦軸は抵抗(Ω)を示す。 図5の(b)の酸化バナジウムの薄膜に、1kΩの抵抗と接続され、0.5mmの間隔で形成したアルミニウム製の二つの電極(Al電極)を設けて素子を形成し、当該Al電極の間に電圧を印加したときの電圧−電流特性を示す図である。なお、図中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。 図7に示した構造の素子において、Al電極の間隔を0.1mmに狭めて、素子に繰り返し正弦波(+、−の繰り返し電圧)を印加した電圧−電流特性のトレース波形を示す図である。なお、図中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。 本発明のメモリー素子製造方法によって、単結晶c面サファイアの基板上に形成された二酸化バナジウム薄膜に所定の距離dをもって離間した二つの導電性金属からなる電極を設けて電圧を印加した場合における電流値の変化特性を示すグラフである。なお、距離dは、0.1mm、0.5mm、1.0mmであり、図中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。
符号の説明
1 二酸化バナジウム薄膜形成装置
2 基板
3 真空容器
4 加熱手段
5 ホルダー部
51 ターゲット物質
52 磁石
6 ガス導入管
7 電源
8 導電性金属部材
81 電源
10 メモリー素子
11 二酸化バナジウム薄膜
12 導電性電極
S1 設置工程
S2 陰圧工程
S3 ガス導入工程
S4 加熱工程
S5 高周波電圧印加工程
S6 電極形成工程
S61 積層工程
S62 リソグラフィ工程
S63 エッチング工程
S64 フォトレジスト除去工程

Claims (7)

  1. 真空容器内に設けられた加熱手段に基板を設置するとともに、前記加熱手段と対向する位置に設けられた磁石を有するホルダー部にバナジウムまたはバナジウム酸化物からなるターゲット物質を設置する設置工程と、
    前記真空容器内の空気を排気して当該真空容器内を5.7〜9.3×10−4Paの陰圧にする陰圧工程と、
    陰圧状態を維持しつつ、当該真空容器内に希ガスと酸素ガスを導入するガス導入工程と、
    前記加熱手段によって前記基板を300〜450℃に加熱する加熱工程と、
    前記加熱工程後、前記ターゲット物質と、高周波電圧を印加する電源が接続された導電性金属部材と、のそれぞれに高周波電圧を印加して、前記基板上に金属−絶縁体相転移する二酸化バナジウム薄膜を形成させる高周波電圧印加工程と、
    前記基板上に形成した前記二酸化バナジウム薄膜と接する導電性金属からなる電極を形成する電極形成工程と、
    を含むことを特徴とするメモリー素子製造方法。
  2. 前記ガス導入工程は、希ガスを40〜100sccm、酸素ガスを1〜10sccmの条件で導入することを特徴とする請求項1に記載のメモリー素子製造方法。
  3. 前記ガス導入工程後の前記真空容器内の気圧を0.5〜5.0Paに維持することを特徴とする請求項1または請求項2に記載のメモリー素子製造方法。
  4. 前記加熱工程は、前記基板を300〜400℃に加熱することを特徴とする請求項1から請求項3のうちいずれか一項に記載のメモリー素子製造方法。
  5. 前記高周波電圧印加工程は、
    前記ターゲット物質に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加し、かつ、
    前記導電性金属部材に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加することを特徴とする請求項1から請求項4のうちいずれか一項に記載のメモリー素子製造方法。
  6. 金属−絶縁体相転移する二酸化バナジウム薄膜が製造された基板と、
    前記二酸化バナジウム薄膜と接する導電性金属からなる電極と、
    を備えることを特徴とするメモリー素子。
  7. 前記二酸化バナジウム薄膜の結晶構造が単斜晶型であることを特徴とする請求項6に記載のメモリー素子。
JP2007038800A 2007-02-20 2007-02-20 メモリー素子の製造方法およびメモリー素子 Pending JP2008205140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007038800A JP2008205140A (ja) 2007-02-20 2007-02-20 メモリー素子の製造方法およびメモリー素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038800A JP2008205140A (ja) 2007-02-20 2007-02-20 メモリー素子の製造方法およびメモリー素子

Publications (1)

Publication Number Publication Date
JP2008205140A true JP2008205140A (ja) 2008-09-04

Family

ID=39782340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038800A Pending JP2008205140A (ja) 2007-02-20 2007-02-20 メモリー素子の製造方法およびメモリー素子

Country Status (1)

Country Link
JP (1) JP2008205140A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421923B2 (ja) * 2008-10-06 2014-02-19 国立大学法人大阪大学 ノイズジェネレータ、及び確率共振素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10140346A (ja) * 1996-11-13 1998-05-26 Applied Materials Inc プラズマスパッタ装置
JP2006032898A (ja) * 2004-07-15 2006-02-02 Korea Electronics Telecommun 急激な金属−絶縁体転移半導体物質を利用した2端子半導体素子及びその製造方法
JP2006274389A (ja) * 2005-03-30 2006-10-12 Utec:Kk スパッタリング装置及びスパッタリング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10140346A (ja) * 1996-11-13 1998-05-26 Applied Materials Inc プラズマスパッタ装置
JP2006032898A (ja) * 2004-07-15 2006-02-02 Korea Electronics Telecommun 急激な金属−絶縁体転移半導体物質を利用した2端子半導体素子及びその製造方法
JP2006274389A (ja) * 2005-03-30 2006-10-12 Utec:Kk スパッタリング装置及びスパッタリング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421923B2 (ja) * 2008-10-06 2014-02-19 国立大学法人大阪大学 ノイズジェネレータ、及び確率共振素子

Similar Documents

Publication Publication Date Title
JP4999400B2 (ja) 酸化物半導体膜のドライエッチング方法
TW200425331A (en) Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
JP4859104B2 (ja) 単斜晶型二酸化バナジウム薄膜製造装置、単斜晶型二酸化バナジウム薄膜製造方法、スイッチング素子製造方法、およびスイッチング素子
TW439142B (en) Etching apparatus, etching method and manufacturing method of a semiconductor device
TW201532138A (zh) 被蝕刻層之蝕刻方法
Gnedenkov et al. Formation of BaTiO 3 coatings on titanium by microarc oxidation method
Wu et al. Influence of oxygen/argon reaction gas ratio on optical and electrical characteristics of amorphous IGZO thin films coated by HiPIMS process
CN108461446B (zh) 一种单栅石墨烯倍频器的制备方法
CN116234419A (zh) 一种自旋轨道矩器件的制备方法
Yang et al. Effect of feature size on dielectric nonlinearity of patterned PbZr0. 52Ti0. 48O3 films
JP2008205140A (ja) メモリー素子の製造方法およびメモリー素子
JP2015216241A (ja) 機能性素子、二酸化バナジウム薄膜製造方法
KR20090093081A (ko) 정렬된 나노와이어의 제조방법 및 나노와이어 응용소자
TW525196B (en) Method for producing a ferroelectric layer
JP6298837B2 (ja) カーボン電極膜の形成方法および相変化型メモリ素子の製造方法
KR101573638B1 (ko) 그래핀과 육방정계 질화붕소 이종 적층구조를 이용한 마이크로 히터 및 그 제조방법
Okimura et al. X-ray Diffraction Study of Electric Field-Induced Metal–Insulator Transition of Vanadium Dioxide Film on Sapphire Substrate
JP5856303B2 (ja) 薄膜トランジスタおよびその製造方法
US9406439B2 (en) Process for forming a ceramic oxide material with a pyrochlore structure having a high dielectric constant and implementation of this process for applications in microelectronics
CN107406967B (zh) 氧化铝膜的成膜方法和形成方法以及溅射装置
JP5051507B2 (ja) 積層型超伝導接合及びその製造方法
Rozanov et al. Creation and study of memristors based on CuCl 2
JP2007169671A (ja) 白金薄膜の形成方法
JPS62291081A (ja) 金属−絶縁物−金属型素子
Sarkar et al. Nanoscale Etching of La0. 7Sr0. 3MnO3 Without Etch Lag Using Chlorine Based Inductively Coupled Plasma

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904