TW201532138A - 被蝕刻層之蝕刻方法 - Google Patents

被蝕刻層之蝕刻方法 Download PDF

Info

Publication number
TW201532138A
TW201532138A TW103138614A TW103138614A TW201532138A TW 201532138 A TW201532138 A TW 201532138A TW 103138614 A TW103138614 A TW 103138614A TW 103138614 A TW103138614 A TW 103138614A TW 201532138 A TW201532138 A TW 201532138A
Authority
TW
Taiwan
Prior art keywords
gas
etching
processing
layer
plasma
Prior art date
Application number
TW103138614A
Other languages
English (en)
Other versions
TWI629724B (zh
Inventor
Mitsuru Hashimoto
Takashi Sone
Eiichi Nishimura
Keiichi Shimoda
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201532138A publication Critical patent/TW201532138A/zh
Application granted granted Critical
Publication of TWI629724B publication Critical patent/TWI629724B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本發明提供一種蝕刻被處理體的被蝕刻層的方法。被處理體，在被蝕刻層上具有遮罩。被蝕刻層以及遮罩係由後述材料所構成，該材料藉由原子序大於氬的原子序之稀有氣體的電漿之蝕刻效率高於藉由氬氣的電漿之蝕刻效率。另外，遮罩，係由熔點高於被蝕刻層的熔點的材料所構成。對於該等被處理體，本方法包含：使該被處理體暴露於包含原子序大於氬的原子序的第1稀有氣體的第1處理氣體之電漿中的步驟（a）；以及使該被處理體暴露於包含原子序小於氬的原子序的第2稀有氣體的第2處理氣體之電漿中的步驟（b）。

Description

被蝕刻層之蝕刻方法
本發明之實施態樣係關於一種蝕刻被蝕刻層的方法。
作為使用磁阻效應元件的記憶體元件的一種，具有MTJ（Magnetic Tunnel Junction，磁性穿隧接面）構造的MRAM（Magnetic Random Access Memory，磁性隨機存取記憶體）元件受到吾人注目。
MRAM元件，包含由含有鐵磁性體等金屬的難以受到蝕刻的材料所構成的多層膜。在該等MRAM元件的製造過程中，例如，有時會用包含Ta（鉭）的遮罩蝕刻PtMn（鉑錳合金）層。該等蝕刻，如日本特開2012－204408號公報所記載的，自以往多使用鹵素氣體。 【先前技術文獻】 【專利文獻】
【專利文獻1】 日本特開2012－204408號公報
【發明所欲解決的問題】
然而，在使用鹵素氣體的電漿的蝕刻中，會在該蝕刻所形成之形狀的側壁面堆積反應生成物。另外，由於該反應生成物具有很高的熔點，故難以汽化。若該等堆積物堆積在MRAM元件的MTJ構造的側壁面不除去，會損害到MRAM元件的功能。
因此，本案發明人，為了使在之後的處理步驟中的該反應生成物的除去變得更容易，遂嘗試利用含有甲烷氣體以及氬氣的處理氣體作為蝕刻用的氣體。
另一方面，MRAM元件的製造過程所採用的蝕刻，要求滿足三個要件，亦即，（1）該蝕刻所形成之形狀的垂直性的提高，（2）該形狀的側壁面所堆積的反應生成物的量，亦即堆積物的量的減少，（3）相對於遮罩的被蝕刻層的蝕刻選擇比的提高。
在使用包含甲烷氣體以及氬氣的處理氣體的電漿所進行的蝕刻中，若增加甲烷氣體的量，便可使垂直性以及選擇比提高。然而，堆積物的量也會變多。另一方面，若降低甲烷氣體的量，雖可使堆積物的量減少，然而垂直性以及選擇比也會降低。像這樣，包含甲烷氣體以及氬氣的處理氣體，欲同時滿足三個要件有其技術極限所在。
因此，在像MRAM元件的製造過程那樣對含有金屬的被蝕刻層所進行的蝕刻中，滿足上述三個要件有其必要。 【解決問題的手段】
在一態樣中，提供一種蝕刻被處理體的被蝕刻層的方法。被處理體，在被蝕刻層上具有遮罩。被蝕刻層以及遮罩，係由原子序大於氬的原子序的稀有氣體的電漿的蝕刻效率比氬氣的電漿的蝕刻效率更高的材料所構成。另外，遮罩，係由熔點高於被蝕刻層的熔點的材料所構成。對於該等被處理體，本方法包含：使該被處理體暴露於包含原子序大於氬的原子序的第1稀有氣體的第1處理氣體之電漿中的步驟（a）；以及使該被處理體暴露於包含原子序小於氬的原子序的第2稀有氣體的第2處理氣體之電漿中的步驟（b）。在一態樣中，步驟（a）與步驟（b）交替反覆進行。
原子序大於氬的原子序的稀有氣體，亦即第1稀有氣體的電漿，對於原子序比較大的材料具有較高的濺鍍效率，亦即，蝕刻效率。因此，包含該第1稀有氣體的第1處理氣體的電漿，比起包含氬氣的處理氣體的電漿而言，可形成垂直性更高的形狀，且可大量除去堆積物。然而，第1處理氣體的電漿，對於遮罩的選擇性較差。另一方面，原子序小於氬的原子序的稀有氣體，亦即第2稀有氣體的電漿，具有較低的濺鍍效率，亦即，蝕刻效率。因此，包含第2稀有氣體的第2處理氣體的電漿，對於原子序較大的材料具有較低的蝕刻效率。然而，第2處理氣體的電漿，對於遮罩的選擇性較佳。
本方法，可藉由將被處理體暴露於第1處理氣體之電漿中的步驟，使蝕刻所形成之形狀的垂直性提高，並且使對該形狀的側壁面所堆積的堆積物減少。另外，本方法，利用將被處理體暴露於第2處理氣體之電漿中的步驟，使相對於遮罩的被蝕刻層的蝕刻選擇比提高。藉由依序實行上述二個步驟，本方法，便可同時滿足上述三個要件。
另外，被蝕刻層，例如為PtMn層，遮罩，例如為包含Ta的遮罩。另外，第1處理氣體以及第2處理氣體，亦可更包含甲烷氣體。 【發明的功效】
如以上所説明的，在由金屬等原子序比較大的材料所構成的被蝕刻層的蝕刻中，可同時滿足形狀的垂直性的提高、該形狀的側壁面所堆積的堆積物的量的減少、相對於遮罩的被蝕刻層的蝕刻選擇比的提高等要件。
以下，參照圖式詳細説明各種實施態樣。另外，在各圖式中對於相同或相當的部分會附上相同的符號。
圖1係表示蝕刻被蝕刻層的方法的一實施態樣的流程圖。圖1所示之方法MT，包含步驟ST1以及步驟ST2。在步驟ST1中，具有被蝕刻層的被處理體（以下稱為「晶圓」），暴露在含有第1稀有氣體的第1處理氣體的電漿中。另外，在步驟ST2中，晶圓暴露在含有第2稀有氣體的第2處理氣體的電漿中。在一實施態樣中，該等步驟ST1以及步驟ST2，亦可交替反覆實行。
第1處理氣體所包含的第1稀有氣體，為具有比氬氣的原子序更大的原子序的稀有氣體，例如，Kr氣。另外，第2處理氣體所包含的第2稀有氣體，為具有比氬氣的原子序更小的原子序的稀有氣體，例如，Ne氣。另外，第1處理氣體以及第2處理氣體，更可包含甲烷氣體以及氫氣。
作為方法MT的適用對象的晶圓，具有被蝕刻層以及設置在該被蝕刻層上的遮罩。被蝕刻層以及遮罩，係由原子序大於氬的原子序的稀有氣體的電漿的蝕刻效率比氬氣的電漿的蝕刻效率更高的材料所構成。另外，遮罩，係由熔點高於被蝕刻層的熔點的材料所構成。只要是該等材料，被蝕刻層以及遮罩，可由任意的材料構成。例如，遮罩，可包含由TiN、Ta、Ti、TaN或W所構成的膜層。另外，被蝕刻層，可為由PtMn、IrMn、CoPd、CoPt、Ru、Mgo、CoFeB、CoFe或Ni所構成的膜層。
方法MT，在步驟ST1中，利用第1處理氣體蝕刻被蝕刻層。原子序大於氬的原子序的稀有氣體，亦即第1稀有氣體的電漿，對於原子序比較大的材料具有較高的濺鍍效率，亦即，蝕刻效率。因此，包含該第1稀有氣體的第1處理氣體的電漿，比包含氬氣的處理氣體的電漿，更可形成垂直性較高的形狀，並可大量除去堆積物。然而，第1處理氣體的電漿，對於遮罩的選擇性較差。另一方面，比氬的原子序更小的原子序的稀有氣體，亦即第2稀有氣體的電漿，具有較低的濺鍍效率，亦即，蝕刻效率。因此，包含第2稀有氣體的第2處理氣體的電漿，對於原子序較大的材料具有較低的蝕刻效率。然而，第2處理氣體的電漿，對於遮罩的選擇性較佳。
圖10係表示Ne、Ar、Kr各自的濺鍍率的圖式。具體而言，圖10所示者，係表示具有3000ev的入射能量的Ne離子、Ar離子、Kr離子，分別蝕刻由不同金屬所構成的被蝕刻層的效率，亦即計算出濺鍍率SY（atom／ion）的結果。濺鍍率SY，係在一個離子射入被蝕刻層時，從該被蝕刻層所釋放出的金屬原子的個數。在圖10中，横軸係表示金屬原子的種類，縱軸係表示濺鍍率SY。
如圖10所示的，Kr離子，對於可構成被蝕刻層的金屬，例如Pt、Mn、Mg、F、Co、Ru等具有較高的濺鍍率SY，亦即較高的濺鍍效率。然而，Kr離子，對於構成遮罩的Ti或Ta也具有1以上的濺鍍率SY。因此，包含Kr此等第1稀有氣體的第1處理氣體，可在被蝕刻層形成垂直性較高的形狀，並可大量除去堆積物。然而，第1處理氣體，對於遮罩的選擇性較差。
另一方面，Ne離子，對於可構成被蝕刻層的金屬，例如Pt、Mn、Mg、F、Co、Ru等具有雖低但仍在1以上的濺鍍率SY。另外，Ne離子，對於可構成遮罩的Ti或Ta，具有比1更小的濺鍍率SY。因此，包含Ne此等第2稀有氣體的第2處理氣體，對於可構成被蝕刻層的金屬雖具有較低的蝕刻效率，但仍可蝕刻該金屬。另外，第2處理氣體，實際上不會蝕刻遮罩。
方法MT，從圖10所示者可知，可利用將晶圓暴露於第1處理氣體之電漿中的步驟，使蝕刻所形成的形狀的垂直性提高，而且，可使對該形狀的側壁面所堆積的堆積物的量減少。另外，可利用將被處理體暴露於第2處理氣體之電漿中的步驟，使相對於遮罩的被蝕刻層的蝕刻選擇比提高。因此，若根據方法MT，藉由依序實行該等二個步驟，便可同時滿足三個要件，亦即，（1）蝕刻所形成之形狀的垂直性的提高、（2）對該形狀的側壁面所堆積的堆積物的量的減少、（3）相對於遮罩的被蝕刻層的蝕刻選擇比的提高。
圖2係表示適用方法MT的被處理體的一例。圖2所示之被處理體的一例，亦即，晶圓W，為具有MTJ構造的MRAM元件的製造途中所得到的産物。如圖2所示的，晶圓W具有基底層100、被蝕刻層102、MTJ構造104以及上層106。基底層100，在一例中，係作為下部電極的膜層，可由Ta所構成，其厚度為3nm。被蝕刻層102，設置在基底層100上，在一例中，係作為釘紮層的膜層，可由PtMn所構成，其厚度為20nm。另外，上層106，設置在被蝕刻層102的上方，在一例中，包含Ta。上層106的厚度，例如為50nm。MTJ構造104，設置在被蝕刻層102與上層106之間，係由含有鐵磁性材料等金屬的多層膜所構成。MTJ構造104，例如，構成在第1磁性層104a與第2磁性層104b之間具有絶緣層104c的構造。第1磁性層104a以及第2磁性層104b，例如，由CoFeB所構成，各自的厚度為2.5nm。絶緣層104c，例如為MgO層、氧化鋁層、氧化鈦層等的金屬氧化物層，其厚度為1.2nm。另外，晶圓W，更可具有磁性層107以及磁性層108。磁性層107設置在被蝕刻層102上，例如，可由CoFe所構成。磁性層108，設置在磁性層107與MTJ構造104之間，例如，由Ru所構成，其厚度為0.8nm。該晶圓W的被蝕刻層102，為方法MT的蝕刻對象的一例，在方法MT的一應用例中，由上層106、MTJ構造104、磁性層107以及磁性層108所構成的堆疊構造作為遮罩MK，對被蝕刻層102進行蝕刻。
以下，針對可用來實施方法MT的電漿處理裝置進行説明。圖3係表示電漿處理裝置的一例。圖3所示的電漿處理裝置10，為電容耦合型的電漿處理裝置。另外，在方法MT的實施中，可使用如感應耦合型的電漿處理裝置、使用微波等表面波的電漿處理裝置等任意的電漿處理裝置。
如圖3所示的，電漿處理裝置10，具備處理容器12。處理容器12，具有大略圓筒形狀，其內部空間區劃為處理空間S。電漿處理裝置10，在處理容器12內，具備大略圓板形狀的底座14。底座14，設置在處理空間S的下方。底座14，例如為鋁製，構成下部電極。底座14，具有在處理程序中吸收後述的靜電夾頭50的熱，使靜電夾頭50冷卻的功能。
在底座14的內部，形成了冷媒流路15，冷媒流路15與冷媒入口配管、冷媒出口配管連接。電漿處理裝置10，令適當的冷媒，例如冷卻水等，在冷媒流路15中循環。藉此，將底座14以及靜電夾頭50控制在既定的溫度。
另外，電漿處理裝置10，更具備筒狀保持部16以及筒狀支持部17。筒狀保持部16，與底座14的側面以及底面的緣部接觸，保持底座14。筒狀支持部17，從處理容器12的底部往垂直方向延伸，隔著筒狀保持部16支持底座14。電漿處理裝置10，更具備載置在該筒狀保持部16的頂面的聚焦環18。聚焦環18，例如，可由矽或石英所構成。
在一實施態樣中，在處理容器12的側壁與筒狀支持部17之間，形成了排氣通路20。在排氣通路20的入口或其途中，安裝了擋板22。另外，在排氣通路20的底部，設置了排氣口24。排氣口24，係由嵌入處理容器12的底部的排氣管28所形成。該排氣管28，與排氣裝置26連接。排氣裝置26，具有真空泵，可將處理容器12內的處理空間S減壓至既定的真空度。在處理容器12的側壁，安裝了使晶圓W的搬入搬出口開啟或關閉的閘閥30。
離子牽引用的高頻電源32透過整合器34與底座14電連接。高頻電源32，將適合離子牽引的頻率，例如400KHz的高頻偏壓電力，施加於下部電極，亦即，底座14。
電漿處理裝置10，更具備淋浴頭38。淋浴頭38，設置在處理空間S的上方。淋浴頭38，包含電極板40以及電極支持體42。
電極板40，為具有大略圓板形狀的導電性板，構成上部電極。電漿生成用的高頻電源35透過整合器36與電極板40電連接。高頻電源35，將電漿生成用的頻率，例如60MHz的高頻電力，供給到電極板40。當利用高頻電源35對電極板40賦予高頻電力時，會在底座14與電極板40之間的空間，亦即處理空間S，形成高頻電場。
於電極板40形成了複數個氣體通氣孔40h。電極板40以可裝卸的方式受到電極支持體42的支持。在電極支持體42的內部設置了緩衝室42a。電漿處理裝置10，更具備氣體供給部44，緩衝室42a的氣體導入口25透過氣體供給導管46與氣體供給部44連接。氣體供給部44對處理空間S供給處理氣體。氣體供給部44可供給複數種氣體。在一實施態樣中，氣體供給部44可供給甲烷氣體、第1稀有氣體、第2稀有氣體以及氫氣。
在電極支持體42形成了分別與複數個氣體通氣孔40h連接的複數個孔部，該等複數個孔部與緩衝室42a連通。因此，從氣體供給部44所供給的氣體，經由緩衝室42a、氣體通氣孔40h，供給到處理空間S。
另外，在電漿處理裝置10的處理容器12的頂板部，設置了以環狀或同心狀延伸的磁場形成機構48。該磁場形成機構48，具有使處理空間S中的高頻放電更容易開始（電漿點火）並維持放電穩定的功能。
另外，在底座14的頂面之上設置了靜電夾頭50。該靜電夾頭50，包含電極52，還有一對絶緣膜54a以及54b。絶緣膜54a以及54b，係由陶瓷等的絶緣體所形成的膜層。電極52，為導電膜，設置在絶緣膜54a與絶緣膜54b之間。該電極52透過開關SW與直流電源56連接。當從直流電源56對電極52賦予直流電壓時，會產生庫倫力，藉由該庫倫力，晶圓W便被吸附保持在靜電夾頭50上。另外，在靜電夾頭50的內部，埋入了作為加熱元件的加熱器，可將晶圓W加熱到既定溫度。加熱器透過配線與加熱器電源連接。
電漿處理裝置10，更具備氣體供給線路58以及60，還有，導熱氣體供給部62以及64。導熱氣體供給部62與氣體供給線路58連接。該氣體供給線路58，延伸到靜電夾頭50的頂面，在該頂面的中央部位以環狀延伸。導熱氣體供給部62，將例如He氣等的導熱氣體，供給到靜電夾頭50的頂面與晶圓W之間。另外，導熱氣體供給部64與氣體供給線路60連接。氣體供給線路60，延伸到靜電夾頭50的頂面，在該頂面以包圍氣體供給線路58的方式環狀延伸。導熱氣體供給部64，將例如He氣等的導熱氣體，供給到靜電夾頭50的頂面與晶圓W之間。
另外，電漿處理裝置10更具備控制部66。該控制部66與排氣裝置26、開關SW、高頻電源32、整合器34、高頻電源35、整合器36、氣體供給部44、導熱氣體供給部62以及64連接。控制部66，分別對排氣裝置26、開關SW、高頻電源32、整合器34、高頻電源35、整合器36、氣體供給部44、導熱氣體供給部62以及64送出控制信號。根據來自控制部66的控制信號，排氣裝置26的排氣、開關SW的開閉、高頻電源32的高頻偏壓電力的供給、整合器34的阻抗調整、高頻電源35的高頻電力的供給、整合器36的阻抗調整、氣體供給部44的處理氣體的供給、導熱氣體供給部62以及64各自的導熱氣體的供給受到控制。
該電漿處理裝置10，可從氣體供給部44選擇性地對處理空間S供給第1處理氣體以及第2處理氣體。另外，當在第1處理氣體以及第2處理氣體等的處理氣體供給到處理空間S的狀態下，在電極板40與底座14之間，亦即，在處理空間S中形成高頻電場時，會在處理空間S中產生電漿。利用該處理氣體所包含之元素的活性種，對晶圓W的被蝕刻層進行蝕刻。
以下，針對方法MT的有效性，揭示各種資料進行説明。另外，以下所示的資料，係對圖2所示的晶圓W使用電漿處理裝置10進行蝕刻所取得者。另外，被蝕刻層102，為具有20nm的厚度的PtMn層。另外，上層106為Ta層，上層106與MTJ構造104的總厚度約為50nm。
［稀有氣體的種類的蝕刻效率］
參照圖4。圖4係表示對應稀有氣體的種類的被蝕刻層的蝕刻效率圖。圖4的蝕刻效率，係使處理氣體中的稀有氣體不同所求出者。具體而言，作為稀有氣體，使用了氬（Ar）氣、Kr氣、Ne氣等三種。求出圖4的蝕刻效率時的其他條件，如以下所述。 ＜條件＞ ・處理容器12內壓力：10mTorr（1.333Pa） ・電漿生成用高頻電力：800W ・高頻偏壓電力：1500W ・處理氣體中的氫氣流量：300sccm ・處理氣體中的甲烷氣體流量：90sccm ・處理氣體中的稀有氣體的流量：50sccm ・晶圓溫度：－20℃
在圖4中，横軸表示處理氣體中的稀有氣體的種類，縱軸表示當使用包含Ar氣的處理氣體的蝕刻率為「1」時使用包含其他稀有氣體的處理氣體的蝕刻率，亦即蝕刻效率。參照圖4，可確認出相對於包含Ar氣的處理氣體而言，包含Kr氣的處理氣體對被蝕刻層102的蝕刻效率較高，另一方面，包含Ne氣的蝕刻氣體對被蝕刻層102的蝕刻效率較低。
［稀有氣體的種類以及蝕刻時間對形狀的影響］
參照圖5。圖5係表示稀有氣體的種類以及蝕刻時間對形狀的影響的三個圖式。圖5所示的資料，顯示出在與用來取得圖4之資料的條件相同的條件下蝕刻被蝕刻層102時的形狀與蝕刻時間的相依性。具體而言，在圖5的（a）中，顯示出蝕刻時間（横軸）與角度θ（縱軸）的關係。另外，在圖5的（b）中，顯示出蝕刻時間（横軸）與堆積物的厚度DA（縱軸）的關係。另外，在圖5的（c）中，顯示出蝕刻時間（横軸）與蝕刻後的遮罩MK的厚度MH的關係。另外，如圖6所示的，角度θ，係蝕刻後的被蝕刻層102的側壁面相對於基底層所形成的角度。另外，堆積物的厚度DA，係蝕刻後沿著遮罩MK的側壁面殘留下來的堆積物DP的水平方向的厚度。另外，厚度MH，係蝕刻後所殘留之遮罩MK的膜厚方向的厚度。另外，在圖5中，圖標「Ar氣」，係表示使用包含Ar氣的處理氣體時的資料，圖標「Kr氣」，係表示使用包含Kr氣的處理氣體時的資料，圖標「Ne氣」，係表示使用包含Ar氣的處理氣體時的資料。
在用來取得圖5之資料所進行的實驗中，在使用包含Ar氣的處理氣體的情況下、使用包含Kr氣的處理氣體的情況下、使用包含Ne氣的處理氣體的情況下，分別在60秒的蝕刻時間、40秒的蝕刻時間、90秒的蝕刻時間，基底層露出。因此，在使用包含Ar氣的處理氣體的情況下、使用包含Kr氣的處理氣體的情況下、使用包含Ne氣的處理氣體的情況下，分別在60秒以後的蝕刻、40秒以後的蝕刻、90秒以後的蝕刻，為過度蝕刻。
參照圖5的（a），在使用包含Ne氣的處理氣體以及包含Ar氣的處理氣體的其中任一種的情況下，角度θ的提高均有其極限，另一方面，在使用包含Kr氣的處理氣體的情況下，可確認出角度θ與蝕刻時間的長度成比例趨近90度的傾向。因此，可確認出，藉由使用包含Kr氣作為稀有氣體的處理氣體，蝕刻所形成之形狀的垂直性會提高。另外，可確認出，藉由使用包含Kr氣的處理氣體，可達到包含Ar氣的處理氣體所無法達到的角度，亦即垂直性。
另外，參照圖5的（b），在使用包含Ne氣的處理氣體以及包含Ar氣的處理氣體的其中任一種的情況下，堆積物DP的厚度DA均較大，另一方面，在使用包含Kr氣的處理氣體的情況下，可確認出堆積物DP的厚度DA與蝕刻時間的長度成比例縮小的傾向。因此，可確認出，藉由使用包含Kr氣作為稀有氣體的處理氣體，可使堆積物的量減少。
另外，參照圖5的（c），可確認出，在使用包含Kr氣的處理氣體的情況下，遮罩MK的厚度MH縮小，另一方面，在使用包含Ne氣的處理氣體的情況下，遮罩MK的厚度MH變大。因此，可確認出，在使用包含Ne氣的處理氣體的情況下，可維持遮罩MK的膜厚，亦即，可使相對於遮罩MK的被蝕刻層102的選擇性提高。
在此，參照圖7説明根據圖4以及圖5的資料所確認到的傾向。圖7的（a），係表示在使用包含Ar氣的處理氣體的情況下的蝕刻後的晶圓的狀態的剖面圖，圖7的（b），係表示在使用包含Ne氣的處理氣體的情況下的蝕刻後的晶圓的狀態的剖面圖，圖7的（c），係表示在使用包含Kr氣的處理氣體的情況下的蝕刻後的晶圓的狀態的剖面圖。
若與使用包含Ar氣的處理氣體時的傾向（參照圖7的（a））作對比，如圖7的（c）所示的，藉由使用包含Kr氣的處理氣體，可使被蝕刻層102的側壁的垂直性提高，且可使堆積物DP的量減少。然而，當使用包含Kr氣的處理氣體時，遮罩MK的膜厚減少，遮罩MK的肩部被削除掉的程度也變大。另外，若與使用包含Ar氣的處理氣體時的傾向作對比，如圖7的（b）所示的，藉由使用包含Ne氣的處理氣體，雖然被蝕刻層102的側壁的垂直性降低，堆積物DP的量也變多，然而卻可維持遮罩MK的膜厚。亦即，藉由使用包含Ne氣的處理氣體，可使相對於遮罩MK的被蝕刻層102的選擇性提高。
［稀有氣體的種類以及甲烷氣體的流量對形狀的影響］
參照圖8。圖8係表示稀有氣體的種類以及甲烷氣體的流量對形狀的影響的三個圖式。圖8所示的資料，係以用來取得圖4之資料的條件為基礎，藉由變更處理氣體中的甲烷氣體的流量所取得。具體而言，在圖8的（a）中，顯示出處理氣體中的甲烷氣體的流量的比例（横軸）與角度θ（縱軸）的關係。另外，在圖8的（b）中，顯示出處理氣體中的甲烷氣體的流量的比例（横軸）與堆積物的厚度DA（縱軸）的關係。另外，在圖8的（c）中，顯示出處理氣體中的甲烷氣體的流量的比例（横軸）與蝕刻後的遮罩MK的厚度MH的關係。另外，在圖8中，圖標「Ar氣」，係表示使用包含Ar氣的處理氣體時的資料，圖標「Kr氣」，係表示使用包含Kr氣的處理氣體時的資料。
參照圖8的（a），可確認出，在使用包含Ar氣的處理氣體的情況下，若甲烷氣體的流量太多，則垂直性會大幅降低。另一方面，可確認出，在使用包含Kr氣的處理氣體的情況下，與甲烷氣體的流量成比例，垂直性變高。另外，參照圖8的（b），可確認出，與使用包含Ar氣的處理氣體的情況相比，在使用包含Kr氣的處理氣體的情況下，即使甲烷氣體的流量增加，堆積物的量仍較少。另外，參照圖8的（c），可確認出，在使用包含Kr氣的處理氣體的情況下，若使甲烷氣體的流量增加，便可將蝕刻後的遮罩MK的厚度維持在與使用包含Ar氣的處理氣體的情況相等的位準。因此，可確認出，包含Kr氣的處理氣體，可提高垂直性並降低堆積物的量，且可藉由調整甲烷氣體的量，獲得與使用包含Ar氣的處理氣體的情況相等的選擇性。
［稀有氣體的種類以及高頻偏壓電力對形狀的影響］
參照圖9。圖9係表示稀有氣體的種類以及高頻偏壓電力對形狀的影響的三個圖式。圖9所示的資料，係以用來取得圖4之資料的條件為基礎，藉由變更高頻偏壓電力而取得。在圖9的（a）中，顯示出蝕刻時間（横軸）與角度θ（縱軸）的關係。另外，在圖9的（b）中，顯示出蝕刻時間（横軸）與堆積物的厚度DA（縱軸）的關係。另外，在圖9的（c）中，顯示出蝕刻時間（横軸）與蝕刻後的遮罩MK的厚度MH的關係。另外，在圖9中，圖標「Ar（1500W）」，係表示使用包含Ar氣的處理氣體並供給1500W的高頻偏壓電力時的資料，圖標「Kr（1500W）」，係表示使用包含Kr氣的處理氣體並供給1500W的高頻偏壓電力時的資料，圖標「Kr（1000W）」，係表示使用包含Kr氣的處理氣體並供給1000W的高頻偏壓電力時的資料。
參照圖9的（a），可確認出，在使用包含Kr氣的處理氣體的情況下，藉由使高頻偏壓電力增大，便可使角度θ擴大，亦即，可使垂直性提高。另外，可確認出，即使為相同的高頻偏壓電力，藉由使用包含Kr氣的處理氣體，與使用包含Ar氣的處理氣體的情況相比，更可獲得較高的垂直性。再者，可確認出，即使使用較低的高頻偏壓電力（1000W），藉由使用包含Kr氣的處理氣體，仍可獲得與使用包含Ar氣的處理氣體以及使用較高的高頻偏壓電力（1500W）的情況相等的垂直性。
另外，參照圖9的（b），可確認出，即使高頻偏壓電力較低，藉由使用包含Kr氣的處理氣體，比起包含Ar氣的處理氣體而言，更可使堆積物的量減少。另外，參照圖9的（c），可確認出藉由降低高頻偏壓電力（1000W），即使使用包含Kr氣的處理氣體，仍可將遮罩MK的膜厚維持在與使用包含Ar氣的處理氣體的情況相等的位準。亦即，可確認出，即使使用包含Kr氣的處理氣體，仍可實現與包含Ar氣的處理氣體相等的選擇性。
總結從以上的資料所確認到的內容，藉由使用包含Kr氣此等第1稀有氣體的第1處理氣體，比起包含Ar氣的處理氣體而言，更可使垂直性提高，並使堆積物的量減少。另外，藉由使用包含第1稀有氣體的第1處理氣體，可將遮罩MK的膜厚維持在與包含Ar氣的處理氣體相等的位準，亦即，可獲得選擇性。另外，藉由使用包含Ne氣此等第2稀有氣體的第2處理氣體，比起使用包含Kr氣或Ar氣的處理氣體的情況而言，更可使選擇性提高。因此，藉由依序實行步驟ST1與步驟ST2，便可滿足三個要件，亦即，垂直性的提高、堆積物的量的減少、選擇性的提高。
［實驗例］
以下，針對實施了方法MT的實驗例進行説明。在該實驗例中，對與圖4資料取得時相同之晶圓，用電漿處理裝置10實施方法MT。另外，作為第1參考例，使用包含Ar氣的處理氣體，對相同的晶圓的被蝕刻層102進行蝕刻。另外，作為第2參考例，使用包含Kr氣的處理氣體，對相同的晶圓的被蝕刻層102進行蝕刻。以下，揭示實驗例、第1參考例、第2參考例的條件。 ＜實驗例的條件＞ ・處理容器12內壓力：10mTorr（1.333Pa） ・電漿生成用高頻電力：800W ・高頻偏壓電力：1500W ・第1處理氣體以及第2處理氣體中的氫氣流量：300sccm ・第1處理氣體以及第2處理氣體中的甲烷氣體流量：90sccm ・第1處理氣體以及第2處理氣體中的稀有氣體的流量：50sccm ・第1稀有氣體：Kr ・第2稀有氣體：Ne ・晶圓溫度：－20℃ ・步驟ST1的時間：10秒 ・步驟ST2的時間：10秒 ・步驟ST1以及步驟ST2所構成之序列的重複次數：5次 ＜第1參考例的條件＞ ・處理容器12內壓力：10mTorr（1.333Pa） ・電漿生成用高頻電力：800W ・高頻偏壓電力：1500W ・處理氣體中的氫氣流量：300sccm ・處理氣體中的甲烷氣體流量：90sccm ・處理氣體中的Ar氣的流量：50sccm ・晶圓溫度：－20℃ ・蝕刻時間：130秒 ＜第2參考例的條件＞ ・處理容器12內壓力：10mTorr（1.333Pa） ・電漿生成用高頻電力：800W ・高頻偏壓電力：1500W ・處理氣體中的氫氣流量：300sccm ・處理氣體中的甲烷氣體流量：90sccm ・處理氣體中的Kr氣的流量：50sccm ・晶圓溫度：－20℃ ・蝕刻時間：130秒
以下，分別針對實驗例、第1參考例、第2參考例，揭示蝕刻後的角度θ、堆積物DP的厚度DA以及蝕刻後的遮罩MK的厚度MH。 ＜實驗例＞ θ：83度 DA：1.5nm MH：35.1nm ＜第1參考例＞ θ：81.5度 DA：4.0nm MH：36.0nm ＜第2參考例＞ θ：84度 DA：0nm MH：24.2nm
若對比實驗例、第1參考例、第2參考例各自的蝕刻後的角度θ、堆積物的厚度DA以及蝕刻後的遮罩MK的厚度MH，便可清楚確認出，方法MT，可實現在使用包含Ar氣的處理氣體的情況下（第1參考例）不可能實現的位準的垂直性，而且，可使堆積物的量減少。另外，可確認出，方法MT，可將遮罩MK維持在比使用包含Kr氣的處理氣體的情況（第2參考例）更厚的厚度，且與使用包含Ar氣的處理氣體的情況（第1參考例）相等的厚度，亦即，可獲得與使用包含Ar氣的處理氣體的情況相等的選擇性。
以上，係針對各種實施態樣進行説明，惟不限於上述實施態樣，而可構成各種變化態樣。例如，第1處理氣體以及第2處理氣體，係包含甲烷以及氫氣，惟只要是在分別含有第1稀有氣體以及第2稀有氣體，且含有碳以及氫的範圍內，第1處理氣體以及第2處理氣體，實可包含任意的氣體。另外，在上述的實施態樣中，係例示由PtMn所構成的膜層作為被蝕刻層102，惟作為方法MT的蝕刻對象的被蝕刻層，亦可為能夠以上層106作為遮罩進行蝕刻的其他膜層，例如，MTJ構造104所包含的膜層、磁性層107及／或磁性層108。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
14‧‧‧底座
15‧‧‧冷媒流路
16‧‧‧筒狀保持部
17‧‧‧筒狀支持部
18‧‧‧聚焦環
20‧‧‧排氣通路
22‧‧‧擋板
24‧‧‧排氣口
25‧‧‧氣體導入口
26‧‧‧排氣裝置
28‧‧‧排氣管
30‧‧‧閘閥
32‧‧‧高頻電源
34‧‧‧整合器
35‧‧‧高頻電源
36‧‧‧整合器
38‧‧‧淋浴頭
40‧‧‧電極板
42‧‧‧電極支持體
44‧‧‧氣體供給部
46‧‧‧氣體供給導管
48‧‧‧磁場形成機構
50‧‧‧靜電夾頭
52‧‧‧電極
56‧‧‧直流電源
58‧‧‧氣體供給線路
60‧‧‧氣體供給線路
62‧‧‧導熱氣體供給部
64‧‧‧導熱氣體供給部
66‧‧‧控制部
100‧‧‧基底層
102‧‧‧被蝕刻層
104‧‧‧MTJ構造
106‧‧‧上層
107‧‧‧磁性層
108‧‧‧磁性層
104a‧‧‧第1磁性層
104b‧‧‧第2磁性層
104c‧‧‧絶緣層
40h‧‧‧氣體通氣孔
42a‧‧‧緩衝室
54a‧‧‧絶緣膜
54b‧‧‧絶緣膜
DA‧‧‧堆積物的厚度
DP‧‧‧堆積物
MH‧‧‧厚度
MK‧‧‧遮罩
MT‧‧‧方法
S‧‧‧處理空間
ST1‧‧‧步驟
ST2‧‧‧步驟
SW‧‧‧開關
SY‧‧‧濺鍍率
W‧‧‧晶圓
【圖1】係表示蝕刻被蝕刻層的方法的一實施態樣的流程圖。 【圖2】係表示適用方法MT的被處理體的一個例圖。 【圖3】係表示電漿處理裝置的一個例圖。 【圖4】係表示對應稀有氣體的種類的被蝕刻層的蝕刻效率圖。 【圖5】(a)~(c)係表示稀有氣體的種類以及蝕刻時間對形狀的影響的三個圖式。 【圖6】係表示形狀的參數圖。 【圖7】(a)~(c)係表示稀有氣體的種類與蝕刻所形成之形狀的傾向圖。 【圖8】(a)~(c)係表示稀有氣體的種類以及甲烷氣體的流量對形狀的影響的三個圖式。 【圖9】(a)~(c)係表示稀有氣體的種類以及高頻偏壓電力對形狀的影響的三個圖式。 【圖10】係表示Ne、Ar、Kr各自的濺鍍率的圖式。
MT‧‧‧方法
ST1‧‧‧步驟
ST2‧‧‧步驟

Claims (4)

  1. 一種蝕刻被處理體的被蝕刻層的方法，其中： 該被處理體在該被蝕刻層上具有遮罩； 該被蝕刻層以及該遮罩係由後述材料所構成，該材料藉由原子序大於氬的原子序之稀有氣體的電漿之蝕刻效率高於藉由氬氣的電漿之蝕刻效率； 該遮罩係由熔點高於該被蝕刻層的熔點之材料所構成； 該方法包含： 使該被處理體暴露於包含原子序大於氬的原子序之第1稀有氣體的第1處理氣體之電漿中的步驟；以及 使該被處理體暴露於包含原子序小於氬的原子序的第2稀有氣體的第2處理氣體之電漿中的步驟。
  2. 如申請專利範圍第1項之蝕刻被處理體的被蝕刻層的方法，其中，使該被處理體暴露於該第1處理氣體之電漿中的步驟與使該被處理體暴露於該第2處理氣體之電漿中的步驟交替反覆進行。
  3. 如申請專利範圍第1或2項之蝕刻被處理體的被蝕刻層的方法，其中，該被蝕刻層包含PtMn，該遮罩包含Ta。
  4. 如申請專利範圍第1或2項之蝕刻被處理體的被蝕刻層的方法，其中，該第1處理氣體以及該第2處理氣體更包含甲烷氣體。
TW103138614A 2013-11-20 2014-11-06 被蝕刻層之蝕刻方法 TWI629724B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013239908 2013-11-20
JP2013-239908 2013-11-20
JP2014170521A JP6347695B2 (ja) 2013-11-20 2014-08-25 被エッチング層をエッチングする方法
JP2014-170521 2014-08-25

Publications (2)

Publication Number Publication Date
TW201532138A true TW201532138A (zh) 2015-08-16
TWI629724B TWI629724B (zh) 2018-07-11

Family

ID=53179281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138614A TWI629724B (zh) 2013-11-20 2014-11-06 被蝕刻層之蝕刻方法

Country Status (6)

Country Link
US (1) US9647206B2 (zh)
EP (1) EP3073518B1 (zh)
JP (1) JP6347695B2 (zh)
KR (1) KR102257855B1 (zh)
TW (1) TWI629724B (zh)
WO (1) WO2015076010A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6159757B2 (ja) 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
JP6552477B2 (ja) * 2016-12-22 2019-07-31 東京エレクトロン株式会社 エッチング方法
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
KR102642011B1 (ko) 2018-03-30 2024-02-27 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165027A (ja) * 1989-11-22 1991-07-17 Nec Corp 反応性イオンエッチング方法
JP3440735B2 (ja) * 1996-12-26 2003-08-25 ソニー株式会社 ドライエッチング方法
US6544429B1 (en) * 1999-03-25 2003-04-08 Applied Materials Inc. Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition
JP2002163848A (ja) * 2000-11-27 2002-06-07 Canon Inc 情報記録媒体の製造方法
JP2004031466A (ja) * 2002-06-24 2004-01-29 Hitachi High-Technologies Corp プラズマ処理方法
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
US8278222B2 (en) * 2005-11-22 2012-10-02 Air Products And Chemicals, Inc. Selective etching and formation of xenon difluoride
US7608195B2 (en) * 2006-02-21 2009-10-27 Micron Technology, Inc. High aspect ratio contacts
JPWO2008129605A1 (ja) * 2007-03-30 2010-07-22 キヤノンアネルバ株式会社 磁性素子の製造法
US8282844B2 (en) * 2007-08-01 2012-10-09 Tokyo Electron Limited Method for etching metal nitride with high selectivity to other materials
US20100304504A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
US20100301008A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
JP2012204408A (ja) 2011-03-23 2012-10-22 Toshiba Corp 半導体装置の製造方法
JP2012222093A (ja) * 2011-04-07 2012-11-12 Ulvac Japan Ltd 磁気抵抗素子の製造方法及び製造装置
US8546263B2 (en) * 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions

Also Published As

Publication number Publication date
US9647206B2 (en) 2017-05-09
WO2015076010A1 (ja) 2015-05-28
JP2015122473A (ja) 2015-07-02
TWI629724B (zh) 2018-07-11
EP3073518A1 (en) 2016-09-28
EP3073518A4 (en) 2017-07-19
US20160276582A1 (en) 2016-09-22
EP3073518B1 (en) 2018-03-07
JP6347695B2 (ja) 2018-06-27
KR102257855B1 (ko) 2021-05-28
KR20160088855A (ko) 2016-07-26

Similar Documents

Publication Publication Date Title
TWI629724B (zh) 被蝕刻層之蝕刻方法
US10217933B2 (en) Method for etching multilayer film
JP6373160B2 (ja) プラズマ処理装置
US9793130B2 (en) Method for processing object to be processed
JP5689967B2 (ja) 磁気抵抗効果素子の製造方法
JP2014049466A (ja) エッチング処理方法及び基板処理装置
TWI591722B (zh) 含鈷及鈀之膜之蝕刻方法
JP6211893B2 (ja) エッチング処理方法及び基板処理装置
TW201503257A (zh) 電漿蝕刻方法
JP6096762B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102365473B1 (ko) 피처리체를 에칭하는 방법
CN107710391B (zh) 对多层膜进行蚀刻的方法
KR101489740B1 (ko) 자기터널접합 구조용 건식 식각 방법 및 이를 위한 기화장치
WO2021055197A1 (en) Atomic layer etch and ion beam etch patterning
WO2023142420A1 (zh) 半导体器件及其制造方法、电子设备
TW201836007A (zh) 蝕刻方法
TW201923895A (zh) 蝕刻方法