(実施の形態1)
以下本発明の実施の形態1によるコンパレータについて説明する。図1は、本発明の実施の形態1によるコンパレータの全体構成を示す回路図である。図1に示すように、本コンパレータは、入力端子T1、相転移抵抗素子Rv、負荷抵抗R1、駆動回路DR、及び出力端子Toutを備えている。
入力端子T1は、入力電圧Vinが入力され、相転移抵抗素子Rvに出力する。相転移抵抗素子Rvは、入力端子T1と負荷抵抗R1との間に接続されている。本実施の形態では、相転移抵抗素子Rvとしては、例えば酸化バナジウム(VO2)を採用するが、これに限定されず、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する種々の物質を採用することができる。
具体的には、V2O3、Ti2O3、RNiO3(R=Pr,Nd)、Li1−xMxTi2O4(M=Mg,Mn)、Fe3O4、NbO2、V3O5、VnO2n−1(n=4〜8)、TinO2n−1(n=4〜9)、La2NiO4(n=1 in Lan+1NinO3n+1)、M2MO2O7−y(M=Nd、Sm、Gd)等の物質を採用することができる。
駆動回路DRは、制御端子Tgに入力される電圧に基づいて駆動し、トランジスタQ1及び抵抗R2を備える。トランジスタQ1は、例えばnpn型のバイポーラトランジスタにより構成され、制御端子Tgとしてのベースが相転移抵抗素子Rvと負荷抵抗R1との接続点に接続され、エミッタが抵抗R2を介してグラウンドに接続され、コレクタが電圧源Vddに接続されている。出力端子Toutは、トランジスタQ1のエミッタに接続され、出力電圧Voutを出力する。
図2は図1の相転移抵抗素子Rvに採用される酸化バナジウムの抵抗−温度特性を示すグラフであり、縦軸は抵抗(Ω)を示し、横軸は温度(K)を示している。図3は酸化バナジウムの電流−電圧特性を示すグラフであり、縦軸は電流(A)を示し、横軸は電圧(V)を示している。
図2に示すように酸化バナジウムは温度が約300K以下の領域においては単斜晶の結晶構造を有し、抵抗値が104〜105オーダーであり、相対的に高抵抗の状態にある。一方、温度が約340Kを超えると構造相転移を起こし、結晶構造が単斜晶から正方晶に変化する。そのため、約340K以上の領域では抵抗値が10〜102オーダーの相対的に低抵抗の状態となる。このように酸化バナジウムは構造相転移によって抵抗値が1000倍程度変化する特性を有している。
また、図3に示すように、酸化バナジウムは、単斜晶の状態において電圧が約5.5V(閾値Vth1)を超えるまでは、相対的に高抵抗の状態にあるため、0〜0.01A程度の相対的に小さい電流が流れる。
そして、電圧が約5.5Vを超えると、構造相転移を起こして結晶構造が単斜晶から正方晶に変化する。これにより抵抗値が急激に減少し、相対的に低抵抗の状態となるため、0.1A以上の相対的に大きい電流が流れる。本実験においては、サンプル保護のため流れる最大電流を0.1Aとしている。
一方、電圧が約3V(閾値Vth2)を下回ると、構造相転移を起こし、結晶構造が正方晶から単斜晶に変化する。これにより、相対的に高抵抗の状態となり、0〜0.025A程度の相対的に小さい電流が流れる。
このように、酸化バナジウムは、電圧を変化させることにより、正方晶又は単斜晶に状態を変化させることが可能であり、相対的に高抵抗の状態と低抵抗の状態とにすることができる。また、酸化バナジウムは電圧が正側の閾値Vth1を超えると結晶構造が単斜晶から正方晶になり、負側の閾値Vth2を下回ると結晶構造が正方晶から単斜晶となるようにヒステリシスを有していることが分かる。
そこで、本発明者はこの酸化バナジウムの特性を利用してコンパレータを構成した。なお、図3に示す電流−電圧特性のヒステリシスの幅Wは、酸化バナジウムの結晶性の均一化の度合いを高めると0にすることができ、結晶性の均一化の度合いを低くすると大きくすることができる。よって、酸化バナジウムの結晶性の均一化の度合いを調節することで、本コンパレータを所望するヒステリシスの幅Wを有するヒステリシス付きのコンパレータとして構成したり、ヒステリシスを有さないコンパレータとして構成したりすることができる。
図4は、図1に示すコンパレータの入出力特性を示したグラフであり、縦軸は出力電圧Voutを示し、横軸は入力電圧Vinを示している。
入力端子T1からコンパレータの正側の閾値VTH1を超える入力電圧Vinが入力され、相転移抵抗素子の両端に印加される電圧Vsが図3に示す閾値Vth1を超えると、相転移抵抗素子Rvが構造相転移を起こして単斜晶から正方晶に変化し、相対的に低抵抗の状態になる。これにより、相転移抵抗素子Rvには相対的に大きな電流が流れ、負荷抵抗R1の両端に印加される電圧が高くなり、制御端子Tgにハイレベルの電圧が入力される。そのため、トランジスタQ1がオンし、出力端子Toutからハイレベルの出力電圧Voutが出力される。
一方、入力端子T1からコンパレータの負側の閾値VTH2を下回る入力電圧Vinが入力され、相転移抵抗素子Rvの両端に印加される電圧Vsが図3に示す閾値Vth2を下回ると、相転移抵抗素子Rvが構造相転移を起こして正方晶から単斜晶に変化し、相対的に高抵抗の状態になる。これにより、相転移抵抗素子Rvには相対的に小さな電流が流れ、負荷抵抗R1の両端に印加される電圧Vsが低くなり、制御端子Tgにローレベルの電圧が入力される。そのため、トランジスタQ1がオフし、出力端子Toutからローレベルの出力電圧Voutが出力される。
図5は、図1に示すコンパレータについて行った実験の結果を示す波形図である。右側の縦軸は入力端子T1に入力される入力電圧Vinを示し、左側の縦軸は制御端子Tgに入力されるアウトプット信号(V)を示している。また、G1は入力電圧Vinの波形図を示し、G2はアウトプット信号の波形図を示し、G3は出力電圧Voutを示している。
なお、入力電圧Vinとしては、周波数が10Hz、オフセット電圧が3V、振幅が0V〜8Vのサイン波を用いた。また、負荷抵抗R1としては、抵抗値が13.4Ωのものを採用した。そして、入力電圧Vinの振幅を時間の経過に伴って漸次増大させた。
図5に示すように、G1が閾値VTH1を超えると、G2の振幅が急激に増大し、G3も急激に上昇し、コンパレータがオン状態になっていることが分かる。また、G1が閾値VTH2(図略)を下回ると、G2の振幅が元の大きさに戻り、G3が急激に減少し、コンパレータがオフ状態になっていることが分かる。図5のグラフに示すように、G2のオフ状態における振幅とオン状態における振幅との比率は、0.7/0.3=2.33程度であることが分かる。なお、トランジスタQ1のオン・オフを確実に行わせるには、この比率は大きい方が好ましい。
次に、図1に示すコンパレータについて行った別の実験について説明する。図6は、この別の実験における相転移抵抗素子Rvの入出力特性を示している。横軸は入力端子T1に入力される入力電圧Vinを示し、縦軸は制御端子Tgに入力されるアウトプット信号(V)を示している。図7は、この別の実験におけるアウトプット信号の波形を示したグラフである。横軸は時間(秒)を示し、縦軸はアウトプット信号(V)を示している。
なお、この別の実験においては、入力電圧Vinとして周波数が10Hz、オフセット電圧が1.5V、振幅が0V〜6Vのサイン波を採用した。また、負荷抵抗R1として、抵抗値が131.5Ωのものを採用した。そして、入力電圧Vinの振幅を時間が経過するにつれて漸次増大させた。
図7に示すように、この別の実験においては、アウトプット信号のオン状態における振幅とオフ状態における振幅との比率は、3/0.5=6程度となっており、図5に示す実験に比べて比率が大きくなっており、良好な実験結果が得られていることが分かる。
このように、本コンパレータによれば、トランジスタを主体とすることなく相転移抵抗素子Rvを主体としているため、従来のトランジスタを主体とするコンパレータに比べて回路規模を大幅に縮小するこができる。
なお、本実施の形態において、トランジスタQ1としてバイポーラトランジスタを採用したがこれに限定されず、MOSFET等の電界効果型のトランジスタを採用してもよい。また、トランジスタQ1としてn型のものを採用したが、これに限定されずp型のものを採用してもよい。
更に、本実施の形態において、下記に示すコンパレータを採用してもよい。図8は、本発明の実施の形態1における他のコンパレータを示す回路図である。図1のコンパレータでは駆動回路DRのトランジスタQ1としてバイポーラトランジスタが用いられていたが、図8に示す駆動回路DRでは、トランジスタQ1として例えばnチャネル型のMOS電解効果型トランジスタが用いられている。この場合、駆動回路DRは、ソースフォロア型の回路構成を有している。つまり、トランジスタQ1のゲートが制御端子Tgとなり、ソースが出力端子Toutに接続されると共に抵抗R2を介して接地され、ドレインが電圧源Vddに接続されている。
このように、駆動回路DRをソースフォロア型の回路構成とすることで、入力インピーダンスを高くすると同時に、出力インピーダンスが低くすることができる。その結果、駆動回路DRが他の回路に与える影響を少なくすることができると共に、駆動回路DRはより多くの負荷を駆動させることができる。
図9は、本発明の実施の形態1における更に別のコンパレータの回路図である。図9に示すコンパレータは、駆動回路DRが、オープンドレイン型の回路構成を有している。つまり、駆動回路DRは、抵抗R2と、例えばnチャネル型のMOS電界効果型により構成されるトランジスタQ1とを備えている。抵抗R2は一端が電圧源Vddに接続され、他端がトランジスタQ1のドレインに接続されている。トランジスタQ1は、ソースが接地され、ドレインが出力端子Toutに接続され、ゲートが制御端子Tgとされている。
図9に示す駆動回路DRにおいては、抵抗R2として抵抗素子を用いても良いし、図10に示すようなMOS抵抗を用いても良い。図10に示すようにMOS抵抗は、ゲートがドレイン及び電圧源Vddに接続され、ソースがトランジスタQ1に接続されたMOS電解効果型トランジスタにより構成されている。
図11は、本発明の実施の形態1による更に別のコンパレータを示す回路図である。図11に示すコンパレータは、駆動回路DRが、CMOSゲート型の回路構成を有している。つまり、駆動回路DRは、nチャネル型の電界効果型トランジスタにより構成されるトランジスタQ1と、pチャネル型の電界効果型トランジスタにより構成されるトランジスタQ2とを備えるCMOSトランジスタにより構成されている。トランジスタQ1,Q2は、ドレイン同士が接続され、ゲート同士が接続されている。トランジスタQ2のソースは電圧源Vddに接続され、トランジスタQ1のソースは接地されている。
また、本実施の形態におけるコンパレータとしては、図12及び図13に示すような、相転移抵抗素子Rvを接地させたプルダウン接続型の回路構成を採用してもよい。図12は、本発明の実施の形態1による更に別のコンパレータを示す回路図である。図12に示すコンパレータにおいて、相転移抵抗素子Rvは一端が接地され、他端が負荷抵抗R1を介して入力端子T1に接続されている。また、負荷抵抗R1と相転移抵抗素子Rvとの接続点は、トランジスタQ1の制御端子Tgであるゲートに接続されている。図12に示す駆動回路DRは、図8に示す駆動回路DRと同一構成である。
なお、図12のコンパレータにおいては、バイアス電圧を付与するための抵抗R4を相転移抵抗素子Rvに並列接続させてもよい。また、抵抗R4としては、図10に示すMOS抵抗を採用してもよい。図10に示すトランジスタQ2を図12の抵抗R4に適用する場合、トランジスタQ2のドレインを制御端子Tgに接続し、ソースを接地させればよい。
図13は、本発明の実施の形態1による更に別のコンパレータの一例を示す回路図である。図13に示すコンパレータにおいて、相転移抵抗素子Rvと負荷抵抗R1との接続関係は、図12と同一である。また、駆動回路DRは、図9に示すオープンドレイン型の回路構成を有している。また、図13に示すコンパレータにおいても、図12と同様、相転移抵抗素子Rvに抵抗R4を並列接続させてもよい。なお、図8〜図13に示すコンパレータは以下に示す実施の形態のコンパレータとして採用してもよい。
(実施の形態2)
本発明の実施の形態2によるコンパレータは、オフセット電圧が入力されるオフセット端子(第2の入力端子の一例)を設けたことを特徴とする。図14は、本発明の実施の形態2によるコンパレータの全体構成を示す回路図である。なお、本実施の形態において、実施の形態1と同一のものは説明を省略する。
図14に示すように、本コンパレータは、図1に示すコンパレータに対して、オフセット端子T2とグラウンド抵抗R3とを備えている。グラウンド抵抗R3は、負荷抵抗R1とグラウンドとの間に接続されている。オフセット端子T2は、グラウンド抵抗R3と負荷抵抗R1との接続点に接続され、オフセット電圧Vofsが入力される。ここで、オフセット電圧Vofsとしては、定電圧回路から供給される直流電圧が採用される。
図15は、図14に示すコンパレータの入出力特性を示したグラフであり、縦軸は出力電圧Voutを示し、横軸は入力電圧Vinを示している。図14に示すコンパレータにおいては、オフセット端子T2にオフセット電圧Vofsが入力されているため、図15に示すように閾値VTH1,VTH2は図4に示す閾値VTH1,VTH2に比べて負側にシフトさせることができる。そのため、オフセット電圧の値を適当な値に調節することで、0を跨ぐように閾値VTH1と閾値VTH2とを設定することができる。
(実施の形態3)
次に、本発明の実施の形態3によるノイズジェネレータについて説明する。なお、本実施の形態において、実施の形態1、2と同一のものは説明を省略する。
図16は、本発明の実施の形態3によるノイズジェネレータの全体構成を示す回路図である。本ノイズジェネレータは、相転移抵抗素子Rvと、相転移抵抗素子Rvに直列接続された負荷抵抗R1とを備えている。また、相転移抵抗素子Rvと負荷抵抗R1との接続点には出力端子Toutが接続されている。
相転移抵抗素子Rvと負荷抵抗R1との直列回路の両端には、電源が接続され電圧Vin1が印加されている。
このように構成されたノイズジェネレータにおいては、負荷抵抗R1の抵抗値を適当な値に設定することで、相転移抵抗素子Rvを発振させることができる。すなわち、相転移抵抗素子Rvが単斜晶から正方晶に構造相転移を起こして低抵抗の状態になったとき、負荷抵抗R1が相転移抵抗素子Rvの電圧Vsを閾値Vth2以下にするような抵抗値を有していると、相転移抵抗素子Rvは高抵抗の状態になる。一方、相転移抵抗素子Rvが高抵抗の状態になったとき、負荷抵抗R1が相転移抵抗素子Rvの電圧Vsを閾値Vth1以上とするような抵抗値を有していると、相転移抵抗素子Rvは低抵抗の状態となる。よって、負荷抵抗R1を両条件を満たす抵抗値に設定することで、相転移抵抗素子Rvは、低抵抗の状態と高抵抗の状態とを自律的に繰り返して発振し、相転移抵抗素子Rvからノイズ信号を取り出すことができる。
以上により、トランジスタを主体とすることなく相転移抵抗素子Rvを主体とするノイズジェネレータを提供することができる。ここで、相転移抵抗素子Rv子及び負荷抵抗R1は、それぞれトランジスタ1個分程度のサイズを有しているため、従来のトランジスタを主体とするノイズジェネレータに比べて回路規模を大幅に縮小するこができる。
次に、図16に示すノイズジェネレータについて行った実験について説明する。図17は、図16に示すノイズジェネレータについて行った実験の実験結果を示すグラフである。縦軸は相転移抵抗素子Rvの電圧Vs(実効電圧)を示し、横軸は負荷抵抗R1の抵抗値を示している。
この実験では、相転移抵抗素子Rvと負荷抵抗R1との両端の電極P1,P2間に一定の電圧Vin1=20Vを印加し、負荷抵抗R1の抵抗値を変更し、相転移抵抗素子Rvの電圧Vsを測定した。また、相転移抵抗素子Rvとしては、酸化バナジウムを主体とし、高抵抗の状態での抵抗値Rhighが2000Ω、低抵抗の状態での抵抗値Rlowが40Ωのものを採用した。また、相転移抵抗素子Rvの閾値は、閾値Vth1=17V、閾値Vth2=4Vである。すなわち、相転移抵抗素子Rvとしては、電圧Vsが17V以上で低抵抗の状態となり、電圧Vsが4V以下で高抵抗の状態となるものを採用した。
G1xは、相転移抵抗素子Rvが高抵抗の状態になったときの電圧Vsと負荷抵抗R1の抵抗値との関係を示すグラフである。G2xは、相転移抵抗素子Rvが低抵抗の状態になったときの電圧Vsと負荷抵抗R1の抵抗値との関係を示すグラフである。Gxは、後述する図25のグラフを示している。
G1xは、負荷抵抗R1の抵抗値が増大するにつれて、ほぼ直線状に減少している。そして、G1xは、負荷抵抗R1が約330Ω以下の場合、電圧Vsが17V以上である。そのため、負荷抵抗R1として、抵抗値が330Ω以下のものを採用すると、相転移抵抗素子Rvは、高抵抗の状態になったとき電圧Vsが17V以上となるため、速やかに低抵抗の状態に構造相転移を起こす。よって、電圧Vsが17V以上、かつ、負荷抵抗R1が330Ω以下の矩形状の領域D1が相転移抵抗素子Rvを高抵抗の状態から低抵抗の状態に切り替えることのできる実効電圧領域となる。
また、G2xは、負荷抵抗R1の抵抗値が増大するにつれて、下に凸のカーブを描いて減少している。そして、G2xは、負荷抵抗R1が約180Ω以上の場合、電圧Vsが4V以下である。そのため、負荷抵抗R1として、抵抗値が180Ω以上のものを採用すると、相転移抵抗素子Rvは、低抵抗の状態になったとき電圧Vsが4V以下となるため、速やかに高抵抗の状態に構造相転移を起こす。よって、電圧Vsが4V以下、かつ、負荷抵抗R1が180Ω以上の矩形状の領域D2が相転移抵抗素子Rvを低抵抗の状態から高抵抗の状態に切り替えることのできる実効電圧領域となる。
以上のことから、負荷抵抗R1は、抵抗値が180Ω以上、かつ、330Ω以下であれば、相転移抵抗素子Rvを発振させることができる。
つまり、負荷抵抗R1は、相転移抵抗素子Rvが高抵抗の状態になったとき、相転移抵抗素子Rvの電圧を、低抵抗の状態に戻すための閾値Vth1(第1閾値電圧)以上にする抵抗値範囲(領域D1における抵抗値が330Ω以下の範囲)と、相転移抵抗素子Rvが低抵抗の状態になったとき、相転移抵抗素子Rvの電圧を、高抵抗の状態に戻すための閾値Vth2(第2閾値電圧)以下にする抵抗値範囲(領域D2において抵抗値が180Ω以上の範囲)との両抵抗値範囲を満たす抵抗値を有するようにすればよい。
図18は、図17に示す実験に用いた相転移抵抗素子Rvの温度−抵抗特性を示したグラフである。縦軸は抵抗値(Ω)を示し、横軸は温度(K)を示している。図18に示すように、相転移抵抗素子Rvは温度が約300Kを超えると単斜晶から正方晶に構造相転移を起こし、抵抗値Rhigh=2000Ωの高抵抗の状態からRlow=40Ωの低抵抗の状態に切り替わる。また、温度が約340Kを下回ると正方晶から単斜晶に構造相転移を起こし、抵抗値Rlow=40Ωの低抵抗の状態から抵抗値Rhigh=2000Ωの高抵抗の状態に切り替わる。
図19は、図17に示す実験において、負荷抵抗R1の抵抗値を0Ωとしたときの電極P1,P2間の電流−電圧特性を示すグラフである。縦軸は電極P1,P2間の電圧(V)を示し、横軸は電流(A)を示している。負荷抵抗R1が0Ωの場合、相転移抵抗素子Rvが高抵抗の状態になったとき、電極P1,P2間の電圧が17V以下であり、電圧Vsが17Vに到達することができないため、相転移抵抗素子Rvは構造相転移を起こさず、高抵抗の状態を維持する。また、相転移抵抗素子Rvが低抵抗の状態になったとき、電極P1,P2間の電圧が4Vより大きく、電圧Vsが4V以下とならないため、相転移抵抗素子Rvは構造相転移を起こさず低抵抗の状態を維持する。よって、負荷抵抗R1が0Ωの場合、相転移抵抗素子Rvは発振しない。
図20(A)、(B)は、図16に示すノイズジェネレータにおいて、負荷抵抗R1の抵抗値を220Ωとし、電極P1,P2間の電流を変化させたときの電流−電圧特性を示すグラフであり、図20(B)は図20(A)において電流が0.012A〜0.017Aの区間を拡大して示したグラフである。図20(A)、(B)において、縦軸は電圧(V)を示し、横軸は電流(A)を示している。
図20(A)、(B)に示すように、電極P1,P2間に流れる電流が0.013A〜0.016Aの区間において、電極P1,P2間の電圧が揺らいでおり、ノイズ信号が発生していることが分かる。また、この区間において、電流が増大するにつれて揺らぎの中心電圧が漸次低下していることが分かる。
図21(A)〜(D)は、図20の実験において、電極P1,P2間に0.012A、0.013A、0.016A、0.017Aの電流をそれぞれ2秒間流したときの電極P1,P2間の電圧を示したグラフである。
電流が0.012A、0.017Aの場合、電圧はそれぞれ約19V、8Vで一定であり、ノイズ信号が発生していないことが分かる。一方、電流を0.013A、0.016Aの場合、ピークツーピークの電圧ΔVがそれぞれ約3.0V、約2.0Vで揺らいでおり、ノイズ信号が発生していることが分かる。
以上のことから、図20の実験においては、電極P1,P2間に流れる電流が約0.013A以上、約0.016A以下の場合は、ノイズ信号を発生させることができるが、電極P1,P2間に流れる電流が約0.013A未満、又は約0.016Aより大きい場合は、ノイズ信号を発生させることができないことが分かる。
図22は、図16に示すノイズジェネレータにおいて、負荷抵抗R1の抵抗値を100Ω、180Ω、470Ωとしたときの電極P1,P2間の電流−電圧特性を示すグラフである。縦軸は電圧(V)を示し、横軸は電流(A)を示している。
図22では、図16に示すノイズジェネレータを回路シミュレータで構成したときの電極P1,P2間の電流−電圧特性を測定すると共に、図16に示すノイズジェネレータを実際の回路素子を用いて構成したときの電極P1,P2間の電流−電圧特性を測定した。
G11は負荷抵抗R1の抵抗値を100Ωとしたときの実際の回路素子による実験結果を示し、G12は負荷抵抗R1の抵抗値を100Ωとしたときの回路シミュレータによる実験結果を示している。
G21は負荷抵抗R1の抵抗値を180Ωとしたときの実際の回路素子による実験結果を示し、G22は負荷抵抗R1の抵抗値を180Ωとしたときの回路シミュレータによる実験結果を示している。
G31は負荷抵抗R1の抵抗値を470Ωとしたときの実際の回路素子による実験結果を示し、G32は負荷抵抗R1の抵抗値を470Ωとしたときの回路シミュレータによる実験結果を示している。
図22に示すように、回路シミュレータにより構成した場合と実際の回路素子により構成した場合とにおいてほぼ同一の実験結果が得られていることが分かる。G21,G22に示すように、負荷抵抗R1の抵抗値が180Ωの場合、電流が0.13A〜0.016Aの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、G11,G12,G31,G32に示すように、負荷抵抗R1の抵抗値が100Ω、470Ωの場合は、電流が0.012A程度を越えると、抵抗値が180Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
図23は、図16に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗R1の抵抗値を0Ω、82Ω、100Ω、120Ω、180Ωとして、図22と同様の実験を行ったときの、電極P1,P2間の電流−電圧特性を示すグラフである。
なお、図23においてG41〜G45は、それぞれ、負荷抵抗R1の抵抗値が0Ω、82Ω、100Ω、120Ω、180Ωの場合を示している。
G45に示すように、負荷抵抗R1の抵抗値が180Ωの場合、電流が0.13A〜0.016Aの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、G41〜G44に示すように、負荷抵抗R1の抵抗値が0Ω、82Ω、100Ω、120Ωの場合、電流が0.012A程度を越えると、抵抗値が180Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
図24は、図16に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗R1の抵抗値を220Ω、270Ω、330Ω、390Ω、470Ωとして、図22と同様の実験を行ったときの、電極P1,P2間の電流−電圧特性を示すグラフである。
なお、図24においてG51〜G55は、それぞれ、負荷抵抗R1の抵抗値が220Ω、270Ω、330Ω、390Ω、470Ωの場合を示している。
G51,G52,G53に示すように、負荷抵抗R1の抵抗値が220Ω、270Ω、330Ωの場合、電流が0.13A〜0.016Aの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、G54〜G55に示すように、負荷抵抗R1の抵抗値が390Ω、470Ωの場合、電流が0.012A程度を越えると、抵抗値が220Ω、270Ω、330Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
図25は、図23〜図24において発生する電圧が揺らぐ区間の電流幅ΔIと負荷抵抗R1との関係を示したグラフである。縦軸は電流幅ΔI(mA)を示し、横軸は負荷抵抗R1の抵抗値を示している。なお、図25に示す点PT1〜PT5は図23に示すG41〜G45のそれぞれにおける電流幅ΔIと負荷抵抗R1の抵抗値とをプロットしたものであり、点PT6〜PT10は図24に示すG51〜G55のそれぞれにおける電流幅ΔIと負荷抵抗R1の抵抗値とをプロットしたものである。
図25に示すように、負荷抵抗R1の抵抗値が120Ω以下の範囲又は390Ω以上の範囲では電流幅ΔIは約0mAであり、ノイズ信号が発生していないことが分かる。また、負荷抵抗R1の抵抗値が120Ω〜390Ωの範囲では電流幅ΔIが0ではなく、ノイズ信号が発生していることが分かる。しかしながら、ノイズ信号を安定して発生させるためには、電流幅ΔIを一定値以上確保する必要があり、そのためには、負荷抵抗R1の抵抗値を180Ω〜330Ωにすることが好ましい。
(実施の形態4)
本発明の実施の形態4によるノイズジェネレータは、実施の形態3のノイズジェネレータを1つのノイズユニットとし、このノイズユニットを並列接続させたことを特徴とする。なお、本実施の形態において、実施の形態1〜3と同一のものは説明を省略する。
図26は、本発明の実施の形態4によるノイズジェネレータの全体構成を示す回路図である。本ノイズジェネレータは、n個(nは2以上の整数)のノイズユニットU1〜Unと、n個の抵抗R21とを備えている。ノイズユニットU1は、相転移抵抗素子Rvと、相転移抵抗素子Rv及びグラウンド間に接続された負荷抵抗R1を備えている。なお、ノイズユニットU2〜UnはノイズユニットU1と同一構成であるため、説明を省く。
相転移抵抗素子Rvには入力端子TAを介して図略の電圧源が接続され、入力電圧VinAが入力されている。ノイズユニットU1〜Unは、それぞれ抵抗R21を介して出力端子TBに接続されている。これにより、ノイズユニットU1〜Unは並列接続されている。
また、ノイズユニットU1〜Unはそれぞれ周波数がf1〜fnのノイズ信号を発生している。ここで、周波数f1〜fnは、例えばノイズユニットU1〜Unの負荷抵抗R1の抵抗値や相転移抵抗素子Rvの特性を調節することで所望する値に設定することができる。本実施の形態では、U1からUnに向かうにつれて周波数f1〜fnは大きくされている。また、ノイズユニットU1〜Unのそれぞれから出力されるノイズ信号のパワーは、例えばノイズユニットU1〜Unの入力端子TAに入力される入力電圧VinAのレベルを調節することで変更することができる。
このように構成されたノイズジェネレータは、ノイズユニットU1〜Unから、周波数f1〜fnのノイズ信号を生成し、各ノイズ信号を接続点CP1で合成し、合成したノイズ信号を出力端子TBから出力する。
図27(A)、(B)は、図26に示すノイズジェネレータの出力端子TBから出力されるノイズ信号のパワースペクトルの模式図である。図27(A)、(B)においては、ノイズユニットU1〜Unの各入力端子TAに同一レベルの入力電圧VinAが入力されている。そのため、図27(A)に示すようにノイズユニットU1〜Unから同一パワーのノイズ信号が出力される。そのため、図27(B)に示すように、出力端子TBから出力されるノイズ信号は、ホワイトノイズとなる。
図28(A)、(B)は、図26に示すノイズジェネレータの出力端子TBから出力されるノイズ信号のパワースペクトルの模式図である。図28(A)、(B)においては、ノイズユニットU1〜Unの各入力端子TAには、U1からUnに向かうにつれてレベルの小さな入力電圧VinAが入力されている。そのため、図28(A)に示すようにノイズユニットU1〜Unからは、U1〜Unに向かうにつれてパワーが小さいノイズ信号が出力されている。そのため、図28(B)に示すように、出力端子TBから出力されるノイズ信号は、周波数が増大するにつれてパワーが小さくなるカラーノイズとなる。
このように、本ノイズジェネレータによれば、ノイズユニットU1〜Unを備えるため、各ノイズユニットから出力されるノイズ信号の周波数及びパワーを調節することで所望するパワースペクトルを有するノイズ信号を生成することができる。
(実施の形態5)
本発明の実施の形態5による確率共振素子は、実施の形態1に示すコンパレータ及び実施の形態4に示すノイズジェネレータにより構成されていることを特徴とする。なお、本実施の形態において、実施の形態1〜4と同一のものは説明を省略する。
図29は、本発明の実施の形態5による確率共振素子の全体構成を示すブロック図である。図29に示すように確率共振素子は、ノイズジェネレータ100、コンパレータ200、及び抵抗Rcを備えている。ここで、図29に示すノイズジェネレータ100及びコンパレータ200の少なくともいずれか一方は、相転移抵抗素子Rvを備えている。具体的には、実施の形態4のノイズジェネレータは、下記の構成を有している。
図30は、本発明の実施の形態5による確率共振素子の全体構成を示す回路図である。図30において、ノイズジェネレータ100は、実施の形態4のノイズジェネレータと同一構成であるため、詳細な説明を省略する。コンパレータ200は実施の形態1のコンパレータと同一構成であるため、詳細な説明は省略する。ノイズジェネレータ100の出力端子TBは抵抗Rcを介してコンパレータ200の入力端子T1に接続されている。
図31(A)、(B)は、図30に示す確率共振素子の動作を説明する波形図である。図31(A)は出力端子Toutからの出力電圧Voutを示し、図31(B)は入力端子T1に入力される入力電圧Vinを示している。
このように構成された確率共振素子は、ノイズジェネレータ100により生成されたノイズ信号が生成され、コンパレータ200に入力される。コンパレータ200は、このノイズ信号を接続点CP2において入力電圧Vinと合成し、合成信号を生成する。そして、コンパレータ200は、合成信号のレベルが閾値VTH1を超えると、ハイレベルの出力電圧Voutを出力する。一方、コンパレータ200は、合成信号のレベルが閾値VTH2を下回ると、ローレベルの出力電圧Voutを出力する。
このように、微弱な入力電圧Vinにノイズ信号を合成して合成信号を生成し、その合成信号を閾値処理すると、出力電圧Voutがハイレベルになる頻度は、入力電圧Vinのレベルに応じて大きくなる。そのため、確率共振素子は、微弱なノイズ信号を検出することが可能となる。
そして、本確率共振素子は、ノイズジェネレータ100が実施の形態1に示すノイズジェネレータにより構成され、コンパレータ200が実施の形態4に示すコンパレータにより構成されている。そのため、確率共振素子の回路規模を大幅に縮小することができる。
なお、本確率共振素子においては、ノイズジェネレータ100のみを実施の形態1に示すノイズジェネレータで構成し、コンパレータ200を従来のトランジスタを主体とするコンパレータにより構成してもよい。また、コンパレータ200のみを実施の形態4に示すノイズジェネレータで構成し、ノイズジェネレータ100を従来のノイズジェネレータにより構成してもよい。
また、本確率共振素子において、ノイズジェネレータ100を実施の形態3に示すノイズジェネレータにより構成し、コンパレータ200を実施の形態2に示すコンパレータにより構成してもよい。
上記のコンパレータ、ノイズジェネレータ、及び確率共振素子の技術的特徴は以下のように纏めることができる。
(1)上記コンパレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、入力電圧が入力され、前記相転移抵抗素子に出力する第1の入力端子と、前記相転移抵抗素子と前記負荷抵抗との接続点にベース又はゲートからなる制御端子が接続され、制御端子に入力される電圧に基づいて駆動するトランジスタとを備える。
この構成によれば、相転移抵抗素子の一端に入力電圧が入力され、相転移抵抗素子の両端に印加される電圧が所定の閾値を超えると、相転移抵抗素子が構造相転移を起こして単斜晶から正方晶に変化し、相対的に低抵抗の状態になる。これにより、相転移抵抗素子には相対的に大きな電流が流れ、負荷抵抗の両端に印加される電圧が相対的に高くなり、相転移抵抗素子と負荷抵抗との接続点からハイレベルの電圧を取り出すことができる。
一方、相転移抵抗素子の両端に印加される電圧が所定の閾値を下回ると、相転移抵抗素子が構造相転移を起こして正方晶から単斜晶に変化し、相対的に高抵抗の状態になる。これにより、相転移抵抗素子には相対的に小さな電流が流れ、負荷抵抗の両端に印加される電圧が相対的に低くなり、相転移抵抗素子と負荷抵抗との接続点からローレベルの電圧を取り出すことができる。
以上により、トランジスタを主体とすることなく相転移抵抗素子を主体とするコンパレータを提供することができる。ここで、相転移抵抗素子及び負荷抵抗は、それぞれトランジスタ1個分程度のサイズを有しているため、従来のトランジスタを主体とするコンパレータに比べて回路規模を大幅に縮小するこができる。
また、この構成によれば、駆動回路を設けているため、駆動回路から制御端子を介して相転移抵抗素子側に電流が流れるというような電流の逆流が防止され、回路の動作を安定させることができると同時に、信号の入出力分離がなされ、回路のインピーダンスマッチングを容易に行うことができる。また、駆動回路を介して出力電圧が出力されるため、ハイレベル及びローレベルが明確に区別された出力電圧を得ることができる。
(2)上記コンパレータにおいて、前記相転移抵抗素子は、電流電圧特性がヒステリシスを有していることが好ましい。
この構成によれば、コンパレータにヒステリシスを持たせることが可能となり、回路規模が大幅に縮小されたヒステリシス付きのコンパレータを提供することができる。相転移抵抗素子は、単斜晶から正方晶に変化するときの電圧と、単斜晶から正方晶に変化するときの電圧とが相違するのが一般的であり、この相違により電流電圧特性にヒステリシスが生じる。このヒステリシスの幅は、相転移抵抗素子の結晶性を調節することで変更することができる。
具体的には、相転移抵抗素子の結晶性の均一化の度合いが高まるにつれて、ヒステリシスの幅を小さくすることができる。よって、相転移抵抗素子の結晶性の均一化の度合いを高めることで、ヒステリシスの幅を0にすることができ、この場合、ヒステリシスを有しないコンパレータを構成することができる。一方、相転移抵抗素子の結晶性の均一化の度合いを低くすることで、ヒステリシス付きのコンパレータを構成することができる。
(3)上記コンパレータにおいて、前記負荷抵抗とグラウンドとの間に接続されたグラウンド抵抗と、前記グラウンド抵抗と前記負荷抵抗との接続点に接続され、オフセット電圧が入力される第2の入力端子とを備えることが好ましい。
この構成によれば、オフセット電圧を適当な値に設定することで、正側の閾値が正の値を有し、負側の閾値が負の値を有するようなヒステリシス付きのコンパレータを構成することができる。
(4)上記コンパレータにおいて、前記相転移抵抗素子は、酸化バナジウムにより構成されていることが好ましい。
この構成によれば、容易に構造相転移を引き起こす酸化バナジウムが用いられているため、コンパレータの小規模化を図ることができる。
(5)上記ノイズジェネレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、前記相転移抵抗素子と前記負荷抵抗とに直列接続された電源と、前記相転移抵抗素子と負荷抵抗との間に設けられた出力端子とを備えることが好ましい。
この構成によれば、負荷抵抗の抵抗値を適当な値に設定することで、相転移抵抗素子を発振させることができる。すなわち、相転移抵抗素子が単斜晶から正方晶に構造相転移を起こして低抵抗の状態になったとき、負荷抵抗が相転移抵抗素子の電圧を閾値以下とするような抵抗値を有していると、相転移抵抗素子は高抵抗の状態になる。一方、相転移抵抗素子が高抵抗の状態になったとき、負荷抵抗が相転移抵抗素子の電圧を閾値以上とするような抵抗値を有していると、相転移抵抗素子は低抵抗の状態となる。よって、負荷抵抗を両条件を満たす抵抗値に設定することで、相転移抵抗素子は、低抵抗の状態と高抵抗の状態とを自律的に繰り返して発振し、相転移抵抗素子からノイズ信号を取り出すことができる。
以上により、トランジスタを主体とすることなく相転移抵抗素子を主体とするノイズジェネレータを提供することができる。ここで、相転移抵抗素子及び負荷抵抗は、それぞれトランジスタ1個分程度のサイズを有しているため、従来のトランジスタを主体とするノイズジェネレータに比べて回路規模を大幅に縮小するこができる。
(6)上記ノイズジェネレータにおいて、前記負荷抵抗は、前記相転移抵抗素子が高抵抗の状態になったとき、前記相転移抵抗素子の電圧を、低抵抗の状態に戻すための第1閾値電圧以上にする抵抗値範囲と、前記相転移抵抗素子が低抵抗の状態になったとき、前記相転移抵抗素子の電圧を、高抵抗の状態に戻すための第2閾値電圧以下にする抵抗値範囲との両抵抗値範囲を満たす抵抗値を有することが好ましい。
この構成によれば、相転移抵抗素子をより確実に発振させることができ、出力端子からより確実にノイズ信号を取り出すことができる。
(7)上記ノイズジェネレータにおいて、前記相転移抵抗素子と前記負荷抵抗とにより1つのノイズユニットを構成し、複数のノイズユニットを備え、各ノイズユニットは、並列接続されていることが好ましい。
この構成によれば、例えば、各ノイズユニットの発振周波数やパワーを調整することで、種々のノイズ信号を生成することができる。
(8)上記ノイズジェネレータにおいて、前記相転移抵抗素子は、酸化バナジウムにより構成されていることが好ましい。
この構成によれば、容易に相転移を引き起こす酸化バナジウムによりノイズジェネレータが構成されているため、出力端子からより確実にノイズ信号を取り出すことができる。
(9)上記確率共振素子は、ノイズジェネレータと、前記ノイズジェネレータにより生成されたノイズ信号と入力信号とを重畳し、重畳した信号を所定の閾値と比較するコンパレータとを備え、前記ノイズジェネレータ及び前記コンパレータの少なくともいずれか一方は、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子を備えている。
この構成によれば、ノイズジェネレータ及びコンパレータの少なくともいずれか一方は、相転移抵抗素子により構成されているため、回路規模が小型化された確率共振素子を提供することができる。
(11)また、上記確率共振素子は、上記(1)〜(5)のいずれかのコンパレータと、上記(6)〜(9)のいずれかに記載のノイズジェネレータとを備えてる。
この構成によれば、上記(1)〜(5)のいずれかのコンパレータと、上記(6)〜(9)のいずれかのノイズジェネレータとを備えているため、回路規模が小型化された確率共振素子を提供することができる。