JP2008182884A - 電力用電子スイッチの制御装置および同装置を有する可変速駆動装置 - Google Patents

Abstract

【課題】ノーマリオンタイプのＪＦＥＴ電力用電子スイッチのゲート制御装置を提供する。
【解決手段】制御装置はＪＦＥＴスイッチ１５のゲートを制御するために、主電源によって給電されるゲート制御の主回路３０と、二つの状態の間で切替可能な保護用スイッチング装置４１と、スイッチング装置を制御する補助制御回路４０と、スイッチング装置の二つの状態のうち一つの状態では、プラス端子がＪＦＥＴスイッチ１５のソースに接続され、マイナス端子がゲート制御の主回路３０を介さずにＪＦＥＴスイッチ１５のゲートＧに接続される補助電源２５とを備える。スイッチング装置４１は電磁または電子のスイッチである。
【選択図】図３

Description

本発明は、例えば炭化ケイ素（ＳｉＣ、ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）などからなるＪＦＥＴトランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、接合型電界効果トランジスタ）タイプの電力用電子スイッチの制御装置に関する。本発明は、可変速駆動装置のインバータ部の電力用スイッチを初めとする、高電力電流のスイッチングにノーマリオン（ｎｏｒｍａｌｌｙ ＯＮ）タイプのＪＦＥＴトランジスタを使用することを提案する。

ＪＦＥＴトランジスタは周知の電子スイッチであって、ドレインとソース間に電流を流すか否かを決定する制御ゲートを備える。係るトランジスタは、ゲートとソース間の電圧 Ｖ_GSがゼロになっているときに、ドレインとソース間の電圧Ｖ_DSがゼロになるものは、ノーマリオン（ｎｏｒｍａｌｌｙ ＯＮ）タイプと呼ばれる。換言すると、ゲートとソース間に制御電圧Ｖ_GSがない場合は、ドレインとソースのルートが通電し、通電状態となる。逆に、ＪＦＥＴトランジスタで、ゲートとソース間に電圧Ｖ_GSがない場合にドレインとソースのルートが通電状態にならないものは、ノーマリオフ（ｎｏｒｍａｌｌｙ ＯＦＦ）タイプと呼ばれる。

ノーマリオフタイプのＪＦＥＴや、ＭＯＳＦＥＴ、ＩＧＢＴなどの電圧で制御される他の種類の電力用電子スイッチと比較すると、ノーマリオンタイプのＪＦＥＴ電子スイッチの性能はより優れている。具体的には、係るスイッチは、スイッチング速度がより速く、通電状態での損失がより少なく、温度安定性がより良く、サイズがより小さく、コストもより安価である。

しかしながら、いずれのノーマリオンタイプの電子スイッチにおいても、ゲートに制御電圧がない状態では通電（オン）状態になってしまうという欠点を有する。係るスイッチは、ゲートに制御電圧がない時にドレインとソース間に電流を流してしまうという特性があるため、高電流を制御する際には不安点となる。明らかに、これが物や人の安全を脅かす大きなリスクとなる可能性は大きい。

一般に、周波数変換型の可変速駆動装置は、直流バス（例えば、使用条件に従って約４００〜８００Ｖｃｃ）に直流電圧を供給するために、外部交流電源（例えば３８０Ｖａｃの交流三相配電網）からの電圧を整流する整流器部を備える。直流バスを一定に維持するよう、一般的には、一つまたは複数の大容量バスコンデンサを使用する。

可変速駆動装置は、この直流バスから可変振幅と可変周波数の電圧で電動機を制御するインバータ部も備える。このため、インバータ部は各相ごとに二つの電力用電子スイッチを備える。各スイッチは、可変速駆動装置のスイッチモード電源装置（ＳＭＰＳ ： Ｓｗｉｔｃｈｅｄ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）で給電される制御回路によって制御される。

従って、可変速駆動装置のインバータ部でノーマリオンタイプの電子スイッチを使用する場合は、いくつかのリスクが伴う。

−可変速駆動装置をオンする際、可変速駆動装置の直流バスに電圧が出現する前に、電子スイッチをオフするように、電子スイッチの制御回路に確実に給電する必要がある。

−オフする際、例えば平衡抵抗などにおいて、バスのコンデンサが放電されるまで電子スイッチは確実にオフのまま維持する必要があるが、このコンデンサの放電は、場合によって数分程度かかることもある。

−異常発生時でも、直流バスのコンデンサが放電されるまでスイッチは確実にオフのまま維持する必要がある。係る異常は、特に制御回路の短絡、制御回路への給電が無くなることなどによって発生するものである。

このリスクを避けるために、各ノーマリオンタイプのＪＦＥＴトランジスタを、例えばＣＡＳＣＯＤＥトランジスタなどのノーマリオフタイプの補助コンポーネントと直列に設置するという解決手段が既に存在する。しかし、この解決手段は、各電力用スイッチに直列に二つのトランジスタを使用する必要があるため、コストは高くなり、誘電損失などの原因にもなる。

従って、本発明の目的は、上記の欠点を回避できる制御装置、すなわち、オン／オフ時や異常時におけるリスクを回避する簡便な解決手段を提供することにより、可変速駆動装置のインバータ部でノーマリオンタイプのＪＦＥＴトランジスタを電力用スイッチとして使用することを提供することにある。

このため、本発明は、ノーマリオンタイプのＪＦＥＴ電力用電子スイッチの制御装置を記載し、上記制御装置はＪＦＥＴスイッチのゲートを制御するために、主電源によって給電されるゲート制御の主回路を備える。制御装置は、二つの位置間で切替可能な保護用スイッチング装置と、該保護用スイッチング装置を制御する補助制御回路と、前記主電源によって給電される補助電源を備える。保護用スイッチング装置の二つの位置のうち一つの位置では、補助電源のマイナス端子が、前記ゲート制御の主回路を介さずに、ＪＦＥＴスイッチのゲートに接続され、補助電源のプラス端子がＪＦＥＴスイッチのソースに接続される。

一つの態様によれば、保護用スイッチング装置は、補助制御回路の制御コイルの作用で二つの位置間において可動な接点を設ける電磁スイッチを備え、前記可動接点は、ＪＦＥＴスイッチのゲートがゲート制御の主回路に接続される第一位置と、ＪＦＥＴスイッチのゲートが補助電源のマイナス端子に接続される第二位置との間において切替可能である。制御コイルに電源を供給しないと、可動接点は第二位置に維持される。

他の態様によれば、保護用スイッチング装置は、ＪＦＥＴスイッチのゲートと補助電源のマイナス端子との間に配置され、ＪＦＥＴスイッチのゲートが補助電源のマイナス端子に接続されていない第一非通電状態と、ＪＦＥＴスイッチのゲートが補助電源のマイナス端子に接続されている第二通電状態との間で、補助制御回路によって制御される第一電子スイッチを備える。

他の特徴と利点については、例として図面に示す実施形態を参照しながら、詳細な説明で明らかになる。

図１を参照すると、可変速駆動装置は、直流バスＶｂに電圧を供給するため、外部配電網Ａからの交流三相電圧を整流する整流部Ｒを備える。このため、整流部Ｒは各相ごとに二つの電力用電子コンポーネント１４ａ、１４ｂを備える。このコンポーネント１４ａ、１４ｂは、例えばダイオードおよび／またはサイリスタである。図１の例では、配電網Ａの各相ごとにサイリスタ１４ａとダイオード１４ｂとが接続している。直流バスの電圧Ｖｂを一定に維持するために、図１に示す可変速駆動装置は、二つのバスコンデンサ１８と、これに接続する、この二つのコンデンサ間の電圧を平衡化するための二つの平衡抵抗器１７を備える。

可変速駆動装置は、パルス幅変調（ＰＷＭ）の制御によって、直流バスＶｂから可変振幅と可変周波数の電圧で電動機Ｍを制御するためのインバータ部Ｏも備える。このため、インバータ部は各相ごとに二つの電力用電子スイッチ１５ａ、１５ｂを備える。各スイッチ１５ａ、１５ｂは炭化ケイ素（ＳｉＣ）からなるノーマリオン（すなわち、トランジスタのゲートに電圧がない時に通電状態である）のＪＦＥＴ（接合型電界効果）トランジスタである。炭化ケイ素以外の材料も使用でき、バンドギャップが大きい材料（ｗｉｄｅ−ｂａｎｄ−ｇａｐ ｍａｔｅｒｉａｌ）、すなわち、例えば窒化ガリウム （ＧａＮ）などの、通電状態で低い抵抗Ｒ_dsonを有し、かつ高電圧（１０００Ｖ以上）に耐え得るものであれば、いかなる材料も使用できる。

これらの制御装置は、配電網Ａから直流電圧Ｖｓを供給する可変速駆動装置のスイッチモード電源（ＳＭＰＳ：Ｓｗｉｔｃｈｅｄ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）１１によって給電される。電圧Ｖｓは、可変速駆動装置の制御部（図１に図示しない）、ＪＦＥＴトランジスタ１５ａ、１５ｂの制御装置および整流部のサイリスタ１４ａの制御装置に給電するためなどに使用される。

ノーマリオンの電力用スイッチ１５ａ、１５ｂを使用するので、可変速駆動装置のインバータ部Ｏにおける短絡および／または電動機Ｍにおける不適当な電流の発生を避けるために、バスＶｂにおける電圧出現前にこのスイッチ１５ａ、１５ｂの制御装置が確実に給電されなければならないことは言うまでもない。従って、バスＶｂにおける電圧出現前に、スイッチモード電源１１が電圧Ｖｓを確実に供給する必要がある。

図１に示す第一の解決手段として、スイッチモード電源１１に外部配電網Ａから直接給電し、整流部Ｒにおいてその制御装置がスイッチモード電源１１により給電されるサイリスタ１４ａを使用する。従って、電圧Ｖｓがない限り、サイリスタ１４ａは制御されないため、バス電圧Ｖｂは出現しない。

他の解決手段としては、例えば可変速駆動装置の入力において存在するラインスイッチ（図示せず）の上流において、スイッチモード電源１１に外部配電網Ａから直接給電する。ラインスイッチのコイルは、電圧Ｖｓによって制御される。従って、電圧Ｖｓがない限り、ラインスイッチはオフになる。よって、可変速駆動装置の整流部Ｒは給電されず、バス電圧Ｖｂは出現しない。この解決手段において、整流部Ｒはダイオード１４ａ、１４ｂのみを有してもよい。

図２は、例えばＳｉＣからなるノーマリオンＪＦＥＴトランジスタの電力用電子スイッチ１５の既存の制御装置を示す。係るＪＦＥＴトランジスタ１５は、ゲートＧとソースＳの間にマイナス電圧Ｖ_GSを印加することによって制御される。ゲートＧとソースＳの間に電圧 Ｖ_GSがない場合、あるいは電圧Ｖ_GS がプラスである場合は、トランジスタ１５はドレインＤとソースＳの間に通電し、すなわち電圧Ｖ_DS はゼロになる。トランジスタ１５をオフ（すなわち、最大の電圧Ｖ_DS）にするには、十分なマイナス電圧Ｖ_GS、例えば約−１５Ｖを印加する必要がある。

制御装置は、制御信号３７によってゲートＧの制御を可能とする電力増幅回路である（Ｇａｔｅ Ｄｒｉｖｅｒとも呼ばれる）ゲート制御の主回路３０を備える。ゲート制御の主回路３０は、周知のようにバイポーラトランジスタまたはＭＯＳＦＥＴトランジスタから構成されるプッシュプル（Ｐｕｓｈ−Ｐｕｌｌ）、逆プッシュプル（Ｒｅｖｅｒｓｅｄ Ｐｕｓｈ−Ｐｕｌｌ）またはトーテムポール（Ｔｏｔｅｍ Ｐｏｌｅ）であってもよい。ゲート制御の主回路３０の出力３９は、抵抗器３１を介してＪＦＥＴトランジスタ１５のゲートＧに接続されている。トランジスタ１５の制御信号３７は、例えば可変速駆動装置の制御部２４から送られる。

所望の機能性に応じて、図２の制御装置は一つまたは複数の異常検知モジュール３３、３４、３５をさらに備え、その目的は、係る異常の発生時にトランジスタ１５をオフ状態に維持できるようにすることである。複数の異常検知モジュールがある場合は、この検知モジュール３３、３４、３５の出力が論理和ゲート（ＯＲ ゲート）３２に入力し、その出力はゲート制御の主回路３０の無効（Ｄｉｓａｂｌｅ）Ｄ_ISの入力を供給する。この入力Ｄ_ISが１になると、ゲート制御の回路３０はトランジスタ１５を（制御信号Ｃの状態に関わらず）オフ状態にすべき、つまりゲートＧにマイナス電圧Ｖ_GS（約−１５Ｖ）を供給すべきという意味になる。

第一の不足電圧の検知モジュール３３は、電源１１の電圧Ｖｓが所定の閾値を下回ることを検知するためのものである。この電圧の低下は、可変速駆動装置のパワーオフ、または電源１１、バッファコンデンサ２１あるいはゲート制御の回路３０の異常または短絡などの原因により起こる。

第二の短絡検知のモジュール３５は、ＪＦＥＴトランジスタ１５における短絡を検知するためのものである。短絡検知のモジュール３５は、制御信号３７とＪＦＥＴトランジスタ１５の端子での実電圧とを比較して、短絡を検知する。

第三の過電圧検知のモジュール３４は、ＪＦＥＴトランジスタ１５での過電圧を検知するためのものである。この過電圧は、例えばＪＦＥＴトランジスタ１５の電力ラインＰに短絡があるときにＪＦＥＴトランジスタ１５をオフしようとする場合に起こる。

制御装置は、プラス端子２８とマイナス端子２９の間に主電圧Ｖｓを供給する主電源より給電される。可変速駆動装置の場合、この主電源は好ましくはスイッチモード電源１１よりもたらされ、電圧Ｖｓのエネルギーをバッファするために整流ダイオード２２および主コンデンサ２１と連結される。

制御装置はまた、充電ダイオード２６を介して電圧Ｖｓによって充電される補助電源２５を備える。好ましくは、この補助電源は、単純な補助用バックアップコンデンサ２５である。補助コンデンサ２５のマイナス端子は、主コンデンサ２１のマイナス端子２９に接続される。補助コンデンサ２５のプラス端子は、ＪＦＥＴトランジスタ１５のソースＳおよび、充電ダイオード２６を介して、主コンデンサ２１のプラス端子２８に接続される。補助バックアップコンデンサ２５は、低コストであるという利点を持つケミカルコンデンサ、または好ましくは、丈夫であるという利点を持つタンタルコンデンサまたポリプロピレンコンデンサであってもよい。

この充電ダイオード２６は、電圧Ｖｓが補助コンデンサ２５の端子の電圧Ｖ_Rよりも低い場合、主コンデンサ２１に並列に設置された素子３３、３５、３０などの全ての素子への放電を防止するために使用される。これは、ＪＦＥＴトランジスタ１５に最も近い回路（この場合、図中の回路３０）の下流側、すなわち、補助コンデンサ２５と回路３０のコネクタの間に位置する。その陰極は補助コンデンサ２５のプラス端子へ向け、陽極はプラス端子２８へ向ける。または、充電ダイオード２６をコンデンサ２１、２５のマイナス端子間に配置し、その場合、陰極は補助コンデンサ２５のマイナス端子に接続し、陽極はマイナス端子２９に接続してもよい。

電圧Ｖｓの出現時には、電圧Ｖ_Rが電圧Ｖｓを下回っている限り、充電ダイオード２６は通電しているため、補助コンデンサ２５は自動的に充電される。電圧Ｖｓが低下して電圧Ｖ_Rを下回ると、補助コンデンサ２５は、その出力３９がマイナスの電圧Ｖ_GSを供給すべきゲート制御の回路３０に給電するための予備電圧を供給する。補助コンデンサ２５のサイズは、可変速駆動装置のバスコンデンサが確実に放電されるのに十分な時間Ｔ（例えば１０分程度）の間、ＪＦＥＴトランジスタ１５を遮断のオフ状態に維持できるマイナス電圧Ｖ_GSが得られるように計算されなければならない。つまり、安全性を考慮すると、バスコンデンサが放電されていないうちは、ＪＦＥＴトランジスタ１５は通電のオン状態に戻ってはならない。

なお、如何なるゲート制御の回路３０（Ｇａｔｅ ｄｒｉｖｅｒ）もエネルギーを消費し、大きな（例えば１ｍＡ以上）漏れ電流を発生させる。したがって、補助コンデンサ２５は比較的速く回路３０へ放電する。よって、全時間Ｔに渡りＪＦＥＴトランジスタ１５を遮断するために、十分な予備エネルギーを提供するには、非常に大きな補助コンデンサ２５が必要となる。特にインバータ部で６つの個別のＪＦＥＴトランジスタ１５を有する三相の可変速駆動装置の場合、実現性、コストおよび寸法において難点がある。

したがって、本発明の一つの目的は、時間Ｔに渡ってＪＦＥＴトランジスタ１５を遮断オフの状態に維持するため、電圧Ｖ_GSを補助コンデンサ２５から供給する必要がある場合に、損失を最低限にできる制御装置を設計することにある。このため、本発明は制御装置に保護用スイッチング装置を付け加えることを提案する。このスイッチング装置は、二つの位置間において切替可能であって、この二つの位置のうちの一つの位置では、補助コンデンサ２５のマイナス端子が、ゲート制御の回路３０を介さずに、トランジスタ１５のゲートＧに接続されるため、この位置で補助コンデンサ２５はノーマリオフのＪＦＥＴトランジスタ１５のゲート３０に給電して、オフ状態に維持するので、補助コンデンサ２５が他のコンポーネントによって放電されることは不可能となる。

図３〜５に示す本発明の第一実施形態によれば、保護用スイッチング装置は電磁スイッチ４１である。図６〜８に示す本発明の第二実施形態によれば、保護用スイッチング装置は電子スイッチ５１である。

図３を参照すると、端子２８と２９間に主電圧Ｖｓを供給する主電源によって、ＪＦＥＴスイッチの制御装置は給電される。可変速駆動装置の場合、この主電源は好ましくはスイッチモード電源１１である。制御装置はまた、上記図２の装置と同様に、充電ダイオード２６を介して電圧Ｖｓによって充電される補助電源２５を備える。

図２のように、制御装置は、例えば可変速駆動装置の制御部２４から送信される制御信号３７によってゲートＧの制御を可能とするゲート制御の主回路（Ｇａｔｅ Ｄｒｉｖｅｒ）３０を備える。図３には、異常検知モジュール一つのみ（ここでは、ＪＦＥＴトランジスタ３５の短絡検知モジュール）を図示しており、この検知モジュールの出力３６はゲート制御の回路３０の入力Ｄ_ISに直接接続されている。

ゲート制御の主回路３０の出力３９は、抵抗３１を介してＪＦＥＴトランジスタ１５のゲートＧに接続されている。図２と異なり、出力３９とゲートＧの間に電磁スイッチ形式の保護用スイッチング装置を配置している。

この電磁スイッチは、補助制御回路４０の作用によって二つの位置間で切替可能な可動接点４１を有する。

可動接点４１の第一位置では、電磁スイッチによってＪＦＥＴトランジスタ１５のゲートＧがゲート制御の回路３０の出力３９に接続される。可動接点４１の第二位置では、電磁スイッチはゲートＧを出力３９から断路し、場合によっては抵抗器２７を介して、ゲートＧを補助バックアップコンデンサ２５のマイナス端子に接続する。このように、この第二位置では、ゲート制御の回路３０を介さずに、補助コンデンサ２５のマイナス端子がゲートＧに接続される。ＪＦＥＴトランジスタ１５の遮断中に電流のｄＩ／ｄｔ変動を抑えることで過電圧を回避できるため、好ましくは抵抗２７が比較的大きいとよい。

電磁スイッチは、その制御コイルに電源を供給しない場合、例えば磁気引力手段（永久磁石）または弾性手段によって、可動接点４１を常に第二位置に維持するように設計する。電力消費が低く、サイズが小さく、反応時間が早く、反動が発生しないため、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｓｗｉｔｃｈ、ミクロ電磁スイッチ）を使用することが好ましい。

図４および図５は補助制御回路４０の実施例を示すが、ゲート制御の回路３０は図の単純化のために図示していない。補助制御回路４０は電磁スイッチの可動接点４１を操作する制御コイル４３を備える。コイル４３の第一末端は、プラス端子２８に接続される。コイル４３の第二末端は、トランジスタ４４を介して、マイナス端子２９に接続される。図４の実施例では、トランジスタ４４はＮＰＮバイポーラトランジスタであって、コレクタがコイル４３の第二端末に接続され、エミッタがマイナス端子２９に接続される。抵抗器およびツェナーダイオード４５などの電圧Ｖｓの最低閾値を検知する装置を介して、このバイポーラトランジスタ４４のベースがプラス端子２８に接続される。同様に、補助制御回路４０は、バイポーラトランジスタの代わりにＭＯＳＦＥＴの電界効果トランジスタから構成されることも可能である。

正常動作時は、電圧Ｖｓがある場合、ツェナーダイオード４５は通電するので、トランジスタ４４は通電し、制御コイル４３に電流が流れる。結果として、可動接点４１が第一位置に維持されるので、ゲートＧをゲート制御の回路３０の出力３９に接続できる。補助コンデンサ２５は、ダイオード２６を介して充電される。

電圧Ｖｓが低下し、ツェナーダイオード４５によって決定されるトリガーの最低閾値を下回ると、このツェナーダイオード４５はもはや通電しないため、トランジスタ４４はオフになる。この場合、制御コイル４３に電流は流れておらず、可動接点４１は迅速かつ自動的に（引力手段によって）第二位置に戻され、よってゲートＧは補助コンデンサ２５のマイナス端子に接続される。

したがって、電磁スイッチの可動接点４１が第二位置にある場合は（図３〜５に図示する通り）、ＪＦＥＴトランジスタ１５のソースＳが補助コンデンサ２５のプラス端子に接続され、ＪＦＥＴトランジスタ１５のゲートＧが抵抗２７を介して補助コンデンサ２５のマイナス端子に接続される。このようにして、ＪＦＥＴトランジスタ１５、補助コンデンサ２５および抵抗２７のみによって構成される補助電源回路を有利に製作する。さらに、電圧Ｖ_Rが電圧Ｖｓより高ければ、ダイオード２６によって補助コンデンサ２５がコンデンサ２１やこの主電源と並列に配置したその他の回路へ放電することを防げる。

したがって、補助コンデンサ２５は、マイナス電圧Ｖ_GSを供給するようにＪＦＥＴトランジスタのみへしか放電できなくなる。なお、ＪＦＥＴトランジスタはそのゲート−ソース容量において漏れ電流をほとんど発生させないということは周知である。

この簡単な解決手段によって、補助回路の全体的な損失を大幅に減らすことができるので、より長い時間Ｔおよび／またはより小型の補助コンデンサ２５を得られる。電圧Ｖｓがツェナーダイオード４５の所定の閾値を下回ると、すぐにゲートＧは回路３０から断路され、ＪＦＥＴトランジスタ１５の補助電源回路が構成される。このように、補助制御回路４０は、電圧Ｖｓの不足電圧検知モジュールの役割を担う。任意として、ＪＦＥＴトランジスタ１５の短絡時に備えて、ゲート制御の回路３０の保護機能も付け加えられる。

このため、補助回路４０は第二トランジスタ４８をさらに有し、コレクタが（抵抗を介して）トランジスタ４４のベースに接続され、エミッタがマイナス端子２９に接続される。第二トランジスタ４８のベースは、（抵抗を介して）ＪＦＥＴの短絡検知モジュール３５の出力３６に接続される。このように、このモジュール３５が短絡を検知すると、その出力３６は１の状態になり、トランジスタ４８を通電状態に戻し、トランジスタ４４は遮断状態になる。この場合、コイル４３は給電されなくなり、可動接点４１はその第二位置に戻る。このように、ＪＦＥＴトランジスタ１５の短絡が検知されると、ゲートＧをゲート制御の回路３０から断路する。他の方法として、補助回路４０において過電圧検知モジュール３４の出力を管理する方法もある。

図５は、この第一実施形態の変形例を示す。この変形例では、電磁スイッチはさらに第二可動接点４２を備えており、これはプラス端子２８とダイオード２６の間に配置され、第一可動接点４１と同様に、制御コイル４３によって制御され、下記のように構成される。

−正常動作時（すなわち、電流がコイル４３に流れているとき）、可動接点４２はその第一位置にあって、図４のように、プラス端子２８はダイオード２６に接続される。

−逆に、電流がコイル４３に流れていないとき、可動接点４２は自動的にその第二位置に戻されるので、プラス端子２８をダイオード２６から断路し、補助電源２５を主電源から断路できる。

−この第二可動接点によって、オフ状態のダイオード２６からの漏れ電流のリスクをなくし、補助コンデンサ２５がＪＦＥＴトランジスタ１５をオフ状態に維持できる時間Ｔを長くする。また、ＪＦＥＴトランジスタ１５が短絡で故障する場合、そのゲートとソースの接続の短絡によって主コンデンサ２１が補助コンデンサ２５に放電することも防止できる。このようにして、ＪＦＥＴトランジスタの異常がゲート制御の回路３０に伝播することを回避する。

図６〜８は、本発明の第二実施形態の実施例を幾つか示し、これらの実施例では、保護用スイッチング装置は電磁スイッチではなく、第一電子スイッチ５１から構成される。この電子スイッチ５１は、通電オン状態では、漏れがほとんど発生しないという利点を持つ、ＮチャネルのＭＯＳＦＥＴトランジスタであることが好ましい。

図６では、上記の図３の装置と同様に、主電源と補助電源２５によってＪＦＥＴスイッチ１５の制御装置に給電している。

図３に示すように、制御装置は、例えば可変速駆動装置の制御部２４から送信される制御信号３７によってゲートＧの制御を可能とするゲート制御の主回路（Ｇａｔｅ Ｄｒｉｖｅｒ）３０を備える。ゲート制御の主回路３０の出力３９は、抵抗器を介してＪＦＥＴトランジスタ１５のゲートＧに接続されている。

ＭＯＳＦＥＴトランジスタ５１のソースは、補助コンデンサ２５のマイナス端子に接続される。ＭＯＳＦＥＴトランジスタ５１のドレインは、抵抗５７を介してＪＦＥＴトランジスタ１５のゲートＧに接続される。ＭＯＳＦＥＴトランジスタ５１のゲートは、補助制御回路５０からの制御信号によって制御される。この補助制御回路５０は、下記に示すように、バイポーラタイプのトランジスタから構成されるか、またはＭＯＳＦＥＴタイプのトランジスタと同様の方法で構成され得る。

図６は、電圧Ｖｓの不足電圧検知の機能を果たす補助制御回路５０の第一実施例を示す。補助制御回路５０は、バイポーラトランジスタ５４を有し、コレクタは抵抗器を介して補助コンデンサ２５のプラス端子およびＭＯＳＦＥＴトランジスタ５１のゲートに接続され、エミッタは補助コンデンサ２５のマイナス端子に接続され、またベースは抵抗器およびツェナーダイオード５５を介してプラス端子２８に接続される。補助制御回路５０の作用は下記の如くである。

正常動作時は、電圧Ｖｓがある場合、ツェナーダイオード５５は通電するので、トランジスタ５４も通電する。この場合、トランジスタ５４のコレクタはゼロとなり、電子スイッチ５１は制御信号を受信しない。結果として、電子スイッチ５１は第一の非通電、すなわちオフの状態となる。この場合、ゲートＧはコンデンサ２５のマイナス端子に接続されていないため、ＪＦＥＴトランジスタ１５のゲートＧはゲート制御の回路３０の出力３９のみで制御される。

電圧Ｖｓが低下し、ツェナーダイオード５５によって決定されるトリガーの最低閾値を下回ると、このツェナーダイオード５５はもはや通電しないので、トランジスタ５４はオフになる。この場合、トランジスタ５４のコレクタが補助コンデンサ２５のプラス端子に（抵抗を介して）接続されるため、１に戻される。よって、電子スイッチ５１は制御信号を受信し、第二の通電状態へ切り替える。次に、ＦＥＴトランジスタ１５のゲートＧは、抵抗器５７を介し、補助コンデンサ２５のマイナス端子に直接接続される。

このように、電子スイッチ５１が第二通電状態になる場合、ＪＦＥＴトランジスタ１５、補助コンデンサ２５、電子スイッチ５１および抵抗器５７からなる補助電源回路を有利に構成する。このとき、ゲート制御の回路３０の出力３９を短絡させることにより、ＪＦＥＴトランジスタ１５のゲートＧを補助コンデンサ２５の端子の電圧Ｖ_Rによって決定されるマイナス電位にさせる。電子スイッチ５１は通電状態で漏れ電流が非常に少ないＭＯＳＦＥＴトランジスタであるので、この解決手段によって補助回路の損失を減らすこともでき、非常に長い時間Ｔを得ること、および／または補助コンデンサ２５をより小型化することが可能になる。電源がない場合、電子スイッチ５１は第二の通電状態のままとなる。

しかしながら、電子スイッチ５１が通電状態にあるときに、ゲート制御の回路３０がハイレベル（出力３９はＶｓと等しい）であれば、出力３９、抵抗器５７および補助コンデンサ２５に電流を流せないように、出力３９をゼロにする必要がある。このため、補助制御回路５０はさらにもう一つのバイポーラトランジスタ５３を有し、コレクタはゲート制御の回路３０の入力Ｄ_ISに接続され、エミッタは補助コンデンサ２５のマイナス端子に接続され、またベースは抵抗を介してトランジスタ５４のベースに接続される。

正常動作時は、電圧Ｖｓがあると、ツェナーダイオード５５は通電するので、トランジスタ５３も通電し、ゲート制御の回路３０の入力Ｄ_ISはゼロになる。ツェナーダイオード５５が通電しなくなると、バイポーラトランジスタ５３はオフになるので、ゲート制御の回路３０の入力Ｄ_ISを１の状態にさせて、出力３９の電圧を阻止する。

図７は、補助制御回路５０の第二実施例を示す。この第二実施例はもまた、ＪＦＥＴトランジスタ１５の短絡検知の機能に関する。このため、制御装置は、上記に既に説明した短絡検知モジュール３５を備える。

補助制御回路５０は、さらにバイポーラトランジスタ５８を有し、コレクタはトランジスタ５４のベースに接続され、エミッタは補助コンデンサ２５のマイナス端子に接続され、またベースはモジュール３５の出力３６に接続される。この出力３６はまた、論理和ゲートに送信され、トランジスタ５３のコレクタに加えられる。このように、このモジュール３５が短絡を検知すると、その出力３６は１の状態になり、トランジスタ５８は通電状態に戻り、トランジスタ５４はオフ状態になる。この場合、電子スイッチ５１は第二の通電状態へ切り替わり、ＪＦＥＴトランジスタ１５のゲートＧが、抵抗５７を介して、補助コンデンサ２５のマイナス端子に直接接続される。このように、ＪＦＥＴトランジスタ１５の短絡が検知されると、マイナス電圧をＪＦＥＴトランジスタ１５のゲートＧとソースＳ間に短絡させる。

図５の変形例に関連する、図８に示す第二実施形態の別の変形例によれば、電子スイッチング装置はＰチャネルのＭＯＳＦＥＴトランジスタタイプの第二電子スイッチ５２をも有し、第一電子スイッチ５１が第二の通電状態にあるときに補助電源２５を主電源から断路するよう、プラス端子２８とダイオード２６の間に配置される。その作用は下記の如くである。

−正常動作時は、トランジスタ５４は通電し、第一スイッチ５１はオフ、つまり非通電状態になる。したがって、トランジスタ５７もオフ状態になり、またトランジスタ５９は通電する。この場合、第二電子スイッチ５２は通電状態になり、コンデンサ２１と２５のプラス端子はダイオード２６を介して接続されている。

−これに対して、（例えばツェナーダイオード５５またはトランジスタ５８で）異常がある場合は、トランジスタ５４はオフになり、トランジスタ５４のコレクタが１に戻されているので、第一スイッチ５１は通電状態になる。トランジスタ５７も通電するようになり、トランジスタ５９はオフ状態になる。したがって、第二電子スイッチ５２もオフ状態になるので、プラス端子２８をダイオード２６から断路でき、補助電源を主電源から断路できる。ゆえに、オフ状態のダイオード２６からの漏れ電流のリスクを回避し、補助コンデンサ２５がＪＦＥＴトランジスタ１５をオフ状態に維持できる時間Ｔを長くする。

言うまでもなく、本発明の範囲から逸脱することなく、他の変形や変更または均等手段の使用を想像することができる。

図１は複数のＪＦＥＴ電力用スイッチを使用する従来の可変速駆動装置の構成略図を示す。 図２は、ノーマリオン（ｎｏｒｍａｌｌｙ ＯＮ）タイプの電力用ＪＦＥＴスイッチの公知の制御装置を示す。 図３は、本発明によるＪＦＥＴの電力用スイッチの制御装置の第一実施形態を示す。 図４は第一実施形態による電磁スイッチの補助制御回路の実施例を示す。 図５は、第一実施形態の変形例を示す。 図６は、本発明によるＪＦＥＴの電力用スイッチの制御装置の第二実施形態を示す。 図７は、第二実施形態の変形例を示す。 図８は、第二実施形態の変形例を示す。

符号の説明

１１…スイッチモード電源
１４ａ…サイリスタ
１５…ＪＦＥＴトランジスタ
２１…主コンデンサ
２２…整流ダイオード
２４…制御部
２５…補助コンデンサ
２６…充電ダイオード
２７…抵抗
２８…プラス端子
２９…マイナス端子
３０…主回路
３１…抵抗器
３２…論理和ゲート
３３、３４、３５…異常検知モジュール
４０、５０…補助制御回路
４１、５１…保護用スイッチング装置

Claims (16)

1. ノーマリオンタイプのＪＦＥＴ電力用電子スイッチ１５の制御装置において、上記制御装置は、ＪＦＥＴスイッチ１５のゲートＧを制御するために、主電源１１によって給電されるゲート制御の主回路３０を備えた制御装置であって、
   −二つの位置間で切替可能な保護用スイッチング装置４１、５１と、
   −保護用スイッチング装置４１、５１を制御する補助制御回路４０、５０と、
   −前記主電源によって給電される補助電源であって、保護用スイッチング装置４１、５１の二つの位置のうち一つの位置では、プラス端子がＪＦＥＴスイッチ１５のソースＳに接続され、マイナス端子が上記ゲート制御の主回路３０を介さずにＪＦＥＴスイッチ１５のゲートに接続される補助電源２５とを有することを特徴とする制御装置。
2. ＪＦＥＴ電力用電子スイッチ１５は、炭化ケイ素からなることを特徴とする請求項１に記載の制御装置。
3. 補助電源は、充電ダイオード２６を介して主電源に接続される補助コンデンサ２５であることを特徴とする請求項１に記載の制御装置。
4. 保護用スイッチング装置は、補助制御回路４０の制御コイル４３の作用により二つの位置間にて可動な接点４１を設ける電磁スイッチを備え、前記可動接点４１は、ＪＦＥＴスイッチ１５のゲートＧがゲート制御の主回路３０に接続される第一位置と、ＪＦＥＴスイッチ１５のゲートＧが補助電源２５のマイナス端子に接続される第二位置との間で切替可能であることを特徴とする請求項１に記載の制御装置。
5. 制御コイル４３に電源供給がない場合、電磁スイッチの可動接点４１は第二位置に維持されることを特徴とする請求項４に記載の制御装置。
6. 補助制御回路４０は、主電源の最低電圧閾値を検知する装置４５を備え、その閾値を下回ると電磁スイッチの制御コイル４３は給電されないことを特徴とする請求項５に記載の制御装置。
7. ＪＦＥＴスイッチ１５の短絡を検知する装置３５をさらに備えることを特徴とする請求項６に記載の制御装置。
8. 電磁スイッチはさらに、前記制御コイル４３の作用によって前記二つの位置間にて可動な第二接点４２を備え、第二可動接点４２は、第二位置では補助電源２５が主電源から断路されるように設置されることを特徴とする請求項６または７に記載の制御装置。
9. 電磁スイッチはＭＥＭＳタイプのスイッチであることを特徴とする請求項４〜８の何れかに記載の制御装置。
10. 保護用スイッチング装置は、ＪＦＥＴスイッチ１５のゲートＧと補助電源２５のマイナス端子との間に配置され、ＪＦＥＴスイッチ１５のゲートＧが補助電源２５のマイナス端子に接続されていない第一非通電状態と、ＪＦＥＴスイッチ１５のゲートＧが補助電源２５のマイナス端子に接続されている第二通電状態との間に、補助制御回路５０によって制御される第一電子スイッチ５１を備えることを特徴とする請求項１に記載の制御装置。
11. 補助制御回路５０からの制御信号がない場合、第一電子スイッチ５１が第二の通電状態になることを特徴とする請求項１０に記載の制御装置。
12. 補助制御回路５０は、主電源の最低電圧閾値を検知する装置５５を備え、その閾値を下回ると補助制御回路５０は第一電子スイッチ５１の制御信号を発生しないことを特徴とする請求項１１に記載の制御装置。
13. ＪＦＥＴスイッチ１５の短絡を検知する装置３５をさらに備えることを特徴とする請求項１２に記載の制御装置。
14. 第一電子スイッチ５１はＭＯＳＦＥＴトランジスタであることを特徴とする請求項１０〜１３の何れかに記載の制御装置。
15. スイッチング装置は、第一電子スイッチ５１が第二通電状態の位置にあるとき、補助電源２５を主電源から断路するように設置されたＭＯＳＦＥＴトランジスタタイプの第二電子スイッチ５２を備えることを特徴とする請求項１４に記載の制御装置。
16. 電動機などの電気負荷Ｍに可変電圧を供給するために、複数のノーマリオンタイプのＪＦＥＴ電力用電子スイッチ１５ａ、１５ｂを設けるインバータ部Ｏを備える可変速駆動装置において、可変速駆動装置は前記各電力用電子スイッチごとに上記請求項の何れかに記載の制御装置を備える可変速駆動装置。

Images