JP2008177351A - 電子装置および電子装置の製造方法 - Google Patents

電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP2008177351A
JP2008177351A JP2007009263A JP2007009263A JP2008177351A JP 2008177351 A JP2008177351 A JP 2008177351A JP 2007009263 A JP2007009263 A JP 2007009263A JP 2007009263 A JP2007009263 A JP 2007009263A JP 2008177351 A JP2008177351 A JP 2008177351A
Authority
JP
Japan
Prior art keywords
film
circuit chip
reinforcing layer
conductor pattern
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007009263A
Other languages
English (en)
Inventor
Hiroshi Kobayashi
弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007009263A priority Critical patent/JP2008177351A/ja
Priority to US11/983,868 priority patent/US7851258B2/en
Priority to TW096142824A priority patent/TWI350720B/zh
Priority to EP07121154A priority patent/EP1956873B1/en
Priority to CN200710195965A priority patent/CN100584153C/zh
Priority to KR1020070126916A priority patent/KR100945775B1/ko
Publication of JP2008177351A publication Critical patent/JP2008177351A/ja
Priority to US12/896,998 priority patent/US7960752B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Aerials (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】
ボイドの発生を抑えることで信頼性を向上した電子装置の製造方法等を提供する。
【解決手段】
電子装置１の製造方法において、樹脂材料からなるフィルム１１１上に導体パターン１１１２を形成することによって基体１１を形成するパターン形成工程と、フィルム１１１上の、回路チップが搭載される搭載領域１１ｃおよび裏側の背後領域１１ｄの一方に、フィルム１１１の伸縮を抑える補強層１４を形成する補強工程と、熱硬化接着剤１３ｐを付着させる付着工程と、回路チップ１２を載せる搭載工程と、熱硬化接着剤を加熱する加熱装置２によって回路チップ１２が載せられた基体１１を回路チップ１２側と基体１１側との両側から挟む挟持工程と、加熱装置２によって上記熱硬化接着剤を加熱して硬化させることによって回路チップ１２を導体パターン１１２に固定する加熱工程とを備えた。
【選択図】 図３

Description

本発明は、電子装置および電子装置の製造方法に関し、特にフィルム状の基体に回路チップが搭載された電子装置および電子装置の製造方法に関する。
従来より、プリント配線基板等の基体に回路チップが搭載されてなる電子装置が広く知られている。このような電子装置は、電子機器に内蔵されてこの電子機器を制御したり、あるいは単体として外部機器と情報をやり取りしたりする用途に用いられている。電子装置の一例として、リーダライタに代表される外部機器と、電波によって非接触で情報のやり取りを行う種々のＲＦＩＤ（Ｒａｄｉｏ＿Ｆｒｅｑｕｅｎｃｙ＿ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグが知られている。このＲＦＩＤタグの一種として、ベースシート上に電波通信用の導体パターンとＩＣチップが搭載された構成のものが提案されており、このようなタイプのＲＦＩＤタグについては、物品などに貼り付けられ、その物品に関する情報を外部機器とやり取りすることで物品の識別などを行うという利用形態が考えられている。
ＲＦＩＤタグには、小型軽量化、特に薄型化やフレキシビリティ、そして低コスト化が求められている。これに対応し、ＩＣチップが搭載される基体の材料として、例えば、ポリエチレン‐テレフタラート（ＰＥＴ）等の樹脂材料からなるフィルムを採用したＲＦＩＤタグが提案されている。（例えば、特許文献１参照）。
図１０は、従来技術におけるＲＦＩＤタグを製造する方法を説明する図である。
図１０には、ＲＦＩＤタグを製造するための各工程がパート（ａ）からパート（ｄ）まで順に示されている。
ＲＦＩＤタグを製造するには、まず、図１０のパート（ａ）に示すように、ＰＥＴからなるフィルム９１１にＲＦＩＤタグのアンテナとして機能する導体パターン９１２が形成されてなる基体９１を用意し、この基体９１の上に、加熱によって硬化する熱硬化接着剤９３ｐを付着させる。
次に、図１０のパート（ｂ）に示すように、基体９１の熱硬化接着剤９３ｐが付着した部分にＩＣ９２チップを載せる。ＩＣチップ９２には導体パターン９１２に接続されるバンプ９２１が形成されている。図１０のパート（ｃ）に示すように、ＩＣチップ９２は、バンプ９２１の位置と導体パターン９１２の位置が合うように基体９１に載せられる。
次に、図１０のパート（ｄ）に示すように、ＩＣチップ９２が載せられた基体９１は、基体９１のフィルム９１１の側と、ＩＣチップ９２の側の両側から、加熱装置８によって挟まれる。次に、加熱装置８のうちＩＣチップ９２の側に当接する加熱ヘッド８１によって、熱硬化接着剤９３ｐが加熱されて硬化する。このようにして、ＩＣチップ９２は、バンプ９２１が導体パターン９１２に接触した状態で基体９１に固定され、小型軽量のＲＦＩＤタグが完成する。
特開２００１−１５６１１０号公報
しかしながら、フィルム９１１の材料であるＰＥＴは、ガラス転移点が約６７℃であり、耐熱温度が低いため、熱硬化接着剤９３ｐを硬化する際の加熱によって変形しやすい。
図１１は、図１０のパート（ｄ）の加熱工程における基体の状態を説明する図である。
図１１のパート（ａ）に示すように、ＩＣチップ９２が基体９１に載せられた状態で加熱処理が行われると、基体９１の温度が上昇し、図１１のパート（ｂ）に示すようにフィルム９１１が変形する。硬化中の熱硬化接着剤９３ｐがフィルム９１１の変形に伴い流動すると、熱硬化接着剤９３ｐ中には気泡が発生し、硬化した後もボイド９３１となって残留する。硬化した熱硬化接着剤９３ｐ中のボイドは、ＩＣチップ９２と基体９１との接着力を低下させるため、ＲＦＩＤタグの信頼性を低下させる。
このようなボイドの発生による信頼性低下の問題はＲＦＩＤタグに限らず、フィルム状の基体に回路チップが搭載された電子装置に共通の問題である。
本発明は、上記事情に鑑み、ボイドの発生を抑えることで信頼性を向上した電子装置および電子装置の製造方法を提供することを目的とする。
上記目的を達成する本発明の電子装置の製造方法は、
樹脂材料からなるフィルム上に導体パターンを形成することによって、回路チップが搭載される基体を形成するパターン形成工程と、
上記フィルム上の、上記回路チップが搭載される搭載領域、およびこのフィルムを挟んでこの搭載領域の裏側の背後領域のうち少なくとも一方に、このフィルムの伸縮を抑える補強層を形成する補強工程と、
上記基体の上記導体パターンが形成された側の面に熱硬化接着剤を付着させる付着工程と、
上記導体パターンに接続する上記回路チップを、上記熱硬化接着剤を介して上記基体の搭載領域に載せる搭載工程と、
上記回路チップが載せられた上記基体の、上記回路チップ側に当接する押さえ部と、上記基体側に当接してこの基体を支持する支持部とを有する、上記熱硬化接着剤を加熱する加熱装置によって、上記回路チップが載せられた上記基体を回路チップ側と基体側との両側から挟む挟持工程と、
上記加熱装置によって上記熱硬化接着剤を加熱して硬化させることによって上記回路チップを上記導体パターンに固定する加熱工程とを備えたことを特徴とする。
ここで、搭載領域および背後領域のうち少なくとも一方に補強層を形成するという概念は、補強層が、搭載領域または背後領域をはみ出す広さで形成されることも含む概念である。
本発明の電子装置の製造方法では、加熱装置の押さえ部および支持部によって、回路チップが載せられた基体を両側から挟み熱硬化接着剤を加熱する。基体のフィルムには、このフィルムの伸縮を抑える補強層が形成されているため、フィルムが加熱によって溶融しても変形が抑えられる。したがって、熱硬化接着剤中における、フィルム変形に伴うボイドの発生が抑えられて、電子装置の信頼性が向上する。また、電子装置の製造歩留まりが向上するので、製造コストが低廉化する。
ここで、上記本発明の電子装置の製造方法において、上記補強工程が、上記補強層を上記導体パターンと同じ材料で形成する上記パターン形成工程と一緒に実行される工程であることが好ましい。
補強層を導体パターンと同じ材料で形成し、補強工程をパターン形成工程とを一緒に実行することによって、工程を簡略化しつつ、フィルムの変形を抑える補強層を形成することができる。
また、上記本発明の電子装置の製造方法において、上記補強工程が、上記補強層を上記搭載領域に形成する工程であり、
上記搭載工程が、上記導体パターンに接触する第１の突起と、上記補強層に接触する第２の突起とを有する上記回路チップを上記基体に搭載する工程であることが好ましい。
回路チップが有する第２の突起が補強層に接触する場合には、挟持工程において、回路チップが載せられた基体が加熱装置によって挟まれるとき、回路チップに第２の突起を介して接する補強層によって、フィルムが支持部に押さえられる。したがって、フィルムの変形が確実に抑えられる。
また、上記本発明の電子装置の製造方法において、上記搭載工程が、上記導体パターンに接触する複数の第１の突起を有する上記回路チップを上記基体に搭載する工程であり、
上記補強工程が、上記背面領域に上記補強層を上記複数の第１の突起に対向する各位置に及ぶ広さで形成する工程であることが好ましい。
補強層が、第１の突起に対向する各位置に及ぶ広さで背面領域に形成される場合には、挟持工程において、回路チップが載せられた基体が加熱装置によって挟まれるとき、フィルムが、第１の突起を介して回路チップに接する導体パターンと、補強層とによって挟まれた状態となる。したがって、この場合にもフィルムの変形が確実に抑えられる。
また、上記本発明の電子装置の製造方法において、上記補強工程が、上記補強層を絶縁性の材料で形成する工程であることが好ましい。
補強層が絶縁性の材料で形成されると、導体パターンから放射される電磁波に対する放射妨害や、導体パターンに対し発生する寄生容量の発生が抑えられる。
また、上記目的を達成する本発明の電子装置は、
樹脂材料からなるフィルムと、
上記フィルム上に設けられた導体パターンと、
上記フィルムに搭載され、上記導体パターンに電気的に接続された回路チップと、
上記フィルム上の、上記回路チップが搭載される搭載領域、およびこのフィルムを挟んでこの搭載領域の裏側の背後領域のうち少なくとも一方に形成された、このフィルムの伸縮を抑える補強層とを備えたことを特徴とする。
本発明の電子装置では、フィルムに、このフィルムの伸縮を抑える補強層が形成されているため、製造において加熱装置によって、回路チップが載せられた基体を両側から挟み熱硬化接着剤を加熱する際のフィルムの変形が抑えられる。したがって、本発明の電子装置によれば、熱硬化接着剤中におけるボイドが少ないため、信頼性が向上する。
ここで、上記本発明の電子装置において、上記補強層が、このフィルムのうち導体パターンが形成された側の面上に形成された、この導体パターンと同じ材料からなるものであることが好ましい。
また、上記本発明の電子装置において、上記補強層が上記搭載領域に形成されたものであり、
上記回路チップが、上記導体パターンに接触する第１の突起と、上記補強層に接触する第２の突起とを有するものであることが好ましい。
また、上記本発明の電子装置において、上記回路チップが、上記導体パターンに接触する第１の突起を有し、
上記補強層が、上記基体のうち導体パターンが形成された側とは反対側の面上に、このフィルムが広がる方向における上記第１の突起が接触する位置を含む領域に設けられるものであることが好ましい。
また、上記本発明の電子装置において、上記補強層が、絶縁性の材料からなるものであることが好ましい。
以上説明したように、本発明によれば、ボイドの発生を抑えることで、信頼性が向上した電子装置および電子装置の製造方法が実現する。
以下図面を参照して本発明の実施形態について説明する。
図１および図２は、本発明の第１実施形態であるＲＦＩＤタグを示す斜視図である。図１は、ＲＦＩＤタグ１のＩＣチップが配置された搭載面１１ａを臨む斜視図であり、図２は、搭載面１１ａとは反対側の裏面１１ｂを臨む斜視図である。
図１および図２に示すＲＦＩＤタグ１は、ＰＥＴ材からなるフィルム１１１の上に金属製のアンテナパターン１１２が形成されてなる基体１１と、基体１１に搭載されたＩＣチップ１２と、基体１１とＩＣチップ１２とを接着する熱硬化接着剤１３とで構成されている。ＩＣチップ１２は、基体１１のアンテナパターン１１２が形成された搭載面１１ａの搭載領域１１ｃに搭載されており、アンテナパターン１１２に電気的に接続されている。また、図２に示すように、ＲＦＩＤタグ１のフィルム１１１上には、搭載領域１１ｃ（図１参照）の裏側の背後領域１１ｄに補強層１４が形成されている。本実施形態では、補強層１４は、背後領域１１ｄよりも広い矩形状であり、アンテナパターン１１２と同一の金属材料からなる。
本実施形態のＲＦＩＤタグ１は、図示しないリーダライタと非接触で情報のやり取りを行う電子装置であり、リーダライタが発する電磁場のエネルギーをアンテナパターン１１２で電気エネルギーとして受け取り、その電気エネルギーでＩＣチップ１２が駆動される。アンテナパターン１１２は通信用のアンテナとして機能し、ＩＣチップ１２はアンテナパターン１１２を介した無線通信を実行する。
ここで、ＲＦＩＤタグ１は本発明にいう電子装置の一例に相当し、アンテナパターン１１２は本発明にいう導体パターンの一例に相当し、ＩＣチップ１２は本発明にいう回路チップの一例に相当する。
なお、本願技術分野における当業者間では、本願明細書で使用する「ＲＦＩＤタグ」のことを、「ＲＦＩＤタグ」用の内部構成部材（インレイ；ｉｎｌａｙ）であるとして「ＲＦＩＤタグ用インレイ」と称する場合もある。あるいは、この「ＲＦＩＤタグ」のことを「無線ＩＣタグ」と称する場合もある。また、この「ＲＦＩＤタグ」には、非接触型ＩＣカードも含まれる。
以下、このＲＦＩＤタグ１の製造方法について説明する。
図３および図４は、図１に示すＲＦＩＤタグの製造工程を示す図である。
図３には、ＲＦＩＤタグ１を製造するための各工程がパート（ａ）からパート（ｆ）まで順に示されており、図４には、図３の工程に続く各工程がパート（ｈ）およびパート（ｉ）まで順に示されている。図の見やすさのため、ＲＦＩＤタグ１の厚み方向の寸法と、ＩＣチップ１２とが図１に示すものよりも誇張して表わされている。
ＲＦＩＤタグ１を製造するには、まず、図３のパート（ａ）からパート（ｄ）に示す導体形成工程で、フィルム１１１の搭載面１１ａ上にアンテナパターン１１２を形成する。この導体形成工程では、搭載面１１ａの反対側の裏面１１ｂに、補強層１４を形成する。より詳細には、導体形成工程では、まず、図３のパート（ａ）に示すように、フィルム１１１の両面に銅からなる金属層１１２ｐ，１４ｐを形成し、この金属層１１２ｐ，１４ｐのうち、搭載面１１ａ側の金属層１１２ｐの上に、アンテナパターンに応じた形状のアンテナレジスト層１１５を形成する。次に、図３のパート（ｂ）に示すように、裏面１１ｂ側の金属層１４ｐの上に補強層の形状に応じた形状の補強レジスト層１１６を形成する。次に、金属層１１２ｐ，１４ｐに対しエッチング処理を行い、図３のパート（ｃ）に示すように、アンテナパターン１１２および補強層１４を形成する。次に、アンテナレジスト層１１５および補強レジスト層１１６を除去する。これによって、図３のパート（ｄ）に示すように、フィルム１１１上にアンテナパターン１１２および補強層１４が形成された基体１１が得られる。後述する工程では、ＩＣチップ１２が、この基体１１のうち、アンテナパターン１１２が形成された搭載面１１ａの搭載領域１１ｃに搭載されることとなる。また、補強層１４は、フィルム１１１の伸縮を抑えるものであり、フィルム１１１を挟んで搭載領域１１ｃの裏側の背後領域１１ｄに形成されている。本実施形態では、補強層１４が背後領域１１ｄよりも広く形成されている。
ここで、図３のパート（ａ）からパート（ｄ）に示す導体形成工程が、本発明にいうパターン形成工程および補強工程のそれぞれ一例に相当し、この導体形成工程では、パターン形成工程および補強工程に相当する工程が同時に実施されている。
次に、図３のパート（ｅ）に示す付着工程で、基体１１の上に液状の熱硬化接着剤１３ｐを付着させる。熱硬化接着剤１３ｐは、基体１１の搭載面１１ａのうちの、ＩＣチップ１２が搭載される搭載領域１１ｃ（パート（ｄ）参照）およびその周辺に塗布される。
次に、図３のパート（ｆ）およびパート（ｇ）に示す搭載工程で、搭載領域１１ｃにＩＣチップ１２を載せる。ＩＣチップ１２は、フリップチップ技術によって基体１１に載せられる。すなわち、ＩＣチップ１２は、回路が形成された面１２ａを基体１１に向けた姿勢で熱硬化接着剤１３ｐを介して基体１１に載せられる。ＩＣチップ１２の回路が形成された面１２ａにはアンテナパターン１１２に接続されるバンプ１２１が形成されている。図２のパート（ｆ）に示すように、ＩＣチップ１２は、バンプ１２１の位置とアンテナパターン１１２の位置を合わせた状態で基体１１に載せられる。
次に、図２のパート（ｈ）に示す挟持工程で、ＩＣチップ１２が載せられた基体１１を、ＩＣチップ１２側と基体１１側との両側から、加熱装置２によって挟む。加熱装置２は、ＩＣチップ１２に当接する加熱ヘッド２１と、基体１１に当接し、ＩＣチップ１２が載せられた基体１１を支える加熱ステージ２２とを有している。加熱ステージ２２は、より詳細には、基体１１の裏面１１ｂに設けられた補強層１４に当接する。また、加熱ヘッド２１は、図示しないヒータを内蔵している。図４のパート（ｈ）に示す挟持工程によって、バンプ１２１がアンテナパターン１１２に確実に接触した状態となる。
また、本実施形態における補強層１４は、背後領域１１ｄ（図３のパート（ｄ）参照）よりも広く形成されており、したがって、バンプ１２１に対向する位置に及ぶ広さを有している。このため、図４のパート（ｈ）に示す挟持工程では、フィルム１１１が、バンプ１２１を介してＩＣチップ１２に接するアンテナパターン１１２と、バンプ１２１に対向する位置に形成された補強層１４とによって挟まれた状態となる。
次に、図４のパート（ｉ）に示す加熱工程で、加熱ヘッド２１を発熱させ、熱硬化接着剤１３ｐを加熱して硬化させる。ＩＣチップ１２は、熱硬化接着剤１３ｐが硬化することによって、バンプ１２１がアンテナパターン１１２に接触した状態で基体１１に固定される。フィルム１１１上の、ＩＣチップ１２が搭載される搭載領域１１ｃの裏側の背後領域１１ｄには、フィルム１１１の伸縮を抑える補強層１４が形成されているため、加熱によってフィルム１１１が溶融してもフィルム１１１の変形が抑えられる。さらに、フィルム１１１が、バンプ１２１を介してＩＣチップ１２に接するアンテナパターン１１２と、バンプ１２１に対向する位置に形成された補強層１４とによって挟まれているため、フィルム１１１の伸縮がさらに抑えられる。この結果、熱硬化接着剤１３ｐ中で、フィルム変形に伴うボイドの発生が抑えられる。
図４のパート（ｉ）の加熱工程が終了すると、ＲＦＩＤタグ１（図１参照）が完成する。
加熱装置２が本発明にいう電子装置の製造装置の一例に相当し、加熱ヘッド２１が本発明にいう押さえ部の一例と加熱部の一例を組み合わせたものに相当し、加熱ステージ２２が本発明にいう支持部の一例に相当する。
続いて、上述した実施形態とは補強層の材料が異なる、本発明の第２の実施形態について説明する。以下に説明する第２実施形態では、第１実施形態の説明で参照した図を流用し、これまで説明してきた実施形態との相違点について主に説明する。
第２実施形態のＲＦＩＤタグは、図１および図２に示す第１実施形態のＲＦＩＤタグ１と同一外観を有しているので、以下、第２実施形態のＲＦＩＤタグは、図１および図２を流用して説明する。第２実施形態のＲＦＩＤタグは、第１実施形態のＲＦＩＤタグと異なり、補強層１４が絶縁性材料で形成されている。このため、第２実施形態のＲＦＩＤタグは、アンテナパターン１１２からの電磁波の放射が妨げられない。なお、補強層１４の材料としては、セラミックスや樹脂を採用することができる。
図５は、本発明の第２実施形態のＲＦＩＤタグを製造する製造工程を示す図である。
第２実施形態のＲＦＩＤタグを製造する製造工程は、図３に示す第１実施形態の製造工程に対し、図３のパート（ａ）からパート（ｄ）に示す導体形成工程でアンテナパターン１１２のみを形成し、補強層１４は形成しない点が異なる。第２実施形態のＲＦＩＤタグを製造する製造工程では、アンテナパターン１１２を形成した後、図５のパート（ａ）に示すように、絶縁材料からなる薄板１４ｐに接着剤１５を付与し、次に、図５のパート（ｂ）に示すように、薄板１４ｐをフィルム１１１の裏面側に取り付け、治具２４で挟んで接着することにより補強層１４を形成する。この後は、図３のパート（ｅ）および図４に示す工程と同じ工程を実施することによって、第２実施形態のＲＦＩＤタグが得られる。図５のパートに示す、薄板１４ｐを取り付ける工程が、本発明にいう補強工程の一例に相当する。
続いて、上述した実施形態とは補強層の形成位置が異なる、本発明の第３の実施形態について説明する。以下に説明する第３実施形態では、第１実施形態と同一の構成には同一の符号を付し、また、第１実施形態の説明で参照した図を流用し、これまで説明してきた実施形態との相違点について主に説明する。
図６は、本発明の第３実施形態のＲＦＩＤタグを製造する製造工程を示す図である。
図６には、第３実施形態のＲＦＩＤタグを製造するための各工程がパート（ａ）からパート（ｅ）まで順に示されている。
第３実施形態のＲＦＩＤタグは、図１に示す第１実施形態のＲＦＩＤタグ１とほぼ同一外観を有している。ただし、第３実施形態のＲＦＩＤタグは、第１実施形態のＲＦＩＤタグと異なり、補強層が背後領域１１ｄ（図２参照）ではなく、搭載領域１１ｃに形成されている。
第３実施形態のＲＦＩＤタグを製造するには、まず、図６のパート（ａ）に示す導体形成工程で、フィルム１１１の搭載面１１ａ上に同一の銅からなるアンテナパターン１１２と補強層４３とを同時に形成する。
図７は、図６のパート（ａ）に示す導体形成工程で形成された基体を示す平面図である。
図７に示すように、基体４１には、フィルム１１１の搭載面１１ａ上にアンテナパターン１１２と補強層４３とが形成されている。補強層４３は、ＩＣチップ１２が載せられる搭載領域４１ｃに十字形に形成される。
図６に戻って説明を続けると、次に、図６のパート（ｂ）に示す付着工程で、基体１１の搭載領域１１ｃおよびその周辺に熱硬化接着剤１３ｐを付着させ、次に図６のパート（ｂ）およびパート（ｃ）に示す搭載工程で、基体４１の搭載領域１１ｃにＩＣチップ４２を載せる。ＩＣチップ４２は、回路が形成された面１２ａに形成された、アンテナパターン１１２に接続するバンプ１２１の他に、補強層４３に接触するダミーバンプ４２２が形成されている。補強層４３およびダミーバンプ４２２は、電気的な機能を有していないが、例えば、電気的なフローティング状態を避けるため、ＩＣチップ４２のグランド電位に接続されていてもよい。
次に、図６のパート（ｅ）に示す挟持工程で、ＩＣチップ４２が載せられた基体４１を、ＩＣチップ４２側と基体４１側との両側から加熱装置２によって挟む。フィルム１１１は、ダミーバンプ４２２を介してＩＣチップ４２に接する補強層４３と、加熱ステージ２２とによって挟まれた状態となる。
次に、図６のパート（ｆ）に示す加熱工程で、加熱ヘッド２１を発熱させ、熱硬化接着剤１３ｐを加熱して硬化させる。ＩＣチップ４２は、熱硬化接着剤１３ｐが硬化することによって、バンプ１２１がアンテナパターン１１２に接触した状態で基体４１に固定される。
フィルム１１１上の搭載領域１１ｃには補強層４３が形成されているため、フィルム１１１の伸縮が抑えられる。したがって、加熱によってフィルム１１１が溶融してもフィルム１１１の変形が抑えられる。さらに、フィルム１１１が、ダミーバンプ４２２を介してＩＣチップ４２に接する補強層４３と、加熱ステージ２２とによって挟まれているため、フィルム１１１の伸縮がより効果的に抑えられる。この結果、熱硬化接着剤１３ｐ中で、フィルム変形に伴うボイドの発生が抑えられる。
以上、第３の実施形態について説明したが、続いて、第３の実施形態とは、アンテナパターンおよび補強層４３の形状および配置が異なる、第３の実施形態の変形例について説明する。
図８および図９は、本発明の第３実施形態のＲＦＩＤタグにおける変形例を示す平面図である。
図８および図９には、ＲＦＩＤタグからＩＣチップが除去された、基体４１が示されている。図８には、図７の場合と同様に、アンテナパターン１１２が２本形成された場合の７つの例が、パート（ａ）からパート（ｇ）までにそれぞれ示されている。また、図９には、アンテナパターンが４本形成された場合の５つの例が、パート（ａ）からパート（ｅ）までにそれぞれ示されている。
図８のパート（ａ）に示す補強層４３ａは、Ｈ字形であり、パート（ｂ）に示す補強層４３ｂは、円形であり、パート（ｃ）に示す補強層４３ｃは、アンテナパターン１１２が延びる方向と平行に延びる２本の直線であり、パート（ｄ）およびパート（ｇ）に示す補強層４３ｄ，４３ｇは、アンテナパターン１１２が延びる方向と垂直な直線であり、パート（ｅ）に示す補強層４３ｅは、Ｘ字形であり、パート（ｆ）に示す補強層４３ｆは、アンテナパターン１１２が延びる方向と平行に延びる３本の直線である。
また、図９のパート（ａ）およびパート（ｄ）に示す補強層４３ｈ，４３ｋは、十字形であり、パート（ｂ）に示す補強層４３ｉは、６角形であり、パート（ｃ）に示す補強層４３ｊは矩形であり、パート（ｅ）に示す補強層４３ｍは円形である。
補強層４３ａ〜４３ｍは、搭載領域１１ｃに形成されているが、図８のパート（ｇ）および図９のパート（ｅ）に示すように、搭載領域１１ｃをはみ出して形成されたものであってもよい。
尚、上述した実施形態では、ＲＦＩＤタグを製造する方法および加熱装置の例を説明したが、本発明は、フィルム状の基体に回路チップが搭載された電子装置の製造方法であればＲＦＩＤタグを対象とするものに限られない。本発明は、例えば、極薄型のＩＣカードの製造方法や、基体としてのフレキシブル印刷回路（ＦＰＣ）に熱硬化接着剤によって回路チップを固定したプリント回路基板装置の製造方法等にも適用される。
また、上述した実施形態では、ＲＦＩＤタグの基部を構成するフィルムは、ＰＥＴ材からなるものとして説明したが、本発明が対象とする電子装置のフィルムはこれに限らず、ポリエステル材、ポリオレフィン材、ポリカーボネート材、アクリル系材料などから選択された材料で構成されてもよい。
上述した実施形態では、加熱ヘッドが本発明にいう押さえ部と加熱部との組合わせに相当し、加熱ステージが発熱しないものとして説明したが、本発明はこれに限られるものではなく、支持部と加熱部とが組合わされていてもよく、また、加熱部が、押さえ部および支持部とは別個の部分として設けられたものであってもよい。
以下、本発明の種々の形態について付記する。
（付記１）
樹脂材料からなるフィルム上に導体パターンを形成することによって、回路チップが搭載される基体を形成するパターン形成工程と、
前記フィルム上の、前記回路チップが搭載される搭載領域、および該フィルムを挟んで該搭載領域の裏側の背後領域のうち少なくとも一方に、該フィルムの伸縮を抑える補強層を形成する補強工程と、
前記基体の前記導体パターンが形成された側の面に熱硬化接着剤を付着させる付着工程と、
前記導体パターンに接続する前記回路チップを、前記熱硬化接着剤を介して前記基体の搭載領域に載せる搭載工程と、
前記回路チップが載せられた前記基体の、前記回路チップ側に当接する押さえ部と、前記基体側に当接して該基体を支持する支持部とを有する、前記熱硬化接着剤を加熱する加熱装置によって、前記回路チップが載せられた前記基体を回路チップ側と基体側との両側から挟む挟持工程と、
前記加熱装置によって前記熱硬化接着剤を加熱して硬化させることによって前記回路チップを前記導体パターンに固定する加熱工程とを備えたことを特徴とする電子装置の製造方法。
（付記２）
前記補強工程が、前記補強層を前記導体パターンと同じ材料で形成する前記パターン形成工程と一緒に実行される工程であることを特徴とする付記１記載の電子装置の製造方法。
（付記３）
前記補強工程が、前記補強層を前記搭載領域に形成する工程であり、
前記搭載工程が、前記導体パターンに接触する第１の突起と、前記補強層に接触する第２の突起とを有する前記回路チップを前記基体に搭載する工程であることを特徴とする付記２記載の電子装置の製造方法。
（付記４）
前記搭載工程が、前記導体パターンに接触する複数の第１の突起を有する前記回路チップを前記基体に搭載する工程であり、
前記補強工程が、前記背面領域に前記補強層を前記複数の第１の突起に対向する各位置に及ぶ広さで形成する工程であることを特徴とする付記１記載の電子装置の製造方法。
（付記５）
前記補強工程が、前記補強層を絶縁性の材料で形成する工程であることを特徴とする付記４記載の電子装置の製造方法。
（付記６）
前記電子装置が、前記導体パターンを通信用のアンテナとして機能させるとともに、前記回路チップによって該導体パターンを介した無線通信を行うＲＦＩＤタグであることを特徴とする付記１記載の電子装置の製造方法。
（付記７）
樹脂材料からなるフィルムと、
前記フィルム上に設けられた導体パターンと、
前記フィルムに搭載され、前記導体パターンに電気的に接続された回路チップと、
前記フィルム上の、前記回路チップが搭載される搭載領域、および該フィルムを挟んで該搭載領域の裏側の背後領域のうち少なくとも一方に形成された、該フィルムの伸縮を抑える補強層とを備えたことを特徴とする電子装置。
（付記８）
前記補強層が、該フィルムのうち導体パターンが形成された側の面上に形成された、該導体パターンと同じ材料からなるものであることを特徴とする付記７記載の電子装置。
（付記９）
前記補強層が前記搭載領域に形成されたものであり、
前記回路チップが、前記導体パターンに接触する第１の突起と、前記補強層に接触する第２の突起とを有するものであることを特徴とする付記８記載の電子装置。
（付記１０）
前記回路チップが、前記導体パターンに接触する第１の突起を有し、
前記補強層が、前記基体のうち導体パターンが形成された側とは反対側の面上に、該フィルムが広がる方向における前記第１の突起が接触する位置を含む領域に設けられるものであることを特徴とする付記７記載の電子装置。
（付記１１）
前記補強層が、絶縁性の材料からなるものであることを特徴とする付記１０記載の電子装置。
（付記１２）
前記導体パターンが、通信用のアンテナとして機能するものであり、
前記回路チップが前記導体パターンを介した無線通信を行うものであることを特徴とする付記７記載の電子装置。
本発明の第１実施形態であるＲＦＩＤタグのＩＣチップが配置された搭載面を臨む示す斜視図である。 本発明の第１実施形態であるＲＦＩＤタグの裏面を臨む示す斜視図である。 図１に示すＲＦＩＤタグの製造工程を示す図である。 図３の工程に続く製造工程を示す図である。 本発明の第２実施形態のＲＦＩＤタグを製造する製造工程を示す図である。 本発明の第３実施形態のＲＦＩＤタグを製造する製造工程を示す図である。 図６のパート（ａ）に示す導体形成工程で形成された基体を示す平面図である。 本発明の第３実施形態のＲＦＩＤタグにおける変形例を示す平面図である。 本発明の第３実施形態のＲＦＩＤタグにおける別の変形例を示す平面図である。 従来技術におけるＲＦＩＤタグを製造する方法を説明する図である。 図１０の加熱工程における基体の状態を説明する図である。
符号の説明
１ ＲＦＩＤタグ（電子装置）
２ 加熱装置（製造装置）
１１，４１ 基体
１１ａ 搭載面
１１ｂ 裏面
１１ｃ，４１ｃ 搭載領域
１１ｄ 背後領域
１１１ フィルム
１１２ アンテナパターン（導体パターン）
１２，４２ ＩＣチップ（回路チップ）
１２１ バンプ（第１の突起）
４２２ ダミーバンプ（第２の突起）
１３ｐ 熱硬化接着剤
１４，４３，４３ａ〜４３ｍ 補強層
２ 加熱装置（電子装置の製造装置）
２１ 加熱ヘッド（加熱部、押さえ部）
２２ 加熱ステージ（支持部）

Claims (10)

  1. 樹脂材料からなるフィルム上に導体パターンを形成することによって、回路チップが搭載される基体を形成するパターン形成工程と、
    前記フィルム上の、前記回路チップが搭載される搭載領域、および該フィルムを挟んで該搭載領域の裏側の背後領域のうち少なくとも一方に、該フィルムの伸縮を抑える補強層を形成する補強工程と、
    前記基体の前記導体パターンが形成された側の面に熱硬化接着剤を付着させる付着工程と、
    前記導体パターンに接続する前記回路チップを、前記熱硬化接着剤を介して前記基体の搭載領域に載せる搭載工程と、
    前記回路チップが載せられた前記基体の、前記回路チップ側に当接する押さえ部と、前記基体側に当接して該基体を支持する支持部とを有する、前記熱硬化接着剤を加熱する加熱装置によって、前記回路チップが載せられた前記基体を回路チップ側と基体側との両側から挟む挟持工程と、
    前記加熱装置によって前記熱硬化接着剤を加熱して硬化させることによって前記回路チップを前記導体パターンに固定する加熱工程とを備えたことを特徴とする電子装置の製造方法。
  2. 前記補強工程が、前記補強層を前記導体パターンと同じ材料で形成する前記パターン形成工程と一緒に実行される工程であることを特徴とする請求項１記載の電子装置の製造方法。
  3. 前記補強工程が、前記補強層を前記搭載領域に形成する工程であり、
    前記搭載工程が、前記導体パターンに接触する第１の突起と、前記補強層に接触する第２の突起とを有する前記回路チップを前記基体に搭載する工程であることを特徴とする請求項２記載の電子装置の製造方法。
  4. 前記搭載工程が、前記導体パターンに接触する複数の第１の突起を有する前記回路チップを前記基体に搭載する工程であり、
    前記補強工程が、前記背面領域に前記補強層を前記複数の第１の突起に対向する各位置に及ぶ広さで形成する工程であることを特徴とする請求項１記載の電子装置の製造方法。
  5. 前記補強工程が、前記補強層を絶縁性の材料で形成する工程であることを特徴とする請求項４記載の電子装置の製造方法。
  6. 樹脂材料からなるフィルムと、
    前記フィルム上に設けられた導体パターンと、
    前記フィルムに搭載され、前記導体パターンに電気的に接続された回路チップと、
    前記フィルム上の、前記回路チップが搭載される搭載領域、および該フィルムを挟んで該搭載領域の裏側の背後領域のうち少なくとも一方に形成された、該フィルムの伸縮を抑える補強層とを備えたことを特徴とする電子装置。
  7. 前記補強層が、該フィルムのうち導体パターンが形成された側の面上に形成された、該導体パターンと同じ材料からなるものであることを特徴とする請求項６記載の電子装置。
  8. 前記補強層が前記搭載領域に形成されたものであり、
    前記回路チップが、前記導体パターンに接触する第１の突起と、前記補強層に接触する第２の突起とを有するものであることを特徴とする請求項７記載の電子装置。
  9. 前記回路チップが、前記導体パターンに接触する第１の突起を有し、
    前記補強層が、前記基体のうち導体パターンが形成された側とは反対側の面上に、該フィルムが広がる方向における前記第１の突起が接触する位置を含む領域に設けられるものであることを特徴とする請求項６記載の電子装置。
  10. 前記補強層が、絶縁性の材料からなるものであることを特徴とする請求項９記載の電子装置。
JP2007009263A 2007-01-18 2007-01-18 電子装置および電子装置の製造方法 Pending JP2008177351A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007009263A JP2008177351A (ja) 2007-01-18 2007-01-18 電子装置および電子装置の製造方法
US11/983,868 US7851258B2 (en) 2007-01-18 2007-11-13 Method of manufacturing an RFID tag
TW096142824A TWI350720B (en) 2007-01-18 2007-11-13 Electronic device and method of manufacturing the same
EP07121154A EP1956873B1 (en) 2007-01-18 2007-11-20 RFID tag and method of manufacturing the same
CN200710195965A CN100584153C (zh) 2007-01-18 2007-12-07 电子器件及其制造方法
KR1020070126916A KR100945775B1 (ko) 2007-01-18 2007-12-07 전자 장치 및 전자 장치의 제조 방법
US12/896,998 US7960752B2 (en) 2007-01-18 2010-10-04 RFID tag

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007009263A JP2008177351A (ja) 2007-01-18 2007-01-18 電子装置および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008177351A true JP2008177351A (ja) 2008-07-31

Family

ID=39387341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009263A Pending JP2008177351A (ja) 2007-01-18 2007-01-18 電子装置および電子装置の製造方法

Country Status (6)

Country Link
US (2) US7851258B2 (ja)
EP (1) EP1956873B1 (ja)
JP (1) JP2008177351A (ja)
KR (1) KR100945775B1 (ja)
CN (1) CN100584153C (ja)
TW (1) TWI350720B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
JP2011133997A (ja) * 2009-12-22 2011-07-07 Sony Corp 非接触通信媒体の製造方法及びその製造装置
EP2416633A1 (de) * 2010-08-04 2012-02-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren ur Festlegung und/oder Einbettung eines elektronischen Bauteils sowie Kleber zur Verwendung in einem derartigen Verfahren
TWI440177B (zh) * 2011-03-21 2014-06-01 Richtek Technology Corp 具有表面防護之雙極性接面電晶體及其製造方法
GB2502312A (en) 2012-05-24 2013-11-27 Ibm Logic gates using persistent spin helices
JP6284717B2 (ja) * 2013-05-16 2018-02-28 太陽誘電株式会社 電子部品、及び電子部品の製造方法
CN204650569U (zh) * 2014-04-22 2015-09-16 株式会社村田制作所 无线通信标签
US20160346993A1 (en) * 2015-05-28 2016-12-01 Nxp B.V. Method for assembling an rfid device
CN109315067B (zh) * 2016-07-04 2019-12-24 株式会社铃木 转印方法以及安装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992683A (ja) * 1995-09-25 1997-04-04 Fujitsu Ltd 半導体装置
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003023035A (ja) * 2001-07-05 2003-01-24 Sharp Corp 半導体装置
JP2004022703A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2004119474A (ja) * 2002-09-24 2004-04-15 Nec Kansai Ltd 半導体装置
JP2004241747A (ja) * 2002-12-13 2004-08-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004356144A (ja) * 2003-05-27 2004-12-16 Fujikura Ltd 部品実装フレキシブル回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172041A (ja) 1995-12-21 1997-06-30 Sumitomo Metal Mining Co Ltd Ｔａｂ用テープ、およびこれを用いたｔａｂテープと、ｔａｂテープの製造方法
EP1043767A4 (en) * 1998-10-30 2001-12-05 Seiko Epson Corp SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC DEVICE
JP3613098B2 (ja) * 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
EP1256982A1 (fr) 2001-05-11 2002-11-13 Valtronic S.A. Module électronique et son procede d'assemblage
US6665193B1 (en) * 2002-07-09 2003-12-16 Amerasia International Technology, Inc. Electronic circuit construction, as for a wireless RF tag
JP4278039B2 (ja) 2003-06-11 2009-06-10 共同印刷株式会社 非接触ｉｃカード、インレットシート及び非接触ｉｃカードの製造方法
TWI236110B (en) 2004-06-25 2005-07-11 Advanced Semiconductor Eng Flip chip on leadframe package and method for manufacturing the same
JP2006260205A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd Ｒｆｉｄタグ、モジュール部品、およびｒｆｉｄタグ製造方法
JP4768379B2 (ja) * 2005-09-28 2011-09-07 富士通株式会社 Ｒｆｉｄタグ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992683A (ja) * 1995-09-25 1997-04-04 Fujitsu Ltd 半導体装置
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003023035A (ja) * 2001-07-05 2003-01-24 Sharp Corp 半導体装置
JP2004022703A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2004119474A (ja) * 2002-09-24 2004-04-15 Nec Kansai Ltd 半導体装置
JP2004241747A (ja) * 2002-12-13 2004-08-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004356144A (ja) * 2003-05-27 2004-12-16 Fujikura Ltd 部品実装フレキシブル回路基板

Also Published As

Publication number Publication date
EP1956873B1 (en) 2011-05-18
CN100584153C (zh) 2010-01-20
US20080173997A1 (en) 2008-07-24
US20110025507A1 (en) 2011-02-03
EP1956873A2 (en) 2008-08-13
TWI350720B (en) 2011-10-11
KR100945775B1 (ko) 2010-03-08
KR20080068531A (ko) 2008-07-23
US7851258B2 (en) 2010-12-14
EP1956873A3 (en) 2009-10-07
CN101227798A (zh) 2008-07-23
TW200835414A (en) 2008-08-16
US7960752B2 (en) 2011-06-14

Similar Documents

Publication Publication Date Title
JP2008177351A (ja) 電子装置および電子装置の製造方法
JP4855849B2 (ja) Ｒｆｉｄタグの製造方法、およびｒｆｉｄタグ
JP2008009881A (ja) Ｒｆｉｄタグ製造方法およびｒｆｉｄタグ
JP2009037413A (ja) 無線ｉｃデバイス
JP4860494B2 (ja) 電子装置の製造方法
JP2006260205A (ja) Ｒｆｉｄタグ、モジュール部品、およびｒｆｉｄタグ製造方法
JP2008177350A (ja) 電子装置の製造方法および製造装置
JP5029026B2 (ja) 電子装置の製造方法
JP2005123464A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP3753984B2 (ja) 非接触通信機器用モジュール及びその製造方法
JP2006140359A (ja) インターポーザの接合方法及び、このインターポーザの接合方法を利用して作製した電子部品
US8299925B2 (en) RFID tag and manufacturing method thereof
JP2005354110A (ja) 非接触通信機器用モジュール、ｉｃカード、非接触通信機器用モジュールの製造方法
JP3827014B2 (ja) 電磁波読み取り可能なデータキャリア
JP2023124487A (ja) Ｒｆｉｄインレイの製造方法及びｒｆｉｄインレイ
JP2008287483A (ja) 非接触型ｉｃタグ
JP2009140087A (ja) 情報記録媒体及びその製造方法
JP2007220978A (ja) Ｉｃチップ保持体及びｉｃチップの接合方法
JP2005108259A5 (ja)
JP2003036423A (ja) 小型両面回路の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122