JP2004119474A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004119474A
JP2004119474A JP2002277460A JP2002277460A JP2004119474A JP 2004119474 A JP2004119474 A JP 2004119474A JP 2002277460 A JP2002277460 A JP 2002277460A JP 2002277460 A JP2002277460 A JP 2002277460A JP 2004119474 A JP2004119474 A JP 2004119474A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
wiring film
semiconductor
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002277460A
Other languages
English (en)
Inventor
Takao Sato
佐藤 尊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2002277460A priority Critical patent/JP2004119474A/ja
Publication of JP2004119474A publication Critical patent/JP2004119474A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】薄い配線フィルムに半導体ペレットを熱圧着した半導体装置では、熱圧着時に配線フィルムが熱膨張し、半導体ペレットに配線フィルムが接触又は近接することがあり、半導体ペレットと配線フィルム間を樹脂系接着材で完全に接着することができなかった。
【解決手段】耐熱性絶縁フィルム16上に導電パターン17を形成した配線フィルム15と一主面に多数の突起電極14を形成した半導体ペレット12を対向させ、導電パターン17の要部と半導体ペレット12の突起電極14とを熱圧着により電気的に接続し、配線フィルム15と半導体ペレット12の対向面間を樹脂21にて接着した半導体装置において、
上記配線フィルム15と半導体ペレット12の対向領域の中央部に配線フィルム15と半導体ペレット12の間隔を保つスペーサ20を配置したことを特徴とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は可撓性を有する耐熱性配線フィルム上に半導体ペレットをフリップチップ接続したCOF(Chip On Film)半導体装置に関する。
【0002】
【従来の技術】
可搬型の電子回路装置、例えば携帯電話やノート型パーソナルコンピュータは小型化、薄型化して可搬性を良好にしている。そのためこれらの電子回路装置に用いられる電子部品、例えば半導体装置も小型、薄型化の要求を満たすため種々のパッケージが採用されている。
【0003】
薄型化に適した半導体装置の一例を図7に示す。図において、1は半導体ペレットで、内部に多数の半導体素子(図示せず)が形成された半導体基板2の一主面にその周縁部に沿って多数の突起電極3を形成している。4は配線基板で、可撓性を有し耐熱性を有する樹脂を用いた絶縁基板5上に導電パターン6を形成し、絶縁基板5上を被覆したレジスト膜7の要部を窓明けして導電パターン6の一部を露呈させ、この露呈部に所要のめっき(図示せず)をしてパッド電極8を形成している。上記突起電極3とパッド電極8は重合され熱圧着されて電気的に接続されている。9は半導体ペレット1と配線基板4の対向面間に供給されて両者を接着した樹脂系接着材で、半導体ペレット1表面の配線層や電極重合部を外部の腐食性ガスから保護している。
【0004】
この半導体装置を製造する装置の一例を図8から説明する。図において、10は半導体ペレット1を支持する支持テーブルで、内部にヒータ(図示せず)が組み込まれている。この支持テーブル10の支持面10a上の定位置に突起電極3を上にして半導体ペレット1が載置され、載置して所定時間後に半導体ペレット1の電極形成面が所定温度となるように支持面10aの温度設定される。例えば、半導体ペレット1を支持面10a上に供給して1〜2秒後に半導体ペレット1の電極形成面の温度が200〜300℃となるように支持面10aの温度は400〜500℃に設定される。4Aは数百〜数千の多数の配線基板4をテープ状に連接したテープ状配線基板で、一対のリール(図示せず)に巻回され、リール間の中間部が前記支持テーブル10上に対向配置されている。支持テーブル10とテープ状配線基板4Aは相対的に近接離隔し、必要に応じて水平動して互いの平面視位置をずらせるようにしている。11は支持面10aの半導体ペレット1を供給する定位置上方に配置されて上下動し、テープ状配線基板4Aのパッド電極8と半導体ペレット1の突起電極3の重合部を加熱加圧するボンディングツールで、内部にヒータ(図示せず)が組み込まれ、テープ状配線基板4Aを構成する絶縁基板5の軟化温度を考慮して加圧面11aの温度が例えば200〜300℃に設定される。この製造装置を用い、支持テーブル10、ボンディングツール11の温度を所定温度に設定した状態で支持テーブル10上に半導体ペレット1を位置決め配置する。そしてテープ状配線基板4Aを降下させてパッド電極8を半導体ペレット1の突起電極3と重合させ、さらにボンディングツール11を降下させる。
【0005】
半導体ペレット1を支持面10a上に供給して1〜2秒後にボンディングツール11でテープ状配線基板4Aを加圧し電極重合部を加熱、加圧して熱圧着する。
【0006】
ボンディング作業を終了し、ボンディングツール11とテープ状配線基板4Aを上昇させると支持テーブル10上の半導体ペレット1はテープ状配線基板4Aに一体化されて支持テーブル10上から除去される。次に、新しい半導体ペレット1を支持テーブル10上に供給し、テープ状配線基板4Aを1ピッチずらして、上記動作を繰返し、ボンディング作業を継続する。
【0007】
図7に示す構造の半導体装置は、図示省略するが導電パターン6を絶縁基板5の周縁部に延在させ、この周縁部で外部の電子回路と電気接続するものの他、絶縁基板5の他の面に導電ランドを形成してスルーホールを介して導電パターンと導電ランドとを電気的に接続し、導電ランドにボール状の電極を形成して、このボール電極により外部接続するものなどがある。また図示例では配線基板4は単層構造で説明したが、多層構造のものもあり、半導体ペレット1の他、種々の電子部品をマウントして内部接続しモジュール化したものもある。
【0008】
ところで、この種半導体装置は小型化の制約があることから、半導体ペレット1は外径寸法を大きくすることができない。一方、半導体ペレットの高集積化や多機能化により電極数が増大するが、外形寸法の制約から、電極の外形寸法、配列間隔が決定され、例えば外形寸法が1.5×15mmで、電極数が400を超える細長い矩形状の半導体ペレットでは、電極の外径寸法は例えば一辺長さが50〜100μm、配列間隔は70〜135μmに設定され単列又は多列配置される。またこの種半導体装置の厚みは半導体ペレット1と配線基板4の厚みの和で決定されるため、より一層の薄型化を図るには、半導体ペレット1または配線基板4の一方あるいは両方を薄型化すればよい。例えば配線基板4の絶縁基板5の厚みを200μmから25μmとするだけで175μm薄くすることができる。このように薄い絶縁基板、即ち絶縁フィルムからなる配線フィルムを用いた半導体装置はCOF半導体装置と称される。
【0009】
ところでこのように薄い配線基板4は絶縁基板5の成形時に生じた撓みや局所的な収縮膨張が残留するとテープ状配線基板4Aが全体的に湾曲変形し半導体ペレット1の突起電極3と配線基板4のパッド電極8の位置決めが正確にできないという問題があった。このような問題を解決するものとして、特許文献1には平坦板上に接着シートを介して配線基板を貼りつけ、平坦なプレス用基板で配線基板を平坦板上に加圧し配線基板を平坦にすることが開示されている。これにより半導体ペレットと配線基板の位置決めを正確にできる。
【0010】
しかしながら特許文献1に開示された技術は、薄い配線基板を予め平坦板に固定し、この配線基板に半導体ペレットを接続するものであるため、連続したテープ状の配線基板4Aには適用困難であった。
【0011】
また配線基板4に張力をかけて平面性を保つようにしても、絶縁基板5の厚みが半導体ペレット1の突起電極3の高さと同程度あるいは突起電極3の高さより薄くなると、半導体ペレット1とボンディングツール11から供給される熱が絶縁基板5を短時間で貫通して絶縁基板5を電極重合部だけでなく半導体ペレット1と対向する対向面全面を軟化させ平面性を保つことが困難となり、図9に示すように配線基板4の内面が伸びて半導体ペレット1に近接又は密着し、外面4bに凹部4cが形成されるという問題があった。
【0012】
このようにして半導体ペレット1と配線基板4の対向面間の間隔が狭められると樹脂系接着材9の注入がうまくできず未充填や接着材9中にボイドを生じるという問題があった。
【0013】
一方、接着材9の未充填やボイドの問題を解消するものとして、特許文献2が知られている。これは配線基板のパッド電極で囲まれる領域内にソルダレジストによる突起を形成し、突起で囲まれる領域内に供給した樹脂系接着材を半導体ペレットで押圧して全方向に均等に押し広げることにより未充填やボイドを解消するようにしたものである。
【0014】
【特許文献1】
特開平11−219985号公報(第3頁〜第4頁、図1〜図5)
【特許文献2】
特開2001−237257号公報(段落番号0025〜0031、図4)
【0015】
【発明が解決しようとする課題】
しかしながら特許文献2は配線基板が十分厚く、予め配線基板上に供給した樹脂系接着材を半導体ペレットで押し広げるもので、配線基板が薄く一体化された半導体ペレットと配線基板の間に樹脂系接着材を供給するものではパッド電極で囲まれる領域内でパッド電極に沿って突起電極を形成したとしても薄い配線基板が伸びて半導体ペレットに近接又は接触するという課題が特許文献1にはなく、樹脂系接着材の未充填やボイドの問題を解決することができなかった。
【0016】
特に半導体ペレット1が、短辺が短く長辺が近接した細長い矩形状で、長辺に沿って多数の突起電極が配列されたものを薄い配線基板に接続する場合、加圧された電極重合部によって配線基板の一部が固定されて拘束され、この拘束領域内で伸びた絶縁基板5が半導体ペレット1に近接または接触すると半導体ペレット1と配線基板4の間隔が一定せず、その結果、半導体べレット1と配線基板4の間に供給した樹脂系接着材9が対向面間全面に行き渡らず、接着材9中にボイドが形成されると耐湿性が劣化し半導体装置の信頼性が低下するという問題があった。
【0017】
【課題を解決するための手段】
本発明は上記課題の解決を目的として提案されたもので、一主面に多数の突起電極を形成した半導体ペレットと絶縁フィルム上に導電パターンを形成した配線フィルムとを対向させ、前記突起電極と導電パターンの要部とを重合させて熱圧着し、半導体ペレットと配線フィルムとを樹脂系接着材にて接着した半導体装置において、上記半導体ペレットと配線フィルムの対向領域の中央部に半導体ペレットと配線フィルムとを離隔させるスペーサを配置したことを特徴とする半導体装置を提供する。
【0018】
【発明の実施の形態】
本発明による半導体装置は、配線フィルムと半導体ペレットの対向領域の中央部に配線フィルムと半導体ペレットの間隔を保つスペーサを配置したことを特徴とするが、
【0019】
突起電極とほぼ同じ寸法形状のスペーサを島状に形成することができる。
【0020】
また配線フィルム上に島状の導電パターンを形成しこの導電ランドをスペーサとすることでができ、さらにこの導電ランドを耐熱性熱硬化性樹脂を被覆しても良い。
【0021】
【実施例】
以下に本発明の実施例を図1及び図2から説明する。図において、12は半導体ペレットで、内部に多数の半導体素子(図示せず)が形成された半導体基板13の一主面の周縁部に沿って多数の突起電極14が形成されている。15は配線フィルムで、可撓性を有し耐熱性を有する樹脂、例えばポリイミド樹脂を用いた絶縁フィルム16上に所定パターンの導電パターン17を形成し、絶縁フィルム16上を被覆したレジスト膜18の要部を窓明けして導電パターン17の一部を露呈させ、この露呈部に所要のめっき(図示せず)をしてパッド電極19を形成している。20は本発明の特徴部分であるスペーサで、図示例では、突起電極14と同様に同一材料、同一形状に形成され、図2に示すように多数の突起電極14(パッド電極19)で囲まれる領域の中央に、3個分散して配置されている。半導体ペレット12の突起電極14と配線フィルム15のパッド電極19は重合され熱圧着され、スペーサ20は先端がレジスト膜18に近接または圧接されている。21は半導体ペレット12と配線フィルム15の対向面間に供給されて両者を接着した樹脂系接着材で、半導体ペレット12表面の配線層や電極重合部を外部の腐食性ガスから保護する。図示例では半導体ペレット12は細長い矩形状で、突起電極14はペレット周縁に沿って形成され、一方の長辺側では多数の突起電極(パッド電極)が間隔をおいて配列され、他の長辺側では突起電極(パッド電極)より多数の突起電極(パッド電極)が互いに近接し必要に応じて千鳥状に配列されている。
【0022】
この半導体装置は図3に示す製造装置を用いて半導体ペレット12と配線フィルム15を接続し製造される。図において図8と同一部分には同一符号を付し重複する説明を省略する。ここでは下記数値の半導体ペレット12及び配線フィルム15を使用する。半導体ペレット12は外形寸法が2×15×0.5mm、突起電極14は平面形状が45×70μmの矩形状、高さが20μmで、半導体ペレット12の周縁に沿って多数個配列され、一方の長辺側に約400個の突起電極14が70μm間隔で、図示例では1列で示すが千鳥状に2列に配列され、他の長辺側には約100個の突起電極が配列されている。この多数の突起電極14で囲まれる領域の中央部に図示例では3個のスペーサ20が配列されている。このスペーサ20は突起電極14と同一材料、同一形状で突起電極14と同時に形成される。配線フィルム15Aはポリイミド樹脂などの可撓性、耐熱性を有する樹脂製で、巾が35mm、厚さ25μmで長尺のテープ状に加工され、導電パターン17は厚みが15μmで、パッド電極19部分には厚さ0.2μmの錫めっき処理されている。配線フィルム15Aはリール(図示せず)に巻回され、半導体ペレット12はその長径を配線フィルム15の巾方向にして、配線フィルム15の長手方向に約5mm間隔で載置される。
【0023】
上記半導体ペレット12を図3に示す装置の支持テーブル10上に突起電極14を上に向けて位置決め載置し、ヒータ(図示せず)により半導体ペレット12を数秒間加熱して、突起電極14を所定の温度、例えば280℃まで温度上昇させる。支持テーブル10上に半導体ペレット12を供給すると直ちに、図4に示すように配線フィルム15を半導体ペレット12上に位置決めし、突起電極14とパッド電極19を重合させ、さらにボンディングツール11で配線フィルム15の上面を押圧し、突起電極14とパッド電極19の重合部を、突起電極1個当たり加圧力30gで約1秒加圧して、突起電極14とパッド電極19とを熱圧着する。
【0024】
一般的なポリイミド樹脂は約350℃の高温に耐えるが、250℃程度から軟化しさらに加圧力が加えられると加圧部分が変形する。そのため突起電極14とパッド電極19の重合部分は図5に示すように、パッド電極19(導電パターン17)を絶縁フィルム16内に陥没させる。この陥没深さは上記条件で2〜5μmとなる。このとき突起電極14自身圧縮され、重合部の外径寸法が45×70μmから48×75μmに膨大し、高さは20μmから15μmに短縮する。一方、突起電極14は半導体ペレット12の周縁部に沿って形成され、特に長辺側には多数個互いに近接して形成されているため、配線フィルム15上の突起電極14で囲まれた領域は半導体ペレット12によって拘束される。この状態で配線フィルム15は電極重合部が加熱されるだけでなく、半導体ペレット12と対向する部分も輻射熱により加熱され熱膨張する。このようにして配線フィルム15の半導体ペレット12により拘束された環状領域が輻射熱により加熱され熱膨張すると、伸びたフィルム表面は半導体ペレット12に近接する。
【0025】
配線フィルム15の巾方向に配列された突起電極の配列長さを約14mm、長辺に沿って配列された突起電極14の間隔を約1.5mmとし、ポリイミド樹脂のテープの長手方向及び巾方向の熱膨張係数を26ppm/℃とし、半導体ペレット12の加熱温度と室温との差を250℃とすると、絶縁フィルム16はその巾方向に約90μm、長手方向に約10μm伸びる。半導体ペレット12と配線フィルム15の間隔は、加圧前は突起電極14の高さ20μmと導電パターン17の厚み15μmを加算した35μmであったものが、加圧後は、突起電極14が15μmに短縮し、電極重合部が2〜5μm陥没するため、導電パターン17の厚みが変わらないとしても、半導体ペレット12と配線フィルム15の間隔は25〜28μmとなり、加圧前の間隔から7〜10μm近接する。仮に配線フィルム15の表面を平坦に保って配線フィルム15表面長さが90μm伸びると、配線フィルム15の表面は半導体ペレット12側へ45μm突出する。この突出量は上記半導体ペレット12と配線フィルム15の加圧後の間隔25〜28μmを超え、配線フィルム15は半導体ペレット12に密着する。実際には配線フィルム15は両端が固定された状態で熱膨張すると表面は褶曲変形し沿面長さが長くなるため、配線フィルム15と半導体ペレット12の間隔は全領域で前記加圧後の間隔を超えることはないが、配線フィルム15の一部が半導体ペレット12に近接したり接触するのを防止することはできない。一方、配線フィルム15の長手方向の膨張長さは約10μmとなるが、半導体ペレット12と配線フィルム15の加圧後の間隔25〜28μmより小さいため、重大な問題とはならない。
【0026】
本発明では電極重合部で囲まれる領域の中央部にスペーサ20を複数配置したことにより、前記領域の中央部での半導体ペレット12と配線フィルム15の間隔を電極重合部位置の間隔とほぼ同じ間隔に保つことができ、配線フィルム15の褶曲変形する表面を半導体ペレット12の表面から離隔させることができる。また電極14、19を熱圧着により重合した後、半導体ペレット12を支持テーブル10から持上げて冷却すると、電極重合部で囲まれ熱膨張した領域内は熱収縮するが、スペーサ20部分で半導体ペレット12と配線フィルム15は離隔しているため、スペーサ20部分を基準として配線フィルム15は熱収縮し、配線フィルム15表面で歪みを生じることなく半導体ペレット12と配線フィルム15の間隔を保つことができる。そのため半導体ペレット12と配線フィルム15の間に樹脂系接着材21を注入する間隙が確保でき、テープ状配線基板15Aを所定の寸法形状に切断して図1に示すように未充填やボイドのない半導体装置を製造できる。
【0027】
この半導体装置は樹脂系接着材21に未充填がなく耐湿性が良好である。また薄い配線フィルム15を用いることかできるため小型で薄い半導体装置を実現することできる。
【0028】
図6は本発明の他の実施例を示す。図において、図1と同一物には同一符号を付し重複する説明を省略する。この半導体装置は、突起電極14を有する半導体ペレット12と薄い配線フィルム15とを対向させ、突起電極14とパッド電極19とを重合し熱圧着し、さらに半導体ペレット12と配線フィルム15の間に樹脂系接着材21を注入して一体化したもので、半導体ペレット12に形成したスペーサ20に代わるスペーサ22を配線フィルム15に形成した点で図1半導体装置と相異する。このスペーサ22の高さはパッド電極19の厚みより高く、突起電極14の厚みとパッド電極19の厚みを加算した厚みより低く設定される。
【0029】
このスペーサ22は配線フィルム15が熱膨張し褶曲変形したとき、配線フィルム15表面の褶曲面より先に半導体ペレット12と接触し、配線フィルム15表面が半導体ペレット12と直接接触しないようにしている。このスペーサ22はソルダレジストなどの耐熱性樹脂により形成することができるが、導電パターン17の一部を島状に形成した導電ランドを利用することかでき、さらには導電パターン17の一部に熱硬化性樹脂を塗布して多層に形成することもできる。
【0030】
本発明は薄い配線フィルムを用いた半導体装置に有効で、半導体ペレットの突起電極の高さが絶縁フィルムの厚さの0.3〜1.0で、配線フィルムの熱膨張の影響が半導体ペレットに及ぶ虞のある半導体装置に好適である。
【0031】
尚、本発明は上記実施例にのみ限定されるものではなく、半導体ペレット12の形状は細長い矩形状だけでなく、短辺と長辺の長さの差が小さい矩形状または方形の半導体ペレットにも適用できる。また耐湿性をより一層向上するため、突起電極を除くペレット表面を保護膜で被覆した半導体ペレットを用いることかできる。
【0032】
【発明の効果】
以上のように本発明によれば薄い配線フィルムに半導体ペレットを熱圧着した半導体装置の半導体べレットと配線フィルムの間隔を保つことができ、半導体ペレットと配線フィルム間にボイドを形成することなく樹脂系接着材で接着し一体化できるため、耐湿性が良好で信頼性の高い半導体装置を実現できる。
【図面の簡単な説明】
【図1】本発明による半導体装置の実施例を示す側断面図
【図2】図1半導体装置の製造中間構体を示す一部断面平面図
【図3】図1半導体装置の製造工程を示す側断面図
【図4】図1半導体装置の製造工程での要部拡大側断面図
【図5】突起電極とパッド電極の重合部分を示す要部拡大側断面図
【図6】本発明の他の実施例を示す側断面図
【図7】配線基板と半導体ペレットとを一体化した半導体装置の一例を示す側断面図
【図8】図7半導体装置の製造装置を示す側断面図
【図9】薄い配線基板を用いた半導体装置の課題を示す側断面図
【符号の説明】
12 半導体ペレット
13 半導体基板
14 突起電極
14a 突起電極
14b 突起電極
15 配線フィルム
16 絶縁フィルム
17 導電パターン
18 レジスト膜
19 パッド電極
20 スペーサ
21 樹脂系接着材
22 スペーサ

Claims (5)

  1. 一主面に多数の突起電極を形成した半導体ペレットと絶縁フィルム上に導電パターンを形成した配線フィルムとを対向させ、前記突起電極と導電パターンの要部とを重合させて熱圧着し、半導体ペレットと配線フィルムとを樹脂系接着材にて接着した半導体装置において、
    上記半導体ペレットと配線フィルムの対向領域の中央部に半導体ペレットと配線フィルムとを離隔させるスペーサを配置したことを特徴とする半導体装置。
  2. スペーサが島状に配置されたことを特徴とする請求項1に記載の半導体装置。
  3. スペーサが突起電極とほぼ同じ寸法形状であることを特徴とする請求項2に記載の半導体装置。
  4. 配線フィルム上の導電ランドの一部をスペーサとしたことを特徴とする請求項2に記載の半導体装置。
  5. 配線フィルム上に被着した熱硬化性樹脂によりスペーサを形成したことを特徴とする請求項2に記載の半導体装置。
JP2002277460A 2002-09-24 2002-09-24 半導体装置 Pending JP2004119474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002277460A JP2004119474A (ja) 2002-09-24 2002-09-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002277460A JP2004119474A (ja) 2002-09-24 2002-09-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2004119474A true JP2004119474A (ja) 2004-04-15

Family

ID=32273051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002277460A Pending JP2004119474A (ja) 2002-09-24 2002-09-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2004119474A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177351A (ja) * 2007-01-18 2008-07-31 Fujitsu Ltd 電子装置および電子装置の製造方法
US7420282B2 (en) 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
JP2009192796A (ja) * 2008-02-14 2009-08-27 Seiko Instruments Inc 液晶表示装置
JP2012073233A (ja) * 2010-08-31 2012-04-12 Mitsumi Electric Co Ltd センサ装置及び半導体センサ素子の実装方法
JP5589836B2 (ja) * 2008-03-26 2014-09-17 日本電気株式会社 半導体装置およびその製造方法
JP2016096232A (ja) * 2014-11-14 2016-05-26 ローム株式会社 半導体集積回路装置およびその製造方法、および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420282B2 (en) 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
JP2008177351A (ja) * 2007-01-18 2008-07-31 Fujitsu Ltd 電子装置および電子装置の製造方法
JP2009192796A (ja) * 2008-02-14 2009-08-27 Seiko Instruments Inc 液晶表示装置
JP5589836B2 (ja) * 2008-03-26 2014-09-17 日本電気株式会社 半導体装置およびその製造方法
JP2012073233A (ja) * 2010-08-31 2012-04-12 Mitsumi Electric Co Ltd センサ装置及び半導体センサ素子の実装方法
JP2016096232A (ja) * 2014-11-14 2016-05-26 ローム株式会社 半導体集積回路装置およびその製造方法、および電子機器

Similar Documents

Publication Publication Date Title
KR100475618B1 (ko) 반도체 장치
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3876953B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP2004281460A (ja) 補強板貼り付け装置および貼り付け方法
WO2001006558A1 (fr) Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
JP4438558B2 (ja) Rfidタグの製造方法
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
JP2006196728A (ja) 電子部品、電気光学装置、及び電子機器
JP2004119474A (ja) 半導体装置
JP4179736B2 (ja) 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法
JP2002261421A (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2008177352A (ja) 電子装置の製造方法
JPH10303249A (ja) 半導体装置
JP2004119650A (ja) 半導体装置
JP2005302901A (ja) 半導体装置および半導体装置の製造方法
JP2004140384A (ja) プリント配線基板の接続方法
JP2002341786A (ja) プリント配線基板、及びこれを用いる平面表示装置の製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP2000150580A (ja) 半導体素子実装装置および半導体素子実装方法
JP4342577B2 (ja) 半導体チップの実装構造
JP3844079B2 (ja) 半導体装置の製造方法
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法