JP2008166905A - カレントミラー回路 - Google Patents
カレントミラー回路 Download PDFInfo
- Publication number
- JP2008166905A JP2008166905A JP2006351119A JP2006351119A JP2008166905A JP 2008166905 A JP2008166905 A JP 2008166905A JP 2006351119 A JP2006351119 A JP 2006351119A JP 2006351119 A JP2006351119 A JP 2006351119A JP 2008166905 A JP2008166905 A JP 2008166905A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- base
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】カレントミラー回路の精度を向上する。
【解決手段】ベース・コレクタ間が短絡されたトランジスタQ1と、トランジスタQ1のベースにベースが接続されたトランジスタQ2とを含み、トランジスタQ1のコレクタにゲートが接続され、ソースが第1および第2トランジスタのベースに接続され、ドレインが電源に接続されたMOS型の補償トランジスタを有する。これによって、トランジスタQ1に流れる電流に応じた電流をトランジスタQ2に流すが、補償トランジスタQ5には、ベース電流が不要となる。
【選択図】図5
【解決手段】ベース・コレクタ間が短絡されたトランジスタQ1と、トランジスタQ1のベースにベースが接続されたトランジスタQ2とを含み、トランジスタQ1のコレクタにゲートが接続され、ソースが第1および第2トランジスタのベースに接続され、ドレインが電源に接続されたMOS型の補償トランジスタを有する。これによって、トランジスタQ1に流れる電流に応じた電流をトランジスタQ2に流すが、補償トランジスタQ5には、ベース電流が不要となる。
【選択図】図5
Description
ベース・コレクタ間が短絡された第1トランジスタと、第1トランジスタのベースにベースが接続された第2トランジスタと、を含み、第1トランジスタに流れる電流に応じた電流を第2トランジスタに流すカレントミラー回路に関する。
従来より、半導体集積回路においては、多数のカレントミラー回路が用いられており、図1、図2、図3、図4のようなカレントミラー回路が知られている。
図1はNPN−トランジスタを用いる回路を示しており、図1(a)は、最も基本的なカレントミラー回路の構成を示している。
トランジスタQ1のコレクタは、電流源Iを介し正電源に接続されており、エミッタはグランドに接続されている。また、トランジスタQ2のコレクタは、負荷Mを介し正電源に接続されており、エミッタはグランドに接続されている。そして、トランジスタQ1,Q2のベース間が直接接続されるとともに、トランジスタQ1のベース・コレクタ間が短絡されている。この図1(a)の構成は基本的なカレントミラー回路であり、電流源Iからの電流IinがトランジスタQ1,Q2のベース電流となり、トランジスタQ1に流れる電流と同一(またはトランジスタQ1,Q2のエミッタ面積の比に応じた大きさ)の電流IoutがトランジスタQ2に流れる。
図1(b)は、ウィルソン型カレントミラー回路を示している。トランジスタQ3,Q4のエミッタとグランドの間に、トランジスタQ1,Q2をそれぞれ配置し、トランジスタQ3のベース・エミッタ間を短絡している。この構成によって、トランジスタQ3,Q4のベース電流がIinから供給され、トランジスタQ1,Q2のベース電流がIoutから供給される。従って、ミラー比が1であれば、ベース電流の影響を排除して、Iin=Ioutにできる。
図1(c)は、変形ウィルソン型カレントミラー回路を示している。この回路では、図1(b)におけるトランジスタQ3を省略し、トランジスタQ4のベースを電流源IとトランジスタQ3のコレクタの間に接続している。これによって、トランジスタQ4のベース電流がIinから供給され、トランジスタQ1,Q2のベース電流がトランジスタQ4から供給されて、ベース電流分を補償することができる。
図1(d)は、図1におけるトランジスタQ1のベース・コレクタ間短絡に代え、補償トランジスタQ5を設けたものである。補償トランジスタQ5は、ベースがトランジスタQ1のコレクタ、コレクタが正電源、エミッタがトランジスタQ1,Q2のベースに接続されている。これによって、補償トランジスタQ5のベース電流が電流Iinから供給されるが、トランジスタQ1,Q2のベース電流は、補償トランジスタQ5から供給されるため、Iinから流れ出るベース電流の量を非常に小さくできる。
図1(e)は、図1(d)の構成に加えて、トランジスタQ1,Q2のベースとグランドを接続する抵抗Rを設けている。この抵抗によって、トランジスタQ1,Q2のベース電位を安定化することができる。
図2には、図1の各トランジスタをPNP型に変更し、電流源I、負荷Mをグランド側に設けたものである。これらの回路によっても、図1の場合と同様の作用のカレントミラー回路を得ることができる。
さらに、図3は、トランジスタをNチャネルMOSトランジスタとした場合のカレントミラー回路、図4は、トランジスタをPチャネルMOSトランジスタとして場合のカレントミラー回路を示している。これらの回路のよっても、同様の電流を流すことができる。
なお、カレントミラー回路については、例えば特許文献1〜3などに開示がある。
図1、2のバイポーラトランジスタで構成したカレントミラー回路では、原理的にベース電流による誤差が必ず生じる。
すなわち、図1(a),2(a)の回路では、トランジスタQ1,Q2のベース電流がIinから流れるため、ミラー比を崩れる。特に、トランジスタのhfeが低いときやミラー比を大きくするときに十分な精度が得られない。図1(b)(c)、図2(b)(c)の回路は、ミラー比が1:1の場合は、非常に良い性能を示す。しかし、トランジスタ間のエミッタ面積比を変更し、ミラー比が1:1以外の場合は、ベース電流が相殺できなくなり、ミラー比が崩れる。
図1(d)(e)、図2(d)(e)方式は、補償トランジスタQ5から、トランジスタQ1,Q2のベース電流を供給できるため、Iinから流出するのは補償トランジスタQ5のベース電流だけでよく、カレントミラーの精度を大幅に向上できる。
しかし、補償トランジスタQ5のコレクタ電流の1/hfeの電流がIinから流れ出るため、これが問題になる場合もある。特に、1つのカレントミラー入力側トランジスタに対し、多数の出力側トランジスタを設ける場合には、補償トランジスタQ5のコレクタ電流が大きくなり、Iinへの影響が大きくなる。
また、図3、4のMOSトランジスタで構成したカレントミラー回路では、ベース電流がなくその補正は不要である。しかし、MOSトランジスタでは、MOSトランジスタ自体のペア性がバイポーラトランジスタ程よくない。従って、同等の性能にするためには、トランジスタサイズを相当大きくする必要があり、集積度悪化のコスト高やサイズ大による周波数特性悪化の問題がある。さらに、MOSトランジスタのしきい値電圧Vgsは、バイポーラトランジスタのしきい値電圧Vbeに対して大きいため、ダイナミックレンジを大きく取れなく、電源電圧の低い回路には適用することが困難である。
本発明は、ベース・コレクタ間が短絡された第1トランジスタと、第1トランジスタのベースにベースが接続された第2トランジスタと、を含み、第1トランジスタに流れる電流に応じた電流を第2トランジスタに流すカレントミラー回路において、第1トランジスタのコレクタにゲートが接続され、ソースが第1および第2トランジスタのベースに接続され、ドレインが電源に接続された補償トランジスタを有し、第1および第2トランジスタをバイポーラトランジスタとし、補償トランジスタをMOS型トランジスタとすることを特徴とする。
また、前記第1および第2トランジスタは、NPN型であり、前記補償トランジスタはNチャネル型であり、前記補償トランジスタのドレインが接続される電源は正電源であることが好適である。
また、前記第1および第2トランジスタは、PNP型であり、前記補償トランジスタはPチャネル型であり、前記補償トランジスタのドレインが接続される電源は負電源であることが好適である。
本発明によれば、補償トランジスタとして、MOS型のトランジスタを用いたため、この補償トランジスタについてのベース電流が不要となり、精度の高いカレントミラー回路を得ることができる。
以下、本発明の実施形態について、図面に基づいて説明する。
図5には、実施形態の構成が示されている。図5(a)のカレントミラー回路は、図1〜4における(d)に対応する構成を有している。
バイポーラNPN型のトランジスタQ1のコレクタは、電流源Iを介し正電源に接続されており、エミッタはグランドに接続されている。また、バイポーラNPN型のトランジスタQ2のコレクタは、負荷Mを介し正電源に接続されており、エミッタはグランドに接続されている。また、これらトランジスタQ1,Q2のベース間が直接接続されている。そして、NチャネルMOS型の補償トランジスタQ5を有しており、この補償トランジスタQ5は、ゲートがトランジスタQ1のコレクタ、ドレインが正電源、ソースがトランジスタQ1,Q2のベースに接続されている。
これによって、トランジスタQ1,Q2のベース電流は、補償トランジスタQ5から供給される。この補償トランジスタQ5は、MOS型トランジスタであり、ベース電流が不要であり、ベース電流によるミラー比の悪化を防止することができる。
一方、電流源Iに流れる電流Iinを流すトランジスタQ1と、これとカレントミラー回路を構成するトランジスタQ2は、いずれもバイポーラトランジスタであり、ペア性をよく、トランジスタQ1,Q2の共通ベースに供給されるベース電流は、設定されたミラー比通りに分配される。トランジスタQ1には、Iinがそのまま流れるため、トランジスタQ2に、このIinにミラー比を乗じた電流Iout流れ、精度の高いカレントミラー回路が得られる。
図5(b)には、図1〜4における(d)に対応する構成を有するカレントミラー回路が示されている。すなわち、トランジスタQ1,Q2の共通ベースとグランドの間に抵抗Rを配置している。このような構成においても、上述の場合と同様に、トランジスタQ2に、トランジスタQ1に流れる電流Iinにミラー比を乗じた電流Ioutを精度よく流すことができる。
ここで、図5の回路の動作を説明する。
まず、電源が立ち上がる前には、トランジスタQ1、Q2、Q3は全てOFFである。電源がONし、電源電圧が立ち上がると、最初に電流源Iからの電流IinがトランジスタQ1のコレクタとトランジスタQ2のゲートに印加される。しかし、トランジスタQ1、Q5は、当初はOFFでありハイインピーダンスであるので、トランジスタQ1のコレクタとトランジスタQ2のゲートは、0Vから上昇し、トランジスタQ1,Q2のVbeとQ5のVgsにバイアスがかかる。
しきい値電圧までQ5のゲートとQ1のコレクタが高くなると補償トランジスタQ5がONして、トランジスタQ1と、トランジスタQ2にベース電流Ibを供給する。補償トランジスタQ5はMOS型トランジスタであり、ベース電流Ibは無く、トランジスタQ1に流れる電流には影響がなく、トランジスタQ1には、電流Iinがそのまま流れる。
なお、図5(b)においては、補償トランジスタQ5からの電流の一部が抵抗Rを介し、グランドに流れるが、全体としての動作は基本的に同一である。
さらに、図6(a)(b)には、図5(a)(b)の回路における、トランジスタQ1,Q2をPNPトランジスタとし、補償トランジスタQ5をPチャネルトランジスタとして構成を示してある。この構成においても、図5(a)(b)と基本的の同様の作用効果が得られる。
図7には、1つのカレントミラー入力側トランジスタおよび補償トランジスタに対し、複数カレントミラー出力側トランジスタを設けた構成を示している。このような構成においても、MOS型の補償トランジスタQ5から十分なベース電流を供給することができ、この際に補償トランジスタQ5においてベース電流は生じない。なお、図6は、カレントミラーを構成するトランジスタとしてNPN型とNチャネル型のトランジスタを用いている。
図8は、図7の構成において、NPN型とNチャネル型のトランジスタに代えて、PNP型とPチャネル型のトランジスタ用いた構成を示している。
このように、本実施形態のカレントミラー回路によれば、次のような効果が得られる。
(i)回路が比較的簡単である。
(ii)MOS型トランジスタは、補償トランジスタQ5のみであり、この補償トランジスタQ5は、トランジスタQ1のコレクタ電流に応じたベース電流をトランジスタQ1、Q2に供給するだけであり、性能についての問題はなく、面積を比較的小さくできる。
(iii)電流源Iの電流Iinを決定することで、電流Ioutは電流Iinに応じて決定される、このため、基本的に温度特性がよい回路となる。
(iv)カレントミラー出力側トランジスタが多数接続されても、補償トランジスタQ5の能力を十分なものにすれば何ら問題はなく、高性能のミラー比を維持することができる。
(i)回路が比較的簡単である。
(ii)MOS型トランジスタは、補償トランジスタQ5のみであり、この補償トランジスタQ5は、トランジスタQ1のコレクタ電流に応じたベース電流をトランジスタQ1、Q2に供給するだけであり、性能についての問題はなく、面積を比較的小さくできる。
(iii)電流源Iの電流Iinを決定することで、電流Ioutは電流Iinに応じて決定される、このため、基本的に温度特性がよい回路となる。
(iv)カレントミラー出力側トランジスタが多数接続されても、補償トランジスタQ5の能力を十分なものにすれば何ら問題はなく、高性能のミラー比を維持することができる。
なお、図1〜図4における(a)〜(e)の各図、および図5および図6の(a)、(b)の各図は、便宜的に共通のグランドおよび正電源に接続しているが、それぞれ別の回路である。
Q1〜Q4 トランジスタ、Q5 補償トランジスタ。
Claims (3)
- ベース・コレクタ間が短絡された第1トランジスタと、第1トランジスタのベースにベースが接続された第2トランジスタと、を含み、第1トランジスタに流れる電流に応じた電流を第2トランジスタに流すカレントミラー回路において、
第1トランジスタのコレクタにゲートが接続され、ソースが第1および第2トランジスタのベースに接続され、ドレインが電源に接続された補償トランジスタを有し、
第1および第2トランジスタをバイポーラトランジスタとし、補償トランジスタをMOS型トランジスタとすることを特徴とするカレントミラー回路。 - 請求項1に記載のカレントミラー回路において、
前記第1および第2トランジスタは、NPN型であり、前記補償トランジスタはNチャネル型であり、前記補償トランジスタのドレインが接続される電源は正電源であることを特徴とするカレントミラー回路。 - 請求項1に記載のカレントミラー回路において、
前記第1および第2トランジスタは、PNP型であり、前記補償トランジスタはPチャネル型であり、前記補償トランジスタのドレインが接続される電源は負電源であることを特徴とするカレントミラー回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351119A JP2008166905A (ja) | 2006-12-27 | 2006-12-27 | カレントミラー回路 |
US12/376,133 US20090315618A1 (en) | 2006-12-27 | 2007-12-17 | Current mirror circuit |
PCT/JP2007/074229 WO2008078591A1 (ja) | 2006-12-27 | 2007-12-17 | カレントミラー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351119A JP2008166905A (ja) | 2006-12-27 | 2006-12-27 | カレントミラー回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166905A true JP2008166905A (ja) | 2008-07-17 |
Family
ID=39562385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006351119A Pending JP2008166905A (ja) | 2006-12-27 | 2006-12-27 | カレントミラー回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090315618A1 (ja) |
JP (1) | JP2008166905A (ja) |
WO (1) | WO2008078591A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9563223B2 (en) | 2015-05-19 | 2017-02-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low-voltage current mirror circuit and method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02290311A (ja) * | 1989-04-29 | 1990-11-30 | Nec Corp | 定電流回路 |
JPH03244207A (ja) * | 1990-02-20 | 1991-10-31 | Precision Monolithics Inc | ベース電流補償を備えた電流ミラー |
JPH11284448A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 差動増幅器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3500322B2 (ja) * | 1999-04-09 | 2004-02-23 | シャープ株式会社 | 定電流駆動装置および定電流駆動半導体集積回路 |
-
2006
- 2006-12-27 JP JP2006351119A patent/JP2008166905A/ja active Pending
-
2007
- 2007-12-17 US US12/376,133 patent/US20090315618A1/en not_active Abandoned
- 2007-12-17 WO PCT/JP2007/074229 patent/WO2008078591A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02290311A (ja) * | 1989-04-29 | 1990-11-30 | Nec Corp | 定電流回路 |
JPH03244207A (ja) * | 1990-02-20 | 1991-10-31 | Precision Monolithics Inc | ベース電流補償を備えた電流ミラー |
JPH11284448A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 差動増幅器 |
Also Published As
Publication number | Publication date |
---|---|
WO2008078591A1 (ja) | 2008-07-03 |
US20090315618A1 (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7737790B1 (en) | Cascode amplifier and method for controlling current of cascode amplifier | |
JP5522818B2 (ja) | 増幅回路 | |
JP4960808B2 (ja) | 半導体温度センサ | |
JP2005134145A (ja) | 温度センサ回路 | |
JP2007195006A (ja) | 過電流検出回路 | |
US7495503B2 (en) | Current biasing circuit | |
JP4658699B2 (ja) | 最大電圧検出回路及び最小電圧検出回路 | |
US7609044B2 (en) | Current generator | |
JP2008252029A (ja) | 半導体装置 | |
KR101551705B1 (ko) | 기준 전압 발생 회로 | |
JP3349047B2 (ja) | 定電圧回路 | |
JPH06180332A (ja) | 電流検出回路 | |
US9727074B1 (en) | Bandgap reference circuit and method therefor | |
JP6666716B2 (ja) | 温度検出回路及びそれを用いた回路装置 | |
JP2008166905A (ja) | カレントミラー回路 | |
US20180059707A1 (en) | Proportional to Absolute Temperature Reference Circuit and a Voltage Reference Circuit | |
JP3644156B2 (ja) | 電流制限回路 | |
JPH05218799A (ja) | インピーダンス乗算器 | |
JP4291658B2 (ja) | カレントミラー回路 | |
US6255868B1 (en) | Buffer circuit and hold circuit | |
WO2021111994A1 (ja) | 基準電圧生成回路 | |
JP5388767B2 (ja) | カレントミラー回路 | |
US8659348B2 (en) | Current mirrors | |
JP2006033523A (ja) | カレントミラー回路 | |
JP2005332364A (ja) | 定電流発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091127 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |