JP2008153600A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2008153600A JP2008153600A JP2006342894A JP2006342894A JP2008153600A JP 2008153600 A JP2008153600 A JP 2008153600A JP 2006342894 A JP2006342894 A JP 2006342894A JP 2006342894 A JP2006342894 A JP 2006342894A JP 2008153600 A JP2008153600 A JP 2008153600A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- semiconductor integrated
- integrated circuit
- circuit device
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】ロジックテスタなどのテスタ能力に依存することなく、半導体集積回路装置に設けられたアナログ部の電気的特性の測定を高精度に、短時間で実現する。
【解決手段】テスタLTにより、半導体集積回路装置に設けられたアナログフロントエンド部2のDCテストが行われると、スイッチ部10の任意のスイッチを介してアナログ回路から出力される測定結果がサンプル/ホールド回路11に入力される。測定結果は、A/D変換部13によってデジタルデータに変換された後、該デジタルデータが期待値判定部14に入力される。期待値判定部14は、入力されたデジタルデータの期待値判定を行い、その判定結果をテスタLTに出力する。
【選択図】図2
【解決手段】テスタLTにより、半導体集積回路装置に設けられたアナログフロントエンド部2のDCテストが行われると、スイッチ部10の任意のスイッチを介してアナログ回路から出力される測定結果がサンプル/ホールド回路11に入力される。測定結果は、A/D変換部13によってデジタルデータに変換された後、該デジタルデータが期待値判定部14に入力される。期待値判定部14は、入力されたデジタルデータの期待値判定を行い、その判定結果をテスタLTに出力する。
【選択図】図2
Description
本発明は、半導体集積回路装置に設けられたアナログ回路のテスティング技術に関し、特に、デジタル/アナログ混載の半導体集積回路装置における電気的特性の測定に有効な技術に関する。
DVD(Digital Versatile Disc)ドライブなどに例示される光ディスク装置に用いられる半導体集積回路装置として、いわゆるアナログフロントエンド処理用などのアナログ部とDSP(Digital Signal Processor)などのデジタル部とが混載されたデジタル/アナログ混載型の半導体集積回路装置が知られている。
この種の半導体集積回路装置では、一般にアナログ部のテストを短時間で行うために、テスト結果のアナログ信号を該半導体集積回路装置に設けられているA/D(Analog/Digital)変換器によってデジタル信号に変換し、そのデジタル信号のテスト結果をロジックテスタに出力している。
そして、ロジックテスタは、半導体集積回路装置から出力されたデジタル信号を再びアナログ信号に変換した後演算処理を行い、期待値判定を行っている。
ところが、上記のような半導体集積回路装置におけるアナログ部のテスティング技術では、次のような問題点があることが本発明者により見い出された。
すなわち、ロジックテスタにおいて、期待値判定を行うために、テスト時間が該ロジックテスタの演算速度に依存してしまうことになり、テスト時間の短縮が困難であるという問題がある。
また、半導体集積回路装置のA/D変換器を用いるので、テスト精度やテスト速度が該A/D変換器の分解能力や取り込み速度などに依存してしまうという問題がある。
本発明の目的は、ロジックテスタなどのテスタ能力に依存することなく、半導体集積回路装置に設けられたアナログ部の電気的特性の測定を高精度に、短時間で実現することのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、アナログ信号の処理を行うアナログ処理部を有した半導体集積回路装置であって、該アナログ処理部のアナログ回路におけるDC特性の測定結果から、ファンクション判定を行い、その判定結果を出力するテスト判定制御部を備えたものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、前記テスト判定制御部が、アナログ回路から出力されたアナログ信号の電圧を保持するサンプル/ホールド部と、測定信号が出力される任意のアナログ回路と該サンプル/ホールド部とを電気的に接続するスイッチング部と、サンプル/ホールド部から出力されるアナログ信号をデジタル信号に変換するA/D変換部と、該A/D変換部から出力されたデジタルデータの期待値判定を行い、その判定結果を任意のテスト結果出力用外部端子に出力する期待値判定部とよりなるものである。
また、本発明は、前記サンプル/ホールド部から出力されたアナログ信号を外部に出力するテスト信号出力用外部端子を備えたものである。
さらに、本発明は、前記アナログ処理部が、光ディスク装置のアナログフロントエンド処理に用いられるアナログフロントエンド部よりなるものである。
また、本発明は、前記半導体集積回路装置が、光ディスク装置のデジタル処理を行うデジタル処理部を備えたものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)半導体集積回路装置におけるアナログ処理部のテスト時間を短縮することができる。
(2)また、半導体集積回路装置のテスト精度を向上させることができる。
(3)さらに、テストでフェイル(Fail)となった半導体集積回路装置の属性を判別することを可能にすることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態による半導体集積回路装置の一例を示すブロック図、図2は、図1の半導体集積回路装置に設けられたアナログテスト判定部の構成例を示すブロック図である。
本実施の形態において、半導体集積回路装置1は、DVDドライブなどに例示される光ディスク装置に用いられる。半導体集積回路装置1は、図1に示すように、アナログ部からなるアナログフロントエンド部2とデジタル処理部となるDSP3とから構成されている。
アナログフロントエンド部2は、光ディスクから読み取った信号から再生信号、およびサーボ信号などのドライブ制御に必要な各種信号を生成する。アナログフロントエンド部2は、インタフェース4、RF(Radio Frequency)系回路5、Wobble/各種検出回路6、サーボ系回路7、APC(Auto Laser Power Control)回路8、ならびにアナログテスト判定部9から構成されている。
インタフェース4は、光ディスク装置に設けられたピックアップPとのインタフェースであり、該ピックアップPから読み出された信号が入力される。ピックアップPは、回転駆動されるDVDディスクなどの光ディスクにレーザ光を照射し、その反射光をフォトダイオードからなる受光部で受光して光学変換して該光ディスクに記憶されている情報を読み出す。
インタフェース4には、RF系回路5、Wobble/各種検出回路6、およびサーボ系回路7がそれぞれ接続されている。また、RF系回路5、Wobble/各種検出回路6、ならびにサーボ系回路7には、後段に設けられたデジタル信号処理を行うDSP3が接続されている。
RF系回路5は、RF帯域の信号から再生信号を生成し、DSP3に該再生信号を出力する。Wobble/各種検出回路6は、Wobble、およびディスクの傷や欠陥、記録部/未記録部などを検出し、その検出結果をDSP3に出力する。
サーボ系回路7は、ピックアップPやレンズの位置を制御するための各種演算を行い、その演算結果をDSP3に出力する。APC回路8は、再生/記録のレーザパワーを検出し、ピックアップPにフィードバックする。
テスト判定制御部として機能するアナログテスト判定部9は、テストバスBtを介して、RF(Radio Frequency)系回路5、Wobble/各種検出回路6、サーボ系回路7、およびAPC回路8にそれぞれ接続されている。
アナログテスト判定部9は、アナログフロントエンド部2のRF系回路5、Wobble/各種検出回路6、サーボ系回路7、およびAPC回路8から出力されたテスト結果を判定し、その判定結果を任意の外部ピンを介してデジタル値(2値)で出力する。
DSP3は、光学ピックアップから読み出されて増幅された読み出し信号を2値(デジタル)化し、その2値化したデータに基づいてPLLクロックを出力するなどのデジタル信号処理を行う。
図2は、アナログテスト判定部9の構成例を示すブロック図である。
アナログテスト判定部9は、スイッチ部10、サンプル/ホールド回路11、バッファ12、A/D変換部13、および期待値判定部14から構成されている。スイッチ部10は複数のスイッチからなり、アナログ部の各機能ブロックから出力されるテスト結果がサンプル/ホールド回路11に入力されるようにスイッチングを行う。スイッチ部10のスイッチは、たとえば、期待値判定部14に設けられたレジスタに格納された設定値に基づいて、導通/非導通の制御が行われる。
サンプル/ホールド部となるサンプル/ホールド回路11は、スイッチ部10の任意のスイッチを介して入力されたテスト結果の信号をサンプリング、およびホールドする。サンプル/ホールド回路11の出力部には、同じくサンプル/ホールド部となるバッファ12が接続されている。バッファ12は、サンプル/ホールド回路11から出力された信号を一時的に格納する。
バッファ12の出力部には、アナログのテスト結果の信号を出力するテスト信号出力用外部端子とA/D変換部13の入力部とがそれぞれ接続されている。このA/D変換部13は、一般的な構成からなり、たとえば、コンパレータ13a、逐次比較レジスタ13b、およびD/A変換器13cからなる。
A/D変換部13は、バッファ12から出力されたアナログのテスト結果をデジタルデータに変換して出力する。A/D変換部13の出力部には、期待値判定部14の入力部が接続されている。期待値判定部14は、入力されたデジタルデータを期待値判定し、その判定結果を任意のテスト結果出力用外部端子を介してテスタLTに出力する。
次に、本実施の形態によるアナログテスト判定部9の動作について説明する。
まず、テスタLTによりアナログフロントエンド部2のDCテストが行われる。
この場合、テスタLTによる主なDCテストとして、たとえば、基準電圧測定、GCAゲイン測定、オフセット調整測定、回路オフセット測定、CRフィルタのFC測定、およびドループ測定などがある。
上述した各測定項目のテストをテスタLTが行う際に、スイッチ部10の任意のスイッチが導通状態となり、アナログフロントエンド部2の該当するアナログ回路から出力される測定結果がサンプル/ホールド回路11に入力される。
続いて、測定結果は、A/D変換部13によってデジタルデータに変換された後、該デジタルデータが期待値判定部14に入力される。期待値判定部14は、入力されたデジタルデータの期待値判定を行い、その判定結果を出力する。
期待値判定部14における各測定項目毎の期待値判定機能について説明する。
基準電圧測定は、出力電圧の絶対値レベルを測定し、アナログ回路の内部基準レベルがスペック内であるかを判定する。GCA(Gain Control Amp)ゲイン測定は、ゲイン可変アンプの各ゲイン設定がスペック内であるかを判定する。この判定は、入力振幅と出力振幅の割り算を行うことにより判定を行う。
オフセット調整測定は、DCレベルのオフセット調整を行う回路のオフセット調整幅がスペック内であるかを判定する。このオフセット調整測定では、アナログ回路で発生する回路オフセット信号を信号パスの出力レベルと内部基準レベルとの差分や、前後のビットの出力レベルの差分を測定することにより判定を行う。
回路オフセット測定は、アナログ部の回路で発生する回路オフセットを信号パスの出力レベルと内部基準レベルとの差分を測定することにより判定する。CRフィルタのFC測定は、静電容量と抵抗とによって構成されたLPF(Low Pass Filter)、HPF(High Pass Filter)のカットオフ周波数fcを時定数τの期間の出力レベル変動を測定することにより、LPF、HPFのカットオフ周波数fcがスペック以内であるかを判定する。
ドループ測定は、アナログ部のサンプル/ホールド回路やトップ(ボトム)ホールド回路などのドループ特性(droop rate)がスペック内であるかを判定する。
そして、期待値判定部14は、各測定項目の判定結果とA/D変換部13から出力されたデジタルデータとをテスタLTに出力する。
期待値判定部14が出力する判定結果としては、判定結果の良否を示す’Pass/Fail’、判定結果がNGの場合に上限のリミットをオーバーしたことを示す’Highリミットオーバー’、判定結果がNGの場合に下限のリミットをオーバーしたことを示す’Lowリミットオーバー’、および不良のカテゴリ分け(性能マージンでNGになったか機能不良などでNGになったか)を示す’値クランプ’などである。
期待値判定部14は、判定結果の良否を示す’Pass/Fail’だけでなく、’Highリミットオーバー’、’Lowリミットオーバー’、および’値クランプ’などによってフェイル(Fail)属性も判定することが可能となる。
また、バッファ12からは、テスト信号出力用外部端子を介してアナログのテスト結果の信号が出力され、期待値判定部14からは、デジタルデータの測定結果が出力されるので、テスタLTにおけるデバッグの効率を向上させることができる。
それにより、本実施の形態によれば、アナログテスト判定部9により期待値判定が行われるので、テスタLTによる期待値判定が不要になり、半導体集積回路装置1のアナログフロントエンド部2のテスト時間を短縮することができる。
また、アナログテスト判定部9によるアナログテストをプローブ検査などの工程に適用することにより、プローバによるアナログのテスト結果の信号の測定を不要とすることができる。これにより、高精度なアナログテストの測定を行うことが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、アナログ処理部を備えた半導体集積回路装置におけるアナログ回路の電気的特性の検査技術に適している。
1 半導体集積回路装置
2 アナログフロントエンド部
3 DSP
4 インタフェース
5 RF系回路
6 Wobble/各種検出回路
7 サーボ系回路
8 APC回路
9 アナログテスト判定部
10 スイッチ部
11 サンプル/ホールド回路
12 バッファ
13 A/D変換部
13a コンパレータ
13b 逐次比較レジスタ
13c D/A変換器
14 期待値判定部
Bt テストバス
P ピックアップ
LT テスタ
2 アナログフロントエンド部
3 DSP
4 インタフェース
5 RF系回路
6 Wobble/各種検出回路
7 サーボ系回路
8 APC回路
9 アナログテスト判定部
10 スイッチ部
11 サンプル/ホールド回路
12 バッファ
13 A/D変換部
13a コンパレータ
13b 逐次比較レジスタ
13c D/A変換器
14 期待値判定部
Bt テストバス
P ピックアップ
LT テスタ
Claims (5)
- アナログ信号の処理を行うアナログ処理部を有した半導体集積回路装置であって、
前記アナログ処理部のアナログ回路におけるDC特性の測定結果から、ファンクション判定を行い、その判定結果を出力するテスト判定制御部を備えたことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記テスト判定制御部は、
前記アナログ回路から出力されたアナログ信号の電圧を保持するサンプル/ホールド部と、
測定信号が出力される任意の前記アナログ回路と前記サンプル/ホールド部とを電気的に接続するスイッチング部と、
前記サンプル/ホールド部から出力されるアナログ信号をデジタル信号に変換するA/D変換部と、
前記A/D変換部から出力されたデジタルデータの期待値判定を行い、その判定結果を任意のテスト結果出力用外部端子に出力する期待値判定部とよりなることを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
前記サンプル/ホールド部から出力されたアナログ信号を外部出力するテスト信号出力用外部端子を備えたことを特徴とする半導体集積回路装置。 - 請求項1〜3のいずれか1項に記載の半導体集積回路装置において、
前記アナログ処理部は、
光ディスク装置のアナログフロントエンド処理に用いられるアナログフロントエンド部であることを特徴とする半導体集積回路装置。 - 請求項4記載の半導体集積回路装置において、
前記半導体集積回路装置は、
前記光ディスク装置のデジタル処理を行うデジタル処理部を備えたことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342894A JP2008153600A (ja) | 2006-12-20 | 2006-12-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342894A JP2008153600A (ja) | 2006-12-20 | 2006-12-20 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008153600A true JP2008153600A (ja) | 2008-07-03 |
Family
ID=39655416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006342894A Pending JP2008153600A (ja) | 2006-12-20 | 2006-12-20 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008153600A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106802388A (zh) * | 2016-12-23 | 2017-06-06 | 北京时代民芯科技有限公司 | 一种数模混合集成电路的测试模块 |
-
2006
- 2006-12-20 JP JP2006342894A patent/JP2008153600A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106802388A (zh) * | 2016-12-23 | 2017-06-06 | 北京时代民芯科技有限公司 | 一种数模混合集成电路的测试模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60108768A (ja) | 半導体ic中のトランジスタの導通状態を試験する方法および装置 | |
JPS58158566A (ja) | 検査装置 | |
KR970076729A (ko) | 기록 매체 구동 장치 및 기록 매체 구동 방법 | |
JP2008153600A (ja) | 半導体集積回路装置 | |
US8228384B2 (en) | Circuit testing apparatus | |
US7545156B2 (en) | Test circuit and test method that includes supplying a current to a plurality of light-receiving elements | |
JP2005063510A (ja) | ディフェクト検出装置 | |
US7466253B2 (en) | Integrated circuit, self-test method for the integrated circuit, and optical disc apparatus including the integrated circuit | |
TWI279979B (en) | Electronic sound volume device and testing method of electronic sound volume | |
JP2009156580A (ja) | 入力容量測定回路 | |
US7307930B2 (en) | Optical disk apparatus | |
KR20060052505A (ko) | 광 디스크 장치 및 광 디스크 평가 방법 | |
JP2001141666A (ja) | 光ディスクの欠陥検査装置 | |
JP2007207314A (ja) | 記録レーザ光制御装置 | |
JP2774516B2 (ja) | ディスク欠陥検出回路 | |
JP2006196136A (ja) | 光学的記録・読書き装置とそれが実行する無線周波信号の品質検査測定方法 | |
JP2003091931A (ja) | 信号再生ブロック | |
JP2005149659A (ja) | ディフェクト検出装置 | |
JP4048519B2 (ja) | ジッタ測定装置 | |
KR100934246B1 (ko) | 광픽업의 틀어짐 검출방법 | |
JP2002009327A (ja) | 受光ic周波数特性選別装置と受光ic周波数特性選別方法 | |
KR980011130A (ko) | 광 픽업(pick up)의 디스크 트랙킹(tracking) 상태 판별장치 | |
JPH11258312A (ja) | 半導体集積回路検査装置とその試験方法 | |
US6445197B1 (en) | Electron beam tester, recording medium therefor and signal data detecting method | |
JP4586608B2 (ja) | 光検出装置及びそのテスト方法 |