JP2008153600A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
JP2008153600A
JP2008153600A JP2006342894A JP2006342894A JP2008153600A JP 2008153600 A JP2008153600 A JP 2008153600A JP 2006342894 A JP2006342894 A JP 2006342894A JP 2006342894 A JP2006342894 A JP 2006342894A JP 2008153600 A JP2008153600 A JP 2008153600A
Authority
JP
Japan
Prior art keywords
analog
semiconductor integrated
integrated circuit
circuit device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006342894A
Other languages
Japanese (ja)
Inventor
Shutaro Ichikawa
修太郎 市川
Hiroshi Ide
博史 井出
Takahito Ito
孝人 伊藤
Hironori Gokan
弘典 後閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006342894A priority Critical patent/JP2008153600A/en
Publication of JP2008153600A publication Critical patent/JP2008153600A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device capable of high-accuracy measurement of electrical characteristics of an analog part provided in a semiconductor integrated circuit device for short time, without having to depend on the tester ability of a logic tester, and the like. <P>SOLUTION: When DC test for an analog front end part 2, provided in the semiconductor integrated circuit device, is performed by a tester LT, the measurement result output from the analog circuit via an optional switch of a switching part 10 is inputted to a sample and hold circuit 11. The measurement result is converted into digital data via an A/D converter 13, then the digital date is inputted to an expected value determining section 14. The expected value determining section 14 determines the input expected value of the digital data, and the determined result is outputted to the tester LT. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体集積回路装置に設けられたアナログ回路のテスティング技術に関し、特に、デジタル／アナログ混載の半導体集積回路装置における電気的特性の測定に有効な技術に関する。   The present invention relates to a technique for testing an analog circuit provided in a semiconductor integrated circuit device, and more particularly to a technique effective for measuring electrical characteristics in a digital / analog mixed semiconductor integrated circuit device.

ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）ドライブなどに例示される光ディスク装置に用いられる半導体集積回路装置として、いわゆるアナログフロントエンド処理用などのアナログ部とＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などのデジタル部とが混載されたデジタル／アナログ混載型の半導体集積回路装置が知られている。   As a semiconductor integrated circuit device used in an optical disk device exemplified by a DVD (Digital Versatile Disc) drive or the like, a digital unit in which an analog unit for so-called analog front-end processing and a digital unit such as a DSP (Digital Signal Processor) are mixedly mounted. / Analog mixed type semiconductor integrated circuit devices are known.

この種の半導体集積回路装置では、一般にアナログ部のテストを短時間で行うために、テスト結果のアナログ信号を該半導体集積回路装置に設けられているＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換器によってデジタル信号に変換し、そのデジタル信号のテスト結果をロジックテスタに出力している。   In this type of semiconductor integrated circuit device, in general, in order to perform a test of an analog portion in a short time, an analog signal of a test result is digitally converted by an A / D (Analog / Digital) converter provided in the semiconductor integrated circuit device. The signal is converted into a signal, and the test result of the digital signal is output to the logic tester.

そして、ロジックテスタは、半導体集積回路装置から出力されたデジタル信号を再びアナログ信号に変換した後演算処理を行い、期待値判定を行っている。   Then, the logic tester converts the digital signal output from the semiconductor integrated circuit device into an analog signal again, performs arithmetic processing, and performs expected value determination.

ところが、上記のような半導体集積回路装置におけるアナログ部のテスティング技術では、次のような問題点があることが本発明者により見い出された。   However, the present inventor has found that the analog part testing technique in the semiconductor integrated circuit device as described above has the following problems.

すなわち、ロジックテスタにおいて、期待値判定を行うために、テスト時間が該ロジックテスタの演算速度に依存してしまうことになり、テスト時間の短縮が困難であるという問題がある。   That is, in order to perform the expected value determination in the logic tester, the test time depends on the calculation speed of the logic tester, and there is a problem that it is difficult to shorten the test time.

また、半導体集積回路装置のＡ／Ｄ変換器を用いるので、テスト精度やテスト速度が該Ａ／Ｄ変換器の分解能力や取り込み速度などに依存してしまうという問題がある。   In addition, since the A / D converter of the semiconductor integrated circuit device is used, there is a problem that the test accuracy and the test speed depend on the resolution capability and the capture speed of the A / D converter.

本発明の目的は、ロジックテスタなどのテスタ能力に依存することなく、半導体集積回路装置に設けられたアナログ部の電気的特性の測定を高精度に、短時間で実現することのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of measuring electrical characteristics of an analog unit provided in a semiconductor integrated circuit device with high accuracy in a short time without depending on tester capability such as a logic tester. There is to do.

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明は、アナログ信号の処理を行うアナログ処理部を有した半導体集積回路装置であって、該アナログ処理部のアナログ回路におけるＤＣ特性の測定結果から、ファンクション判定を行い、その判定結果を出力するテスト判定制御部を備えたものである。   The present invention is a semiconductor integrated circuit device having an analog processing unit for processing an analog signal, and performs function determination from a DC characteristic measurement result in the analog circuit of the analog processing unit, and outputs the determination result A test determination control unit is provided.

また、本願のその他の発明の概要を簡単に示す。   Moreover, the outline | summary of the other invention of this application is shown briefly.

本発明は、前記テスト判定制御部が、アナログ回路から出力されたアナログ信号の電圧を保持するサンプル／ホールド部と、測定信号が出力される任意のアナログ回路と該サンプル／ホールド部とを電気的に接続するスイッチング部と、サンプル／ホールド部から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部から出力されたデジタルデータの期待値判定を行い、その判定結果を任意のテスト結果出力用外部端子に出力する期待値判定部とよりなるものである。   In the present invention, the test determination control unit electrically connects a sample / hold unit that holds a voltage of an analog signal output from an analog circuit, an arbitrary analog circuit that outputs a measurement signal, and the sample / hold unit. A switching unit connected to the A / D converter, an A / D converter that converts an analog signal output from the sample / hold unit into a digital signal, and an expected value determination of the digital data output from the A / D converter, It comprises an expected value determination unit that outputs a determination result to an arbitrary external terminal for test result output.

また、本発明は、前記サンプル／ホールド部から出力されたアナログ信号を外部に出力するテスト信号出力用外部端子を備えたものである。   The present invention further includes a test signal output external terminal for outputting an analog signal output from the sample / hold section to the outside.

さらに、本発明は、前記アナログ処理部が、光ディスク装置のアナログフロントエンド処理に用いられるアナログフロントエンド部よりなるものである。   Further, according to the present invention, the analog processing unit includes an analog front end unit used for analog front end processing of an optical disc apparatus.

また、本発明は、前記半導体集積回路装置が、光ディスク装置のデジタル処理を行うデジタル処理部を備えたものである。   According to the present invention, the semiconductor integrated circuit device includes a digital processing unit that performs digital processing of the optical disk device.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

（１）半導体集積回路装置におけるアナログ処理部のテスト時間を短縮することができる。   (1) The test time of the analog processing unit in the semiconductor integrated circuit device can be shortened.

（２）また、半導体集積回路装置のテスト精度を向上させることができる。   (2) Further, the test accuracy of the semiconductor integrated circuit device can be improved.

（３）さらに、テストでフェイル（Ｆａｉｌ）となった半導体集積回路装置の属性を判別することを可能にすることができる。   (3) Further, it is possible to determine the attribute of the semiconductor integrated circuit device that has failed in the test.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図１は、本発明の一実施の形態による半導体集積回路装置の一例を示すブロック図、図２は、図１の半導体集積回路装置に設けられたアナログテスト判定部の構成例を示すブロック図である。   FIG. 1 is a block diagram showing an example of a semiconductor integrated circuit device according to an embodiment of the present invention. FIG. 2 is a block diagram showing an example of the configuration of an analog test determination unit provided in the semiconductor integrated circuit device of FIG. is there.

本実施の形態において、半導体集積回路装置１は、ＤＶＤドライブなどに例示される光ディスク装置に用いられる。半導体集積回路装置１は、図１に示すように、アナログ部からなるアナログフロントエンド部２とデジタル処理部となるＤＳＰ３とから構成されている。   In the present embodiment, the semiconductor integrated circuit device 1 is used in an optical disk device exemplified by a DVD drive. As shown in FIG. 1, the semiconductor integrated circuit device 1 includes an analog front end unit 2 that is an analog unit and a DSP 3 that is a digital processing unit.

アナログフロントエンド部２は、光ディスクから読み取った信号から再生信号、およびサーボ信号などのドライブ制御に必要な各種信号を生成する。アナログフロントエンド部２は、インタフェース４、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）系回路５、Ｗｏｂｂｌｅ／各種検出回路６、サーボ系回路７、ＡＰＣ（Ａｕｔｏ Ｌａｓｅｒ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路８、ならびにアナログテスト判定部９から構成されている。   The analog front end unit 2 generates various signals necessary for drive control such as a reproduction signal and a servo signal from a signal read from the optical disk. The analog front end unit 2 includes an interface 4, an RF (Radio Frequency) system circuit 5, a wobble / various detection circuit 6, a servo system circuit 7, an APC (Auto Laser Power Control) circuit 8, and an analog test determination unit 9. ing.

インタフェース４は、光ディスク装置に設けられたピックアップＰとのインタフェースであり、該ピックアップＰから読み出された信号が入力される。ピックアップＰは、回転駆動されるＤＶＤディスクなどの光ディスクにレーザ光を照射し、その反射光をフォトダイオードからなる受光部で受光して光学変換して該光ディスクに記憶されている情報を読み出す。   The interface 4 is an interface with a pickup P provided in the optical disc apparatus, and a signal read from the pickup P is input. The pickup P irradiates an optical disk such as a DVD disk that is driven to rotate with a laser beam, receives the reflected light by a light receiving unit made of a photodiode, optically converts it, and reads information stored in the optical disk.

インタフェース４には、ＲＦ系回路５、Ｗｏｂｂｌｅ／各種検出回路６、およびサーボ系回路７がそれぞれ接続されている。また、ＲＦ系回路５、Ｗｏｂｂｌｅ／各種検出回路６、ならびにサーボ系回路７には、後段に設けられたデジタル信号処理を行うＤＳＰ３が接続されている。   An RF system circuit 5, a wobble / various detection circuit 6, and a servo system circuit 7 are connected to the interface 4. The RF system circuit 5, the wobble / various detection circuit 6, and the servo system circuit 7 are connected to a DSP 3 that performs digital signal processing provided in a subsequent stage.

ＲＦ系回路５は、ＲＦ帯域の信号から再生信号を生成し、ＤＳＰ３に該再生信号を出力する。Ｗｏｂｂｌｅ／各種検出回路６は、Ｗｏｂｂｌｅ、およびディスクの傷や欠陥、記録部／未記録部などを検出し、その検出結果をＤＳＰ３に出力する。   The RF circuit 5 generates a reproduction signal from the RF band signal and outputs the reproduction signal to the DSP 3. The wobble / various detection circuit 6 detects wobbles, disc scratches and defects, recorded / unrecorded portions, etc., and outputs the detection results to the DSP 3.

サーボ系回路７は、ピックアップＰやレンズの位置を制御するための各種演算を行い、その演算結果をＤＳＰ３に出力する。ＡＰＣ回路８は、再生／記録のレーザパワーを検出し、ピックアップＰにフィードバックする。   The servo system circuit 7 performs various calculations for controlling the positions of the pickup P and the lens, and outputs the calculation results to the DSP 3. The APC circuit 8 detects the reproduction / recording laser power and feeds it back to the pickup P.

テスト判定制御部として機能するアナログテスト判定部９は、テストバスＢｔを介して、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）系回路５、Ｗｏｂｂｌｅ／各種検出回路６、サーボ系回路７、およびＡＰＣ回路８にそれぞれ接続されている。   The analog test determination unit 9 that functions as a test determination control unit is connected to an RF (Radio Frequency) system circuit 5, a wobble / various detection circuit 6, a servo system circuit 7, and an APC circuit 8 via a test bus Bt. ing.

アナログテスト判定部９は、アナログフロントエンド部２のＲＦ系回路５、Ｗｏｂｂｌｅ／各種検出回路６、サーボ系回路７、およびＡＰＣ回路８から出力されたテスト結果を判定し、その判定結果を任意の外部ピンを介してデジタル値（２値）で出力する。   The analog test determination unit 9 determines the test result output from the RF system circuit 5, the wobble / various detection circuit 6, the servo system circuit 7, and the APC circuit 8 of the analog front end unit 2, and the determination result is arbitrarily determined. A digital value (binary value) is output via an external pin.

ＤＳＰ３は、光学ピックアップから読み出されて増幅された読み出し信号を２値（デジタル）化し、その２値化したデータに基づいてＰＬＬクロックを出力するなどのデジタル信号処理を行う。   The DSP 3 performs digital signal processing such as binarizing (digital) the read signal read and amplified from the optical pickup, and outputting a PLL clock based on the binarized data.

図２は、アナログテスト判定部９の構成例を示すブロック図である。   FIG. 2 is a block diagram illustrating a configuration example of the analog test determination unit 9.

アナログテスト判定部９は、スイッチ部１０、サンプル／ホールド回路１１、バッファ１２、Ａ／Ｄ変換部１３、および期待値判定部１４から構成されている。スイッチ部１０は複数のスイッチからなり、アナログ部の各機能ブロックから出力されるテスト結果がサンプル／ホールド回路１１に入力されるようにスイッチングを行う。スイッチ部１０のスイッチは、たとえば、期待値判定部１４に設けられたレジスタに格納された設定値に基づいて、導通／非導通の制御が行われる。   The analog test determination unit 9 includes a switch unit 10, a sample / hold circuit 11, a buffer 12, an A / D conversion unit 13, and an expected value determination unit 14. The switch unit 10 includes a plurality of switches, and performs switching so that test results output from the functional blocks of the analog unit are input to the sample / hold circuit 11. The switch of the switch unit 10 is controlled to be conductive / non-conductive based on, for example, a set value stored in a register provided in the expected value determination unit 14.

サンプル／ホールド部となるサンプル／ホールド回路１１は、スイッチ部１０の任意のスイッチを介して入力されたテスト結果の信号をサンプリング、およびホールドする。サンプル／ホールド回路１１の出力部には、同じくサンプル／ホールド部となるバッファ１２が接続されている。バッファ１２は、サンプル／ホールド回路１１から出力された信号を一時的に格納する。   A sample / hold circuit 11 serving as a sample / hold unit samples and holds a test result signal input via an arbitrary switch of the switch unit 10. A buffer 12 that is also a sample / hold unit is connected to the output unit of the sample / hold circuit 11. The buffer 12 temporarily stores the signal output from the sample / hold circuit 11.

バッファ１２の出力部には、アナログのテスト結果の信号を出力するテスト信号出力用外部端子とＡ／Ｄ変換部１３の入力部とがそれぞれ接続されている。このＡ／Ｄ変換部１３は、一般的な構成からなり、たとえば、コンパレータ１３ａ、逐次比較レジスタ１３ｂ、およびＤ／Ａ変換器１３ｃからなる。   The output section of the buffer 12 is connected to a test signal output external terminal for outputting an analog test result signal and an input section of the A / D conversion section 13. The A / D converter 13 has a general configuration, and includes, for example, a comparator 13a, a successive approximation register 13b, and a D / A converter 13c.

Ａ／Ｄ変換部１３は、バッファ１２から出力されたアナログのテスト結果をデジタルデータに変換して出力する。Ａ／Ｄ変換部１３の出力部には、期待値判定部１４の入力部が接続されている。期待値判定部１４は、入力されたデジタルデータを期待値判定し、その判定結果を任意のテスト結果出力用外部端子を介してテスタＬＴに出力する。   The A / D converter 13 converts the analog test result output from the buffer 12 into digital data and outputs the digital data. An input unit of the expected value determination unit 14 is connected to the output unit of the A / D conversion unit 13. The expected value determination unit 14 determines the expected value of the input digital data, and outputs the determination result to the tester LT via an arbitrary test result output external terminal.

次に、本実施の形態によるアナログテスト判定部９の動作について説明する。   Next, the operation of the analog test determination unit 9 according to this embodiment will be described.

まず、テスタＬＴによりアナログフロントエンド部２のＤＣテストが行われる。   First, the DC test of the analog front end unit 2 is performed by the tester LT.

この場合、テスタＬＴによる主なＤＣテストとして、たとえば、基準電圧測定、ＧＣＡゲイン測定、オフセット調整測定、回路オフセット測定、ＣＲフィルタのＦＣ測定、およびドループ測定などがある。   In this case, main DC tests by the tester LT include, for example, reference voltage measurement, GCA gain measurement, offset adjustment measurement, circuit offset measurement, CR filter FC measurement, and droop measurement.

上述した各測定項目のテストをテスタＬＴが行う際に、スイッチ部１０の任意のスイッチが導通状態となり、アナログフロントエンド部２の該当するアナログ回路から出力される測定結果がサンプル／ホールド回路１１に入力される。   When the tester LT performs the test of each measurement item described above, any switch of the switch unit 10 becomes conductive, and the measurement result output from the corresponding analog circuit of the analog front end unit 2 is sent to the sample / hold circuit 11. Entered.

続いて、測定結果は、Ａ／Ｄ変換部１３によってデジタルデータに変換された後、該デジタルデータが期待値判定部１４に入力される。期待値判定部１４は、入力されたデジタルデータの期待値判定を行い、その判定結果を出力する。   Subsequently, the measurement result is converted into digital data by the A / D conversion unit 13, and then the digital data is input to the expected value determination unit 14. The expected value determination unit 14 determines the expected value of the input digital data and outputs the determination result.

期待値判定部１４における各測定項目毎の期待値判定機能について説明する。   The expected value determination function for each measurement item in the expected value determination unit 14 will be described.

基準電圧測定は、出力電圧の絶対値レベルを測定し、アナログ回路の内部基準レベルがスペック内であるかを判定する。ＧＣＡ（Ｇａｉｎ Ｃｏｎｔｒｏｌ Ａｍｐ）ゲイン測定は、ゲイン可変アンプの各ゲイン設定がスペック内であるかを判定する。この判定は、入力振幅と出力振幅の割り算を行うことにより判定を行う。   In the reference voltage measurement, the absolute value level of the output voltage is measured to determine whether the internal reference level of the analog circuit is within the specification. GCA (Gain Control Amp) gain measurement determines whether each gain setting of the gain variable amplifier is within the specification. This determination is performed by dividing the input amplitude and the output amplitude.

オフセット調整測定は、ＤＣレベルのオフセット調整を行う回路のオフセット調整幅がスペック内であるかを判定する。このオフセット調整測定では、アナログ回路で発生する回路オフセット信号を信号パスの出力レベルと内部基準レベルとの差分や、前後のビットの出力レベルの差分を測定することにより判定を行う。   In the offset adjustment measurement, it is determined whether or not the offset adjustment width of the circuit performing the DC level offset adjustment is within the specification. In this offset adjustment measurement, the circuit offset signal generated in the analog circuit is determined by measuring the difference between the output level of the signal path and the internal reference level and the difference between the output levels of the preceding and succeeding bits.

回路オフセット測定は、アナログ部の回路で発生する回路オフセットを信号パスの出力レベルと内部基準レベルとの差分を測定することにより判定する。ＣＲフィルタのＦＣ測定は、静電容量と抵抗とによって構成されたＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、ＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）のカットオフ周波数ｆｃを時定数τの期間の出力レベル変動を測定することにより、ＬＰＦ、ＨＰＦのカットオフ周波数ｆｃがスペック以内であるかを判定する。   In the circuit offset measurement, the circuit offset generated in the analog circuit is determined by measuring the difference between the output level of the signal path and the internal reference level. The FC measurement of the CR filter is performed by measuring the output frequency fluctuation of the time constant τ with the cut-off frequency fc of LPF (Low Pass Filter) and HPF (High Pass Filter) composed of capacitance and resistance. , LPF, HPF cut-off frequency fc is determined to be within specifications.

ドループ測定は、アナログ部のサンプル／ホールド回路やトップ（ボトム）ホールド回路などのドループ特性（ｄｒｏｏｐ ｒａｔｅ）がスペック内であるかを判定する。   In the droop measurement, it is determined whether or not the droop characteristics of the sample / hold circuit or the top (bottom) hold circuit of the analog portion are within the specifications.

そして、期待値判定部１４は、各測定項目の判定結果とＡ／Ｄ変換部１３から出力されたデジタルデータとをテスタＬＴに出力する。   Then, the expected value determination unit 14 outputs the determination result of each measurement item and the digital data output from the A / D conversion unit 13 to the tester LT.

期待値判定部１４が出力する判定結果としては、判定結果の良否を示す’Ｐａｓｓ／Ｆａｉｌ’、判定結果がＮＧの場合に上限のリミットをオーバーしたことを示す’Ｈｉｇｈリミットオーバー’、判定結果がＮＧの場合に下限のリミットをオーバーしたことを示す’Ｌｏｗリミットオーバー’、および不良のカテゴリ分け（性能マージンでＮＧになったか機能不良などでＮＧになったか）を示す’値クランプ’などである。   The determination result output by the expected value determination unit 14 includes 'Pass / Fail' indicating whether the determination result is good, 'High limit over' indicating that the upper limit has been exceeded when the determination result is NG, and the determination result is “Low limit over” indicating that the lower limit has been exceeded in the case of NG, and “value clamp” indicating failure categorization (whether the performance margin is NG or NG due to a malfunction, etc.) .

期待値判定部１４は、判定結果の良否を示す’Ｐａｓｓ／Ｆａｉｌ’だけでなく、’Ｈｉｇｈリミットオーバー’、’Ｌｏｗリミットオーバー’、および’値クランプ’などによってフェイル（Ｆａｉｌ）属性も判定することが可能となる。   The expected value determination unit 14 determines not only the “Pass / Fail” indicating the quality of the determination result, but also the Fail attribute by “High limit over”, “Low limit over”, “Value clamp”, and the like. Is possible.

また、バッファ１２からは、テスト信号出力用外部端子を介してアナログのテスト結果の信号が出力され、期待値判定部１４からは、デジタルデータの測定結果が出力されるので、テスタＬＴにおけるデバッグの効率を向上させることができる。   In addition, an analog test result signal is output from the buffer 12 via the test signal output external terminal, and a digital data measurement result is output from the expected value determination unit 14, so that debugging in the tester LT is possible. Efficiency can be improved.

それにより、本実施の形態によれば、アナログテスト判定部９により期待値判定が行われるので、テスタＬＴによる期待値判定が不要になり、半導体集積回路装置１のアナログフロントエンド部２のテスト時間を短縮することができる。   Thereby, according to the present embodiment, the expected value determination is performed by the analog test determination unit 9, so that the expected value determination by the tester LT becomes unnecessary, and the test time of the analog front end unit 2 of the semiconductor integrated circuit device 1 Can be shortened.

また、アナログテスト判定部９によるアナログテストをプローブ検査などの工程に適用することにより、プローバによるアナログのテスト結果の信号の測定を不要とすることができる。これにより、高精度なアナログテストの測定を行うことが可能となる。   Further, by applying the analog test by the analog test determination unit 9 to a process such as probe inspection, it is possible to eliminate the need for measuring the signal of the analog test result by the prober. This makes it possible to perform highly accurate analog test measurements.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、アナログ処理部を備えた半導体集積回路装置におけるアナログ回路の電気的特性の検査技術に適している。   The present invention is suitable for an inspection technique of electrical characteristics of an analog circuit in a semiconductor integrated circuit device having an analog processing unit.

本発明の一実施の形態による半導体集積回路装置の一例を示すブロック図である。1 is a block diagram showing an example of a semiconductor integrated circuit device according to an embodiment of the present invention. 図１の半導体集積回路装置に設けられたアナログテスト判定部の構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration example of an analog test determination unit provided in the semiconductor integrated circuit device of FIG. 1.

符号の説明Explanation of symbols

１ 半導体集積回路装置
２ アナログフロントエンド部
３ ＤＳＰ
４ インタフェース
５ ＲＦ系回路
６ Ｗｏｂｂｌｅ／各種検出回路
７ サーボ系回路
８ ＡＰＣ回路
９ アナログテスト判定部
１０ スイッチ部
１１ サンプル／ホールド回路
１２ バッファ
１３ Ａ／Ｄ変換部
１３ａ コンパレータ
１３ｂ 逐次比較レジスタ
１３ｃ Ｄ／Ａ変換器
１４ 期待値判定部
Ｂｔ テストバス
Ｐ ピックアップ
ＬＴ テスタ DESCRIPTION OF SYMBOLS 1 Semiconductor integrated circuit device 2 Analog front end part 3 DSP
4 Interface 5 RF System Circuit 6 Wobble / Various Detection Circuits 7 Servo System Circuit 8 APC Circuit 9 Analog Test Determination Unit 10 Switch Unit 11 Sample / Hold Circuit 12 Buffer 13 A / D Conversion Unit 13a Comparator 13b Sequential Comparison Register 13c D / A Converter 14 Expected value determination unit Bt Test bus P Pickup LT Tester

Claims (5)

アナログ信号の処理を行うアナログ処理部を有した半導体集積回路装置であって、
前記アナログ処理部のアナログ回路におけるＤＣ特性の測定結果から、ファンクション判定を行い、その判定結果を出力するテスト判定制御部を備えたことを特徴とする半導体集積回路装置。 A semiconductor integrated circuit device having an analog processing unit for processing an analog signal,
A semiconductor integrated circuit device comprising: a test determination control unit that performs function determination based on a DC characteristic measurement result in an analog circuit of the analog processing unit and outputs the determination result. 請求項１記載の半導体集積回路装置において、
前記テスト判定制御部は、
前記アナログ回路から出力されたアナログ信号の電圧を保持するサンプル／ホールド部と、
測定信号が出力される任意の前記アナログ回路と前記サンプル／ホールド部とを電気的に接続するスイッチング部と、
前記サンプル／ホールド部から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力されたデジタルデータの期待値判定を行い、その判定結果を任意のテスト結果出力用外部端子に出力する期待値判定部とよりなることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
The test determination control unit includes:
A sample / hold unit for holding the voltage of the analog signal output from the analog circuit;
A switching unit that electrically connects any analog circuit to which a measurement signal is output and the sample / hold unit;
An A / D converter that converts an analog signal output from the sample / hold unit into a digital signal;
A semiconductor integrated circuit device comprising: an expected value determination unit that performs an expected value determination of digital data output from the A / D conversion unit and outputs the determination result to an external terminal for outputting an arbitrary test result . 請求項２記載の半導体集積回路装置において、
前記サンプル／ホールド部から出力されたアナログ信号を外部出力するテスト信号出力用外部端子を備えたことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 2.
A semiconductor integrated circuit device comprising an external terminal for test signal output for externally outputting an analog signal output from the sample / hold section. 請求項１〜３のいずれか１項に記載の半導体集積回路装置において、
前記アナログ処理部は、
光ディスク装置のアナログフロントエンド処理に用いられるアナログフロントエンド部であることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 1 to 3,
The analog processing unit is
A semiconductor integrated circuit device which is an analog front end unit used for analog front end processing of an optical disk device. 請求項４記載の半導体集積回路装置において、
前記半導体集積回路装置は、
前記光ディスク装置のデジタル処理を行うデジタル処理部を備えたことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 4.
The semiconductor integrated circuit device includes:
A semiconductor integrated circuit device comprising a digital processing unit for performing digital processing of the optical disk device.
JP2006342894A 2006-12-20 2006-12-20 Semiconductor integrated circuit device Pending JP2008153600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006342894A JP2008153600A (en) 2006-12-20 2006-12-20 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006342894A JP2008153600A (en) 2006-12-20 2006-12-20 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2008153600A true JP2008153600A (en) 2008-07-03

Family

ID=39655416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006342894A Pending JP2008153600A (en) 2006-12-20 2006-12-20 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2008153600A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802388A (en) * 2016-12-23 2017-06-06 北京时代民芯科技有限公司 A kind of test module of hybrid digital-analog integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802388A (en) * 2016-12-23 2017-06-06 北京时代民芯科技有限公司 A kind of test module of hybrid digital-analog integrated circuit

Similar Documents

Publication Publication Date Title
JPS60108768A (en) Method and device for testing state of conduction of transistor in semiconductor ic
JPS58158566A (en) Inspecting unit
KR970076729A (en) Recording medium driving device and recording medium driving method
JP2008153600A (en) Semiconductor integrated circuit device
US8228384B2 (en) Circuit testing apparatus
US7545156B2 (en) Test circuit and test method that includes supplying a current to a plurality of light-receiving elements
JP2005063510A (en) Defect detection device
US7466253B2 (en) Integrated circuit, self-test method for the integrated circuit, and optical disc apparatus including the integrated circuit
TWI279979B (en) Electronic sound volume device and testing method of electronic sound volume
JP2009156580A (en) Input capacitance measuring circuit
US7307930B2 (en) Optical disk apparatus
KR20060052505A (en) Optical disc apparatus and optical disc evaluating method
JP2001141666A (en) Flaw inspection apparatus of optical disk
JP2007207314A (en) Recording laser beam controller
JP2774516B2 (en) Disk defect detection circuit
JP2003091931A (en) Signal reproduction block
JP2005149659A (en) Defect detecting device
JP4048519B2 (en) Jitter measuring device
KR100934246B1 (en) Distortion detection method of optical pickup
JP2002009327A (en) Photosensitive ic frequency characteristic screening apparatus and photosensitive ic frequency characteristic screening method
KR980011130A (en) Disc Tracking Condition Determining Device of Optical Pickup
JPH11258312A (en) Inspection apparatus for semiconductor integrated circuit and its test method
US6445197B1 (en) Electron beam tester, recording medium therefor and signal data detecting method
JP4586608B2 (en) Photodetector and test method thereof
JP4207107B2 (en) IC tester