JP2009156580A - 入力容量測定回路 - Google Patents
入力容量測定回路 Download PDFInfo
- Publication number
- JP2009156580A JP2009156580A JP2007331397A JP2007331397A JP2009156580A JP 2009156580 A JP2009156580 A JP 2009156580A JP 2007331397 A JP2007331397 A JP 2007331397A JP 2007331397 A JP2007331397 A JP 2007331397A JP 2009156580 A JP2009156580 A JP 2009156580A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input capacitance
- pin electronics
- unit
- capacitance measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】 半導体試験装置のプローブカードからピンエレクトロニクス部への入力容量を高速で測定することのできる入力容量測定回路を提供する。
【解決手段】 DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部201への入力容量を測定する入力容量測定回路において、デバイスインタフェース部に設けられ、既知の出力抵抗8を介して方形波信号を出力する波形発生部110と、ピンエレクトロニクス部201に設けられ、波形発生部110の出力信号が印加されるピンエレクトロニクス部201の入力波信号形に基づいて入力容量を測定する容量測定部12とを備えたことを特徴とする。
【選択図】 図1
【解決手段】 DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部201への入力容量を測定する入力容量測定回路において、デバイスインタフェース部に設けられ、既知の出力抵抗8を介して方形波信号を出力する波形発生部110と、ピンエレクトロニクス部201に設けられ、波形発生部110の出力信号が印加されるピンエレクトロニクス部201の入力波信号形に基づいて入力容量を測定する容量測定部12とを備えたことを特徴とする。
【選択図】 図1
Description
本発明は、LSIテスタなどの半導体試験装置において、プローブカードやパフォーマンスボードなどと接続されたピンエレクトロニクス部の入力容量を測定する入力容量測定回路に関する。
一般に、半導体試験装置は、被試験対象(以下「DUT」と記す)であるIC、LSI等に試験信号を与え、DUTの出力を測定して、DUTの良否の判定を行なう。このような半導体試験装置は、一般にテストヘッド、パフォーマンスボードを具備し、テストヘッドからパフォーマンスボードを介してDUTと半導体試験装置が電気的に接続される。
すなわち、パッケージ化されたDUTを試験する場合には、パフォーマンスボード上にICソケットが用意され、このICソケットにDUTを装着してDUTを半導体試験装置に接続し、試験が行なわれる。
これに対し、製造工程上にあるウエハの段階で試験を行なう半導体試験装置の場合には、パフォーマンスボードにコンタクトリングと呼ばれる接続具が搭載され、この接続具を介してプローブカードに接続され、DUTと電気的に接続される。
これに対し、製造工程上にあるウエハの段階で試験を行なう半導体試験装置の場合には、パフォーマンスボードにコンタクトリングと呼ばれる接続具が搭載され、この接続具を介してプローブカードに接続され、DUTと電気的に接続される。
プローブカードはDUT(ウエハ)と接続する針を実装したカードである。標準仕様やオプション仕様でDUTにどれだけの容量が負荷されて、実テストがなされているかを確認するため、このプローブカードからピンエレクトロニクス部への入力容量を測定する必要がある。
図4は、LSIテスタのプローブカードからピンエレクトロニクス部への入力容量を測定する従来の入力容量測定回路を示すブロック図である。
プローブカード100は針を介して図示しないDUT(ウエハ)と接続される。テストヘッド400内のピンエレクトロニクス部200は、入力部にプローブカード100の出力端子が接続具を介して接続される。入力容量測定回路300はLCRメータ、インピーダンスアナライザ等からなり、ピンエレクトロニクス部200の入力容量を測定する。
図4の回路の動作を以下に説明する。DUTの試験モードでは、DUTから出力される信号はプローブカード100を介してピンエレクトロニクス部200に伝えられ、ピンエレクトロニクス部200においてDUTの評価、判定が行われる。
ピンエレクトロニクス部200の入力容量を測定するときは、ピンエレクトロニクス部200の入力端子は入力容量測定回路300の出力端子に接続される。
入力容量測定回路300からピンエレクトロニクス部200に正弦波信号が印加され、入力波形の位相のずれに基づいてピンエレクトロニクス部200の入力容量が測定される。
入力容量測定回路300からピンエレクトロニクス部200に正弦波信号が印加され、入力波形の位相のずれに基づいてピンエレクトロニクス部200の入力容量が測定される。
入力容量測定回路に関連する先行技術文献としては次のようなものがある。
しかし、従来の方法では、LCRメータやインピーダンスアナライザを用いて、ピン毎に手作業で測定するため、多数のピンを有するLSIテスタなどの容量測定には膨大な時間を要してしまう。また、LSIテスタの機能強化などで、ピンエレクトロニクス部の構成が変わってしまったときなどにも、再度全ピンについてデータを取得し直さなければならない。
本発明はこのような課題を解決しようとするもので、半導体試験装置のプローブカード等からなる、デバイスインタフェース部からピンエレクトロニクス部への入力容量を高速で測定することのできる入力容量測定回路を提供することを目的とする。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路において、
前記デバイスインタフェース部に設けられ、既知の出力抵抗を介して方形波信号を出力する波形発生部と、
前記ピンエレクトロニクス部に設けられ、前記波形発生部の出力信号が印加されたとき生じる前記ピンエレクトロニクス部の入力信号波形に基づいて前記入力容量を測定する容量測定部と
を備えたことを特徴とする。
DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路において、
前記デバイスインタフェース部に設けられ、既知の出力抵抗を介して方形波信号を出力する波形発生部と、
前記ピンエレクトロニクス部に設けられ、前記波形発生部の出力信号が印加されたとき生じる前記ピンエレクトロニクス部の入力信号波形に基づいて前記入力容量を測定する容量測定部と
を備えたことを特徴とする。
請求項2記載の発明は、
請求項1記載の入力容量測定回路において、
前記容量測定部は、前記入力信号波形に対応するAD変換器からの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする。
請求項1記載の入力容量測定回路において、
前記容量測定部は、前記入力信号波形に対応するAD変換器からの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする。
請求項3記載の発明は、
請求項1記載の入力容量測定回路において、
前記容量測定部は、前記入力信号波形に対応するコンパレータからの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする。
請求項1記載の入力容量測定回路において、
前記容量測定部は、前記入力信号波形に対応するコンパレータからの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする。
請求項4記載の発明は、
請求項1乃至3のいずれかに記載の入力容量測定回路において、
前記波形発生部に、前記出力抵抗を介して方形波信号を複数の前記ピンエレクトロニクス部に切り換えて出力する切替スイッチを備えたことを特徴とする。
請求項1乃至3のいずれかに記載の入力容量測定回路において、
前記波形発生部に、前記出力抵抗を介して方形波信号を複数の前記ピンエレクトロニクス部に切り換えて出力する切替スイッチを備えたことを特徴とする。
請求項5記載の発明は、
請求項1乃至4のいずれかに記載の入力容量測定回路において、
前記デバイスインタフェース部はプローブカードで構成されることを特徴とする。
請求項1乃至4のいずれかに記載の入力容量測定回路において、
前記デバイスインタフェース部はプローブカードで構成されることを特徴とする。
請求項6記載の発明は、
請求項1乃至4のいずれかに記載の入力容量測定回路において、
前記デバイスインタフェース部はパフォーマンスボードで構成されることを特徴とする。
請求項1乃至4のいずれかに記載の入力容量測定回路において、
前記デバイスインタフェース部はパフォーマンスボードで構成されることを特徴とする。
以上説明したことから明らかなように、本発明によれば、DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路において、前記デバイスインタフェース部に設けられ、既知の出力抵抗を介して方形波信号を出力する波形発生部と、前記ピンエレクトロニクス部に設けられ、前記波形発生部の出力信号が印加されたとき生じる前記ピンエレクトロニクス部の入力信号波形に基づいて前記入力容量を測定する容量測定部とを備えたことにより、半導体試験装置のプローブカードからピンエレクトロニクス部への入力容量を高速で測定する入力容量測定回路を提供することができる。
以下本発明の実施の形態について図面を用いて詳細に説明する。
図1は本発明の実施の形態に係る、半導体試験装置のデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路の一実施例で、デバイスインタフェース部としてプローブカードを用いる場合を示す構成ブロック図である。図4と同じ部分は同一の記号を付して重複する説明は省略する。
ここでは半導体試験装置として、図4と同様のLSIテスタを用いる。波形発生部110は、プローブカード100上に設けられ、既知の出力抵抗7を介して方形波信号を出力する。ピンエレクトロニクス部201はテストヘッド400内に設けられ、波形発生部110から入力される信号の入力波形に基づいて前記入力容量を測定する。
波形発生部110において、切替スイッチ5は、一方の入力に第1の基準電圧1の電圧V1が電圧バッファアンプ3を介して接続され、他方の入力に第2の基準電圧2の電圧V2が電圧バッファアンプ4を介して接続される。パルス発生部6は、LSIテスタに元から備えられたものを使用し、切替スイッチ5を駆動して2つの入力を交互に切り替える。電圧バッファアンプ7は、切替スイッチ回路5の出力をインピーダンス変換する。出力抵抗8は、一端が電圧バッファアンプ7の出力端子に接続し、他端が接続具を介してピンエレクトロニクス部201の入力部に接続される。
ピンエレクトロニクス部201において、リレー9は、波形発生部110の出力抵抗8の他端と入力アンプ10との接続を開閉する。入力アンプ10は、出力抵抗8およびリレー9を介して印加された矩形波信号により、入力アンプ10の入力に生じる波形を増幅する。AD変換器11は、入力アンプ10の出力をディジタル信号に変換する。容量測定部12は、AD変換器11の出力に基づいてピンエレクトロニクス部201の入力容量を測定する。
上記で、容量測定部12は通常のピンエレクトロニクス部に追加して設けられるが、それ以外の構成要素であるリレー9、入力アンプ10およびAD変換器11は、ピンエレクトロニクス部が元から備えている機能を利用する。
また、上記で、プローブカード100は、DUTが直接接続されるデバイスインタフェース部を構成し、ピンエレクトロニクス部と接続される。
図1の回路の動作を次に説明する。基準電圧源1,2の基準電圧V1,V2が設定されると、切替スイッチ5の入力部には電圧バッファアンプ3,4を介して基準電圧V1,V2と同電位の電圧が印加される。パルス発生部6を動作させると、切替スイッチ5の出力側にはV1,V2が交互に繰り返される方形波信号が出力され、電圧バッファアンプ7,出力抵抗8を介してピンエレクトロニクス部201に送られる。ピンエレクトロニクス部201に入力された信号は閉路状態のリレー9を介して入力アンプ10で増幅され、AD変換器11でディジタルデータに変換される。このディジタルデータは容量測定部に入力され、入力アンプ10の入力における入力容量が下記のようにして測定される。
波形発生部110から出力される信号波形は、電圧バッファアンプ7の出力端子では方形波(電圧)であるが、ピンエレクトロニクス部201の入力部では、その入力容量と出力抵抗8との作用により1次応答波形で電圧が変化する。
図2は、ピンエレクトロニクス部201の入力アンプ10の入力部に生じる入力信号(電圧)Vinの波形を示すタイムチャートである。この1次応答波形は入力アンプ10を介してAD変換器11でディジタルデータに変換され、その出力データに基づいて、時定数τ(約63%変化点までに要する時間)が容量測定部12で測定され、出力抵抗8の抵抗値Rは正確に分かっているので、C=τ/Rよりピンエレクトロニクス部201の入力容量Cを容易に演算することができる。
上記のような構成の入力容量測定回路によれば、半導体試験装置のプローブカードからピンエレクトロニクス部への入力容量を高速で測定することのできる入力容量測定回路を実現することができる。したがって、本機能をLSIテスタに搭載することにより、標準仕様の場合や、ピンエレクトロニクス部にオプション回路が加わった場合などについて、容易に入力容量を測定することができる。すなわち、ユーザは、デバイスにどれだけの容量が負荷されて、実テストがなされているかを容易に把握することができる。
また、LCRメータやインピーダンスアナライザなどの特別の測定器が不要となるので、コストも低減することができる。
なお、上記の実施例では、ピンエレクトロニクス部が元から備えているAD変換器を活用したが、ピンエレクトロニクス部にはコンパレータが備えられていることも多いので、次の実施例のようにこれを活用してもよい。
図3は本発明の実施の形態に係る入力容量測定回路の第2の実施例で、AD変換器の代わりに、ピンエレクトロニクス部202が具備するコンパレータを用いるものを示す構成ブロック図である。図1と同じ部分は同一の記号を付して、重複する説明は省略する。
波形発生部111において、切替スイッチ13は、電圧バッファ7から出力抵抗8を介して出力される方形波信号を、複数のピンエレクトロニクス部202に切り換えて出力する。
ピンエレクトロニクス部202において、コンパレータ14は、入力アンプ10の出力信号を入力し、DA変換器15で設定されるスレッショルド電圧Vthと比較する。ここで、スレッショルド電圧Vthは時定数τと対応する約63%変化点(図2)の値に設定される。容量測定部12aは、コンパレータ14の出力信号と波形発生部111の出力抵抗8の値に基づいて入力容量を演算する。
上記で、コンパレータ14およびDA変換器15は、ピンエレクトロニクス部が元から備えている機能を活用することができる。
図3の回路の動作を次に説明する。波形発生部111の電圧バッファアンプ7から出力された信号は、出力抵抗8を介し、切替スイッチ13で選択されたピンエレクトロニクス部202に入力される。選択されたピンエレクトロニクス部202の入力部では図2と同様な信号波形が発生し、入力アンプ10を介してコンパレータ14でスレッショルド電圧Vthと比較され、パルス発生部6の反転タイミングに対して時定数τに相当する遅れを生じて反転される。この遅れ時間τは容量測定部12aにおいてクロックカウンタなど周知の手段を用いて測定され、その後図1の回路の場合と同様にしてピンエレクトロニクス部202の入力容量Cを容易に求めることができる。
上記のような構成の入力容量測定回路によれば、時定数τの測定にコンパレータを用いているので、図1のAD変換器を用いる場合より、高速に容量測定することができる。したがって、LSIテスタのピンエレクトロニクス部がAD変換器だけでなくコンパレータも有する(つまり、ピン毎にディジタイザ(AD変換器)とコンパレータを持つ)場合には、コンパレータで本機能を実現したほうがよく、その効果はピンが増えれば増えるほど大きい。上記実施例の場合、LSIテスタ1台で、通常1000ピン〜3000ピンのピンエレクトロニクス部を備えている。
なお、上記の実施例において、波形発生部111は、例えばLSIテスタの診断用プローブカード内に実現してもよい。この場合、波形発生部111は診断用プローブカードに1つ設けられ、その出力信号は切替スイッチ13により各ピンエレクトロニクス部202に分配される。
また、ピン数が多数の場合、切替スイッチ13をトーナメントリレー等で構成することにより、リレーの数を減らすことができる。
また、図1の入力容量測定回路においても同様に、切替スイッチ13を用いて波形発生部の出力信号を複数のピンエレクトロニクス部に分配することができる。
また、波形発生部110,111は、上記の方式に限らず、波形値(V1,V2)が正確に既知である任意の矩形波発生方式を用いることができる。
また、プローブカードに限らず、DUTが直接接続される任意のデバイスインタフェース部について適用することができる。例えばDUTが単体デバイスである場合、デバイスインタフェース部としてパフォーマンスボードを使用し、診断用パフォーマンスボード上に波形発生部を設けることにより、パフォーマンスボードからピンエレクトロニクス部への入力容量を同様に測定することができる。
8:出力抵抗
11:AD変換器
12,12a:容量測定部
13:切替スイッチ
14:コンパレータ
110,111:波形発生部
201,202:ピンエレクトロニクス部
11:AD変換器
12,12a:容量測定部
13:切替スイッチ
14:コンパレータ
110,111:波形発生部
201,202:ピンエレクトロニクス部
Claims (6)
- DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路において、
前記デバイスインタフェース部に設けられ、既知の出力抵抗を介して方形波信号を出力する波形発生部と、
前記ピンエレクトロニクス部に設けられ、前記波形発生部の出力信号が印加されたとき生じる前記ピンエレクトロニクス部の入力信号波形に基づいて前記入力容量を測定する容量測定部と
を備えたことを特徴とする入力容量測定回路。 - 前記容量測定部は、前記入力信号波形に対応するAD変換器からの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする請求項1記載の入力容量測定回路。
- 前記容量測定部は、前記入力信号波形に対応するコンパレータからの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする請求項1記載の入力容量測定回路。
- 前記波形発生部に、前記出力抵抗を介して方形波信号を複数の前記ピンエレクトロニクス部に切り換えて出力する切替スイッチを備えたことを特徴とする請求項1乃至3のいずれかに記載の入力容量測定回路。
- 前記デバイスインタフェース部はプローブカードで構成されることを特徴とする請求項1乃至4のいずれかに記載の入力容量測定回路。
- 前記デバイスインタフェース部はパフォーマンスボードで構成されることを特徴とする請求項1乃至4のいずれかに記載の入力容量測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007331397A JP2009156580A (ja) | 2007-12-25 | 2007-12-25 | 入力容量測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007331397A JP2009156580A (ja) | 2007-12-25 | 2007-12-25 | 入力容量測定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009156580A true JP2009156580A (ja) | 2009-07-16 |
Family
ID=40960782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007331397A Pending JP2009156580A (ja) | 2007-12-25 | 2007-12-25 | 入力容量測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009156580A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013183367A (ja) * | 2012-03-02 | 2013-09-12 | Lapis Semiconductor Co Ltd | Ad変換回路とマイクロコントローラ及びサンプリング時間調整方法 |
CN112394230A (zh) * | 2019-08-11 | 2021-02-23 | 新唐科技股份有限公司 | 测量电子元件的引脚的输入电容值的方法及其装置 |
CN117169605A (zh) * | 2023-11-02 | 2023-12-05 | 深圳市鼎阳科技股份有限公司 | 一种测量设备和测量方法 |
-
2007
- 2007-12-25 JP JP2007331397A patent/JP2009156580A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013183367A (ja) * | 2012-03-02 | 2013-09-12 | Lapis Semiconductor Co Ltd | Ad変換回路とマイクロコントローラ及びサンプリング時間調整方法 |
CN112394230A (zh) * | 2019-08-11 | 2021-02-23 | 新唐科技股份有限公司 | 测量电子元件的引脚的输入电容值的方法及其装置 |
JP2021028630A (ja) * | 2019-08-11 | 2021-02-25 | 新唐科技股▲ふん▼有限公司 | 電子デバイスのピンの入力容量を測定する方法 |
CN117169605A (zh) * | 2023-11-02 | 2023-12-05 | 深圳市鼎阳科技股份有限公司 | 一种测量设备和测量方法 |
CN117169605B (zh) * | 2023-11-02 | 2024-01-30 | 深圳市鼎阳科技股份有限公司 | 一种测量设备和测量方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279724B2 (ja) | 試験装置およびキャリブレーション方法 | |
US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
US7609081B2 (en) | Testing system and method for testing an electronic device | |
KR100736680B1 (ko) | 반도체 소자 테스트 장치의 캘리브레이션 방법 | |
JP2009156580A (ja) | 入力容量測定回路 | |
JP2002333465A (ja) | オンチップ・ヒストグラム試験 | |
TWI408375B (zh) | 電流測量裝置以及電腦系統 | |
JP2005195600A (ja) | 被試験装置の内部インピーダンス変化に関係ない電流ソースを有するテスト刺激信号を発生させる装置 | |
JP2001281304A (ja) | 半導体装置およびそのテスト方式 | |
JP4720696B2 (ja) | 信号測定装置 | |
JP2008102060A (ja) | 半導体試験装置のタイミング校正回路及びタイミング校正方法 | |
JP4228305B2 (ja) | テストシステム | |
JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
JP2006269477A (ja) | 半導体集積回路 | |
JP3494942B2 (ja) | 集積半導体回路 | |
JP2010096606A (ja) | 電圧印加電流測定回路とそれを用いた半導体試験装置 | |
JP2008224585A (ja) | 半導体試験装置 | |
JP2007178257A (ja) | 計測装置 | |
US8421474B2 (en) | Circuit test apparatus | |
JP2012185055A (ja) | 評価試験装置および評価試験方法 | |
JP2010085230A (ja) | アナログディジタル混在集積回路装置 | |
JP2009053007A (ja) | 半導体装置の試験方法、中継回路、及びプローブカード | |
JP2000147071A (ja) | アナログ回路の特性検査装置 | |
JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
JP4746975B2 (ja) | 半導体回路の試験方法 |