JP2008147757A - 高周波信号伝送基板 - Google Patents

高周波信号伝送基板 Download PDF

Info

Publication number
JP2008147757A
JP2008147757A JP2006329509A JP2006329509A JP2008147757A JP 2008147757 A JP2008147757 A JP 2008147757A JP 2006329509 A JP2006329509 A JP 2006329509A JP 2006329509 A JP2006329509 A JP 2006329509A JP 2008147757 A JP2008147757 A JP 2008147757A
Authority
JP
Japan
Prior art keywords
line
frequency signal
signal transmission
conductor film
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006329509A
Other languages
English (en)
Inventor
Noboru Kubo
昇 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2006329509A priority Critical patent/JP2008147757A/ja
Publication of JP2008147757A publication Critical patent/JP2008147757A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

【課題】ビアによるセラミック基板のクラックを防止すると共に、高周波特性の悪化を防止して高周波信号を通過させることができる高周波信号伝送基板を提供する。
【解決手段】信号導体線路１３と、第１のグランド導体膜１４と、これと複数のビア１５を介して接続する下方側の第２のグランド導体膜１６とからなるグランド付きコプレーナ線路１７と、ストリップ導体線路１９と、第２のグランド導体膜１６とからなるマイクロストリップ線路２０を有する高周波信号伝送基板１０において、ビア１５の複数個を信号導体線路１３から遠ざかる方向に配列して有すると共に、稜線部１２から延設する第１のグランド導体膜１４の信号導体線路１３の近接部２１、ビア１５を含むビア周辺部２２、及びこれと近接部２１を接続する繋ぎ部２３を残して第１のグランド導体膜１４に稜線部１２から延設する切り欠き部２４を有する。
【選択図】図１

Description

本発明は、グランド付きコプレーナ線路と、マイクロストリップ線路を併せ持つ構造の信号導体線路に高周波の信号を通過させるための高周波信号伝送基板に関し、より詳細には、ビア形成によるセラミック基板のクラック発生を防止すると共に、信号導体線路の両側に設ける第１のグランド導体膜のスタブ発生を回避して、伝送特性が向上できる高周波信号伝送基板に関する。
図５（Ａ）〜（Ｃ）を参照しながら、代表的な従来の高周波信号伝送基板を説明する。ここに、図５（Ａ）は従来の高周波信号伝送基板に半導体素子を搭載する部分拡大平面図、図５（Ｂ）、（Ｃ）はそれぞれ同高周波信号伝送基板のＢ−Ｂ’線縦断面図、Ｃ−Ｃ’線縦断面図である。
図５（Ａ）〜（Ｃ）に示すように、従来の高周波信号伝送基板５０は、半導体素子５１を搭載するためのキャビティ部を設けるセラミックパッケージ型や、平板状のセラミック回路基板型等からなり、近年のモジュールの高周波化に伴い、セラミック基板５２の上面を伝播する信号速度が高速になっており、単なる電気的接続では様々な電気的特性の低下を引き起こすので、様々な工夫が施されている。
この従来の高周波信号伝送基板５０は、セラミック基板５２上面の一つの稜線部から延設する導体金属からなる信号導体線路５３を有している。また、高周波信号伝送基板５０は、信号導体線路５３の両側に所定の間隔を設けてセラミック基板５２の上面の同じ稜線部から延設するパターン状の第１のグランド導体膜５４を信号導体線路５３に近接させて有している。更に、高周波信号伝送基板５０は、第１のグランド導体膜５４とセラミック基板５２の上、下を電気的に導通状態とする複数のビア５５を介してセラミック基板５２の下面側に第２のグランド導体膜５６を有している。そして、この高周波信号伝送基板５０は、信号導体線路５３、第１のグランド導体膜５４、及び第２のグランド導体膜５６とからなるグランド付きコプレーナ線路５７を形成している。一方、従来のこの高周波信号伝送基板５０は、信号導体線路５３の線幅を、近接する第１のグランド導体膜５４の終端あたりの位置に設けるテーパ部５８で幅広として延設するストリップ導体線路５９と、第２のグランド導体膜５６とからなるマイクロストリップ線路６０を形成している。
この高周波信号伝送基板５０は、信号導体線路５３と、半導体素子５１の信号用ボンディングパッド６１、及び第１のグランド導体膜５４と、半導体素子５１のグランド用ボンディングパッド６２をボンディングワイヤ６３で容易に接続することができるようになっている。そして、高周波信号伝送基板５０には、高速動作に対応できる特性インピーダンス等の電気的設計の考慮がされる形態としている。また、高周波信号伝送基板５０には、信号導体線路５３に伝播する信号の高周波化に伴い発生する信号の遅延の対策が施されるようになっている。
上記の高周波信号伝送基板５０のビア５５は、ビア５５のインダクタンスが高周波では高インピーダンスとして働き、グランドの電位が不安定となるので、複数個設けるのが好ましい。また、このビア５５は、第１のグランド導体膜５４に接続して第１のグランド導体膜５４に発生するスタブを回避するために、できるだけセラミック基板５２の稜線部側に近接させる位置に設けるのが好ましい。しかしながら、ビア５５は、セラミック基板５２の稜線部に近接しすぎるとビア５５を起点としてセラミック基板５２にクラックが発生するので、稜線部側からクラックが発生しない位置まで遠ざけたところに設けている。
また、上記の高周波信号伝送基板５０に搭載される高周波用の半導体素子５１は、信号用ボンディングパッド６１と、グランド用ボンディングパッド６２のピッチが、例えば０．１ｍｍ〜０．３ｍｍ程度と比較的近い位置に配置されている。従って、第１のグランド導体膜５４と、グランド用ボンディングパッド６２のボンディング位置は、信号導体線路５３側に近接した位置となっている。
従来の高周波信号伝送基板には、第１のグランド導体膜に信号導体線路側から外側に除々に拡がるテーパーグランド導体膜部分を設けて、高周波の信号を小さい損失でグランド付きコプレーナ線路からマイクロストリップ線路に伝送できる変換線路を備えた伝送基板が開示されている（例えば、特許文献１、特許文献２参照）。
また、従来の高周波信号伝送基板には、高周波の信号が伝送される信号導体線路の線幅と、信号導体線路と第１のグランド導体膜の間隔を調整して、信号導体線路の特性インピーダンスを一定とすることができる伝送基板が提案されている（例えば、特許文献２参照）。
特許第３５８０６６７号公報 特開平６−３０３０１０号公報
しかしながら、前述したような従来の高周波信号伝送基板は、次のような問題がある。
（１）従来の高周波信号伝送基板は、信号導体線路から遠い側の第１のグランド導体膜に電流が流れない領域が存在し、スタブとして働くようになっている。このスタブは、スタブ長を四分の１波長とする共振体となるため、例えば、セラミック基板のセラミックがアルミナ（Ａｌ２Ｏ３）からなり、稜線部からビアまでの距離が０．３ｍｍ程度の場合には、周波数５０ＧＨＺ〜５６ＧＨＺ付近の高周波の領域で、ＳパラメータＭａｇ．（Ｍａｇｎｉｔｕｄｅ：以下、Ｍａｇ．と記す）Ｓ２１の特性が悪化したり、エネルギー放射の割合が増加することとなっている。
（２）特許第３５８０６６７号公報や、特開平６−３０３０１０号公報で開示されるような高周波信号伝送基板は、信号導体線路を通過する電流の周波数が４０ＧＨＺ程度や、３ＧＨＺ程度と５０ＧＨＺを下まわっており、第１のグランド導体膜に電流が流れない領域が存在してスタブとして働くようになっていても、ＳパラメータＭａｇ．Ｓ２１の特性への影響や、エネルギー放射の割合の増加への影響には関係を及ぼさない。しかしながら５０ＧＨＺを超えるような高周波の領域では、第１のグランド導体膜に電流が流れにくい領域のスタブが存在すると、急激なＳパラメータＭａｇ．Ｓ２１の特性の低下や、エネルギー放射の割合の増加が発生することとなっている。
本発明は、かかる事情に鑑みてなされたものであって、ビアによるセラミック基板のクラックを防止すると共に、ＳパラメータＭａｇ．Ｓ２１の特性の低下や、エネルギー放射の割合の増加等の特性の悪化を防止して極めて高い周波数の高周波信号を通過させることができる高周波信号伝送基板を提供することを目的とする。
前記目的に沿う本発明に係る高周波信号伝送基板は、セラミック基板の上面の一つの稜線部から延設する信号導体線路と、信号導体線路の両側に所定の間隔を設けて稜線部から延設する第１のグランド導体膜と、第１のグランド導体膜と複数のビアを介して電気的に導通状態のセラミック基板の下方側の第２のグランド導体膜とからなるグランド付きコプレーナ線路を有すると共に、信号導体線路の線幅を近接する第１のグランド導体膜の終端あたりの位置に設けるテーパ部で幅広として延設するストリップ導体線路と、第２のグランド導体膜とからなるマイクロストリップ線路を有する高周波信号伝送基板において、ビアの複数個を信号導体線路から遠ざかる方向に配列して有すると共に、稜線部から延設する第１のグランド導体膜の信号導体線路の近接部、ビアの複数個を含むビア周辺部、及びビア周辺部と近接部を導通状態とする繋ぎ部を残して第１のグランド導体膜に稜線部から延設する導体膜が設けられない切り欠き部を有する。
ここで、上記の高周波信号伝送基板は、ビアの複数個の中にセラミック基板の信号導体線路と並行する相対向する外周辺に設けられるキャスタレーション導体が含まれるのがよい。
請求項１又はこれに従属する請求項２記載の高周波信号伝送基板は、ビアの複数個を信号導体線路から遠ざかる方向に配列して有すると共に、稜線部から延設する第１のグランド導体膜の信号導体線路の近接部、ビアの複数個を含むビア周辺部、及びビア周辺部と近接部を導通状態とする繋ぎ部を残して第１のグランド導体膜に稜線部から延設する導体膜が設けられない切り欠き部を有するので、ビアをセラミック基板の稜線部から遠ざけて設けることでビアによってセラミック基板に発生するクラックを防止できると共に、第１のグランド導体膜にスタブが発生する部分を削除する切り欠き部を設けることでスタブの発生を防止でき、ＳパラメータＭａｇ．Ｓ２１の特性の低下や、エネルギー放射の割合の増加等の特性の悪化を防止できる極めて高い周波数の高周波信号を通過させることができる。
特に、請求項２記載の高周波信号伝送基板は、ビアの複数個の中にセラミック基板の信号導体線路と並行する相対向する外周辺に設けられるキャスタレーション導体が含まれるので、キャスタレーション導体で第１のグランド導体膜と、第２のグランド導体膜を電気的に導通状態とすることができると共に、キャスタレーション導体が第１のグランド導体膜の端部となり、電流の流れの反射による反射ノイズを防止することができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る高周波信号伝送基板の部分拡大斜視図、図２は同高周波信号伝送基板の変形例の部分拡大斜視図、図３（Ａ）〜（Ｃ）はそれぞれ同高周波信号伝送基板の他の変形例の部分拡大平面図、Ａ−Ａ’線縦断面図、図４（Ａ）、（Ｂ）はそれぞれ同高周波信号伝送基板と従来の高周波信号伝送基板のシミュレーションによる特性値の説明図である。
本発明の一実施の形態に係る高周波信号伝送基板は、半導体素子を搭載するためのキャビティ部を設けるセラミックパッケージ型や、平板状のセラミック回路基板型等のような様々な形態からなっている。図１に示すように、例えば、平板状の高周波信号伝送基板１０は、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等からなるセラミック基板１１の上面に、このセラミック基板１１上面の一つの稜線上、又は稜線に近接する周辺部を含める稜線部１２からから延設するタングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点の導体金属からなる信号導体線路１３を有している。また、この高周波信号伝送基板１０は、信号導体線路１３の両側に所定の間隔を設けてセラミック基板１１上面の同じ稜線部１２から延設するパターン状の第１のグランド導体膜１４を信号導体線路１３に近接させて有している。更に、この高周波信号伝送基板１０は、第１のグランド導体膜１４とセラミック基板１１の上、下を電気的に導通状態とする複数のビア１５を介してセラミック基板１１の下方側に第２のグランド導体膜１６を有している。そして、高周波信号伝送基板１０は、信号導体線路１３、第１のグランド導体膜１４、及び第２のグランド導体膜１６とからなるグランド付きコプレーナ線路１７を形成している。なお、第２のグランド導体膜１６は、図１ではセラミック基板１１の下面に有する形態で示しているが、セラミック基板１１が積層体からなる場合には、セラミック基板１１の内層となる部分に設けられる場合がある。
一方、この高周波信号伝送基板１０は、信号導体線路１３の線幅を、近接する第１のグランド導体膜１４の終端あたりの位置に設けるテーパ部１８で幅広として延設するストリップ導体線路１９を設けている。そして、高周波信号伝送基板１０は、ストリップ導体線路１９と、セラミック基板１１の下面側に形成する第２のグランド導体膜１６とからなるマイクロストリップ線路２０を形成している。
なお、上記の高周波信号伝送基板１０を形成するために用いられるセラミック基板１１は、例えば、アルミナが用いられる場合には、先ず、アルミナ粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練し、脱泡して粘度２０００〜４００００ｃｐｓのスラリーを作製している。そして、スラリーからは、ドクターブレード法等によって、例えば、厚み０．２５ｍｍのロール状のシートを形成し、適当なサイズの矩形状に切断したセラミックグリーンシートを作製している。このセラミックグリーンシートには、ビア１５用の貫通孔をパンチングマシーン等で穿孔して形成した後、タングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点の導体金属からなる導体ペーストを用い、スクリーン印刷してビア１５や、信号導体線路１３や、第１のグランド導体膜１４や、第２のグランド導体膜１６等の導体印刷パターンを形成している。そして、導体印刷パターンが形成されたセラミックグリーンシートは、必要に応じて複数枚を重ね合わせ、温度と圧力をかけて積層した後、還元雰囲気中の約１５５０℃程度で焼成して焼結体からなるセラミック基板１１を作製している。
上記の高周波信号伝送基板１０は、ビア１５の複数個を信号導体線路１３から遠ざかる方向に配列させて有している。また、高周波信号伝送基板１０は、第１のグランド導体膜１４を、上記のセラミック基板１１の稜線部１２から延設して信号導体線路１３の近接部２１と、ビア１５の複数個を含むビア周辺部２２と、及びビア周辺部２２と近接部２１を電気的に導通状態とする繋ぎ部２３で構成している。そして、セラミック基板１１の稜線部１２から延設する第１のグランド導体膜１４には、稜線部１２から延設する導体膜が設けられない切り欠き部２４を設けている。
高周波信号伝送基板１０は、ビア１５をセラミック基板１１の稜線部１２近傍に設けて、電流が流れない部分となるスタブを作らなくするようにできるものの、ビア１５用の貫通孔をセラミック基板１１の稜線部１２近傍に設ける時に発生するセラミック基板１１のクラックを回避させることができない。従って、ビア１５用の貫通孔を設ける高周波信号伝送基板１０は、ビア１５をセラミック基板１１の稜線部１２から離れた位置に設けている。また、半導体素子２５を搭載して高周波信号伝送基板１０とボンディングワイヤ２６で接続するする時には、半導体素子２５の信号用ボンディングパッド２７と、グランド用ボンディングパッド２８が近接した状態となるので、第１のグランド導体膜１４のボンディングワイヤ２６が接続される位置が信号導体線路１３に近接した位置となっている。この高周波信号伝送基板１０には、第１のグランド導体膜１４に切り欠き部２４が設けられているので、例え、第１のグランド導体膜１４のボンディングワイヤ２６が接続される位置が信号導体線路１３に近接した位置となって、ビア１５に流れるまでの電流経路に偏りがあったとしても、電流が流れない部分となるスタブが形成されるのを防止することができる。なお、スタブが形成されないことで、高周波信号伝送基板１０には、スタブ長を四分の１波長とする共振体となるのを防止でき、特性の悪化を防止することができる。
図２に示すように、本発明の一実施の形態に係る高周波信号伝送基板１０の変形例の高周波信号伝送基板１０ａは、ビア１５の複数個の中にセラミック基板１１の信号導体線路１３と並行する相対向する外周辺に設けられるキャスタレーション導体２９が含まれるている。このキャスタレーション導体２９は、セラミック基板１１に形成される貫通孔の壁面にタングステンや、モリブデン等の高融点の導体金属を形成することで、セラミック基板１１に設けられた第１のグランド導体膜１４ａと、第２のグランド導体膜１６を電気的に導通状態とすることができると共に、キャスタレーション導体２９が第１のグランド導体膜１４ａの端部となるので、電流の流れの反射による反射ノイズを防止することができる。なお、第１のグランド導体膜１４ａには、前記の高周波信号伝送基板１０の場合と同様に、切り欠き部２４が設けられている。
図３（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係る高周波信号伝送基板１０の他の変形例の高周波信号伝送基板１０ｂは、パッケージ型からなり、例えば、半導体素子２５を収納するためのキャビティ部３０を、半導体素子２５を囲繞できる程度の穴を設けたセラミック基板１１ａと、穴を設けないセラミック製や、金属製からなる平板３１を貼り合わせることで形成する形態からなっている。そして、高周波信号伝送基板１０ｂは、キャビティ部３０の相対向する稜線部１２ａ、１２ｂのそれぞれからセラミック基板１１ａの上面に延設して信号導体線路１３ａと、第１のグランド導体膜１４ｂを形成している。なお、それぞれの第１のグランド導体膜１４ｂには、前記の高周波信号伝送基板１０、１０ａの場合と同様に、切り欠き部２４が設けられている。また、それぞれの第１のグランド導体膜１４ｂは、ビア１５を介してセラミック基板１１ａの下方側に形成された第２のグランド導体膜１６と電気的に導通状態となっている。上記の平板３１が金属製からなる場合には、半導体素子２５からの発熱を効率的に放熱することができるヒートシンク板となり、例えば、セラミックと熱膨張係数が近似するＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金）等の金属部材が用いられ、セラミック基板１１ａには、ろう付け接合等で接合されている。
次に、本発明者は、有限要素法のシミュレーションによって、本発明の高周波信号伝送基板１０の第１のグランド導体膜１４に、例えば、Ｌ字形状の切り欠き部２４を設けた発明構造の実施例と、本発明の高周波信号伝送基板１０と同じ形態からなり、第１のグランド導体膜１４に切り欠き部２４を設けない従来の高周波信号伝送基板の従来構造の比較例について、周波数３５ＧＨＺ〜６０ＧＨＺでのＳパラメータＭａｇ．Ｓ２１の特性と、エネルギー放射の割合の変化を比較した。その結果を図４（Ａ）、（Ｂ）に示す。
図４（Ａ）、（Ｂ）に示すように、本発明の高周波信号伝送基板１０は、周波数５０ＧＨＺ〜５６ＧＨＺ付近でＳパラメータＭａｇ．Ｓ２１の特性と、エネルギー放射の割合のいずれもが改善していることが確認できた。
本発明の高周波信号伝送基板は、ドライバアンプ等の半導体素子のグランドと接続させて、高周波信号の特性の悪化を防止できる伝送基板として用いることができる。
本発明の一実施の形態に係る高周波信号伝送基板の部分拡大斜視図である。 同高周波信号伝送基板の変形例の部分拡大斜視図である。 （Ａ）〜（Ｃ）はそれぞれ同高周波信号伝送基板の他の変形例の部分拡大平面図、Ａ−Ａ’線縦断面図である。 （Ａ）、（Ｂ）はそれぞれ同高周波信号伝送基板と従来の高周波信号伝送基板のシミュレーションによる特性値の説明図である。 （Ａ）〜（Ｃ）は従来の高周波信号伝送基板に半導体素子を搭載する部分拡大平面図、Ｂ−Ｂ’線縦断面図、Ｃ−Ｃ’線縦断面図である。
符号の説明
１０、１０ａ、１０ｂ：高周波信号伝送基板、１１、１１ａ：セラミック基板、１２、１２ａ、１２ｂ：稜線部、１３、１３ａ：信号導体線路、１４、１４ａ、１４ｂ：第１のグランド導体膜、１５：ビア、１６：第２のグランド導体膜、１７：グランド付きコプレーナ線路、１８：テーパ部、１９：ストリップ導体線路、２０：マイクロストリップ線路、２１：近接部、２２：ビア周辺部、２３：繋ぎ部、２４：切り欠き部、２５：半導体素子、２６：ボンディングワイヤ、２７：信号用ボンディングパッド、２８：グランド用ボンディングパッド、２９：キャスタレーション導体、３０：キャビティ部、３１：平板

Claims (2)

  1. セラミック基板の上面の一つの稜線部から延設する信号導体線路と、該信号導体線路の両側に所定の間隔を設けて前記稜線部から延設する第１のグランド導体膜と、該第１のグランド導体膜と複数のビアを介して電気的に導通状態の前記セラミック基板の下方側の第２のグランド導体膜とからなるグランド付きコプレーナ線路を有すると共に、前記信号導体線路の線幅を近接する前記第１のグランド導体膜の終端あたりの位置に設けるテーパ部で幅広として延設するストリップ導体線路と、前記第２のグランド導体膜とからなるマイクロストリップ線路を有する高周波信号伝送基板において、
    前記ビアの複数個を前記信号導体線路から遠ざかる方向に配列して有すると共に、前記稜線部から延設する前記第１のグランド導体膜の前記信号導体線路の近接部、前記ビアの複数個を含むビア周辺部、及び該ビア周辺部と前記近接部を導通状態とする繋ぎ部を残して前記第１のグランド導体膜に前記稜線部から延設する導体膜が設けられない切り欠き部を有することを特徴とする高周波信号伝送基板。
  2. 請求項１記載の高周波信号伝送基板において、前記ビアの複数個の中に前記セラミック基板の前記信号導体線路と並行する相対向する外周辺に設けられるキャスタレーション導体が含まれることを特徴とする高周波信号伝送基板。
JP2006329509A 2006-12-06 2006-12-06 高周波信号伝送基板 Pending JP2008147757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006329509A JP2008147757A (ja) 2006-12-06 2006-12-06 高周波信号伝送基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006329509A JP2008147757A (ja) 2006-12-06 2006-12-06 高周波信号伝送基板

Publications (1)

Publication Number Publication Date
JP2008147757A true JP2008147757A (ja) 2008-06-26

Family

ID=39607482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006329509A Pending JP2008147757A (ja) 2006-12-06 2006-12-06 高周波信号伝送基板

Country Status (1)

Country Link
JP (1) JP2008147757A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011182039A (ja) * 2010-02-26 2011-09-15 Sumitomo Metal Electronics Devices Inc 高周波用伝送線路基板
KR101120043B1 (ko) 2009-12-29 2012-03-22 이엠와이즈 통신(주) 마이크로스트립 선로와 서스펜디드 스트립선로간 전이구조 및 그 응용 모듈
JP2013160913A (ja) * 2012-02-03 2013-08-19 Sumitomo Electric Device Innovations Inc 信号伝送路および光変調装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120043B1 (ko) 2009-12-29 2012-03-22 이엠와이즈 통신(주) 마이크로스트립 선로와 서스펜디드 스트립선로간 전이구조 및 그 응용 모듈
JP2011182039A (ja) * 2010-02-26 2011-09-15 Sumitomo Metal Electronics Devices Inc 高周波用伝送線路基板
JP2013160913A (ja) * 2012-02-03 2013-08-19 Sumitomo Electric Device Innovations Inc 信号伝送路および光変調装置

Similar Documents

Publication Publication Date Title
US10790245B2 (en) High-frequency ceramic board and high-frequency semiconductor element package
WO2016017574A1 (ja) 電子部品収納用パッケージおよびそれを備えた電子装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
JP2016146439A (ja) 高周波用半導体素子収納用パッケージ
JP4882974B2 (ja) 高周波モジュール
JP2008147757A (ja) 高周波信号伝送基板
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
WO2021049111A1 (ja) 端子構造、パッケージ、および、端子構造の製造方法
JP4755426B2 (ja) セラミック基板の製造方法
JP2005243970A (ja) 複合回路基板
JP3922551B2 (ja) 高周波用伝送線路基板
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2010161093A (ja) セラミックパッケージ
JP2007311436A (ja) 電子部品収納用セラミックパッケージ
JP3921079B2 (ja) 配線基板
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
JP3784185B2 (ja) 電子部品搭載用配線基板
JP6744103B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP4514597B2 (ja) 電子部品実装用基板
JP2011044847A (ja) 多層回路及びパッケージ
JP4127390B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5257763B2 (ja) 多層回路基板
JP6769830B2 (ja) 半導体パッケージおよび半導体装置