JP4127390B2

JP4127390B2 - 半導体素子収納用パッケージおよび半導体装置

Info

Publication number: JP4127390B2
Application number: JP2003204185A
Authority: JP
Inventors: 信幸田中
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-07-30
Filing date: 2003-07-30
Publication date: 2008-07-30
Anticipated expiration: 2023-07-30
Also published as: JP2005050939A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置を組み立てる際に、位置決め用の円孔が設けられたリードフレームを利用するものがあった。このようなリードフレームを利用した半導体装置を図面に基づき説明する。図４は従来の半導体装置の例を示す平面図であり、101はリードフレーム、102は平板部、103はリード端子部、104は吊りリード部、105は円孔、111はモールド樹脂、113は半導体素子である。
【０００３】
リードフレーム101は、鉄（Ｆｅ）−ニッケル（Ｎｉ）合金や銅（Ｃｕ）合金等の金属から成り、上側主面に半導体素子113を載置するための載置部を有する平板部102と、リードフレーム101の内周面から平板部102に向けて延出し、半導体素子113と電気的に接続されるリード端子部103と、平板部102を支持するための平板部102から延出して平板部102の周囲のリードフレーム101に結合された吊りリード部104と、リードフレーム101の吊りリード部104の延長線上に設けられた円孔105とを有しており、リードフレーム101となる金属のインゴットに圧延加工や打ち抜き加工，エッチング加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。
【０００４】
平板部102の上側主面の中央付近には、ＩＣ、ＬＳＩ等の半導体素子113を載置するための載置部が形成されており、載置部には半導体素子113が半田等の接合材により載置固定される。そして、半導体素子113は、その電極がリード端子部103にボンディングワイヤ等の電気的接続手段（図示せず）を介して電気的に接続され、その後平板部102，半導体素子113および電気的接続手段が覆われるようにしてエポキシ系のモールド樹脂111にて樹脂封止されることにより半導体装置が形成される。そして、リード端子部103と吊りリード部104を切断して、リードフレーム101から個々の半導体装置を切り離すことによって製品としての半導体装置が形成される（例えば、下記の特許文献１参照）。
【０００５】
平板部102に半導体素子113を載置する際、半導体素子113とリード端子部103とを電気的接続する際、モールド樹脂111にて樹脂封止する際、およびリード端子部103と吊りリード部104を切断してリードフレーム101から個々の半導体装置を切り離す際には、リードフレーム101の円孔105を半導体製造装置のピンに装着することで、リードフレーム101を半導体製造装置に対して正確に位置合わせすることができ、この方法によって精度のよい半導体装置を効率よく製作できるようになっている。すなわち、平板部102の所望の位置に半導体素子113を載置させることができるとともに、半導体素子113の電極とリード端子部103とをボンディングワイヤ等の電気的接続手段によって確実に接合することができ、また電気的接続手段の長さが長くなってしまうことも防止できる。その結果、半導体装置を精度よく正確に組み立てることができ、半導体素子113の作動性を優れたものとすることができる。
【０００６】
以上のように、従来の半導体装置によれば、リードフレーム101に円孔105を設けることによって半導体製造装置を用いて効率よく製造でき量産性に優れた半導体装置とすることができるとともに、半導体素子113の作動性に優れた半導体装置とすることができる。
【０００７】
【特許文献１】
特開平５−315525号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置は、半導体素子113に入出力する信号が高周波帯域のものとなると、リード端子部103を伝送する高周波信号に発生する反射損失や透過損失といった伝送損失が大きくなるために、従来の半導体装置は高周波信号用としては充分対応できないものであった。これはリード端子部103をエポキシ系のモールド樹脂111にて樹脂封止する簡単な構造のために、リード端子部103を特性インピーダンス値に整合させた伝送線路とするのが困難であるためであり、その結果、半導体素子113の作動性を低下させてしまうということによる。
【０００９】
特に、半導体素子113に入出力される高周波信号が１ＧＨｚ以上である場合、上記問題点が顕著なものとなっていた。
【００１０】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、効率よく製造でき量産性に優れるとともに、高周波信号に対する作動性に優れた半導体素子収納用パッケージおよび半導体装置を得ることにある。
【００１１】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する平板部と、該平板部から延出して前記平板部の周囲のリードフレームに結合された吊りリード部と、前記リードフレームの前記吊りリード部の延長線上に設けられた円孔と、前記リードフレームの内周面から前記平板部に向けて延出したリード端子部と、下面にメタライズ層が形成されるとともに、前記載置部を取り囲むように設けられたセラミック枠体と、を具備し、前記メタライズ層と前記平板部とがロウ付けされた半導体素子収納用パッケージであって、前記リードフレームは、前記吊りリード部と前記円孔との間に、両端に円弧部を有するとともに前記吊りリード部の延長線に直交するように延びたスリットが形成され、前記吊りリード部の幅Ａと、前記スリットの長さＣと、前記スリットの幅Ｄとが、以下の条件式３Ａ≦Ｃ≦５Ａ、且つ、０．２Ａ≦Ｄ≦０．４Ａを満足することを特徴とするものである。
また、前記スリットは、前記円弧部が前記円孔側に延出するように設けられてなることが好ましい。
【００１２】
本発明の半導体素子収納用パッケージによれば、凹部の内側から下面の外周部にかけて形成されたメタライズ配線層と、下面の貫通孔の周囲に形成されたメタライズ層とを具備したセラミック枠体を備えることによって、メタライズ配線層を高周波信号の特性インピーダンス値に整合された伝送線路とすることができ、半導体素子に入出力される電気信号が高周波帯域のものとなっても、メタライズ配線層の部分が高周波信号に反射損失や透過損失といった伝送損失を生じさせることがない。その結果、高周波信号を極めて効率よく伝送させることができる半導体素子収納用パッケージとできる。
【００１３】
また、平板部の上側主面の外周部がセラミック枠体のメタライズ層にロウ付けされることによって、リードフレームのセラミック枠体が接合された部分とその周辺のリードフレームとの間に熱膨張差が生じ、吊りリード部がリードフレームに結合される付け根付近でリードフレームに歪による応力が加わっても、リードフレームの吊りリード部と円孔との間に、両端に円弧部を有するとともに吊りリード部の延長線に直交するように延びたスリットが形成されていることによって円孔の部分に歪による応力が及ばないようにできるので、円孔が歪による応力によって楕円形の孔に変形してしまうことがない。
【００１４】
そして、リードフレームの円孔が変形することがないことから、半導体装置を製造するときに、円孔が半導体製造装置のピンに完全に嵌らなくなるのを防止することができ、半導体製造装置に対して半導体装置を正確に位置合わせすることができる半導体素子収納用パッケージとすることができる。
【００１５】
また、スリットが変形することによって歪による応力を吸収するのでセラミック枠体に歪による応力が加わってクラック等の破損を生じさせてしまうのを有効に防止することができることから、半導体素子収納用パッケージ内部を確実に気密に封止することができ、内部に載置された半導体素子が外気に曝されて劣化するのを防止することができる。従って、高周波信号に対して半導体素子を正常かつ安定に作動させ得る半導体装置を得ることができる半導体素子収納用パッケージとすることができる。
【００１６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記メタライズ配線層に電気的に接続された半導体素子と、前記セラミック枠体の上面に前記凹部を塞ぐように取着された蓋体とを具備していることを特徴とするものである。
【００１７】
本発明の半導体装置によれば、上記本発明の半導体素子収納用パッケージを具備していることから、製造効率がよく、量産性に優れた半導体装置とすることができるとともに、メタライズ配線層を備えたセラミック枠体により高周波信号に対する半導体素子の作動性に優れた半導体装置とすることができる。
【００１８】
また、セラミック枠体の上面に凹部を塞ぐように蓋体が取着されることによって、半導体素子を気密に封止することができるので、高周波信号に対して半導体素子が正常かつ安定に作動する半導体装置とすることができる。
【００１９】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図１は本発明の半導体素子収納用パッケージ（以下、単にパッケージともいう）の実施の形態の一例を示す平面図、図２は図１のＸ−Ｘ’線における断面図である。図１、図２において、１はリードフレーム、２は平板部、２ａは搭載部、３はリード端子部、４は吊りリード部、５は円孔、６はスリット、11はセラミック枠体、11ａはメタライズ配線層、11ｂはメタライズ層、11ｃは貫通孔、13は半導体素子である。
【００２０】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子13を載置するための載置部２ａを有する平板部２と、平板部２の側面から延出して平板部２の周囲のリードフレーム１に結合された吊りリード部４と、リードフレーム１の吊りリード部４の延長線上に設けられた円孔５と、リードフレーム１の内周面から平板部２に向けて延出した半導体素子13と電気的に接続されるリード端子部３と、リードフレーム１の吊りリード部４と円孔５との間に、両端に円弧部６ａを有するスリット６とを具備するリードフレーム１と、上面に凹部が形成されるとともに凹部の底面の中央部から下面にかけて貫通孔11ｃが形成されたセラミック枠体11の内側からセラミック枠体11の下面の外周部にかけて形成されたメタライズ配線層11ａと、セラミック枠体11の下面の貫通孔11ｃの周囲に形成されたメタライズ層11ｂとを具備するセラミック枠体11とを有し、平板部２の載置部２ａがセラミック枠体11によって取り囲まれるように平板部２の上側主面の外周部がセラミック枠体11のメタライズ層11ｂにロウ付けされるとともに、リード端子部３とメタライズ配線層11ａとが電気的に接続されている。
【００２１】
リードフレーム１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）合金，鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）合金等の金属から成り、リードフレーム１となる金属のインゴットに圧延加工や打ち抜き加工，エッチング加工等の従来周知の金属加工法を施すことによって上記所定の形状に製作される。
【００２２】
セラミック枠体11は、アルミナ（Ａｌ_２Ｏ_３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，ムライト（３Ａｌ_２Ｏ_３・２ＳｉＯ_２）質焼結体等のセラミックスからなる四角枠状のものである。このセラミック枠体11は上面に凹部が形成され、凹部の内側からセラミック枠体11の下面の外周部にかけてタングステン（Ｗ），モリブデン（Ｍｏ）等から成るメタライズ配線層11ａが形成され、下面の貫通孔11ｃの周囲の平板部２の上側主面の外周部とロウ付けされる部分にも、メタライズ配線層11ａと同様にタングステン（Ｗ），モリブデン（Ｍｏ）等から成るメタライズ層11ｂが形成される。
【００２３】
このようなセラミック枠体11は以下のようにして作製される。
例えば、セラミック枠体11がアルミナ質焼結体から成る場合、先ず酸化アルミニウム（Ａｌ_２Ｏ_３），酸化珪素（ＳｉＯ_２），酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ，可塑剤，溶剤等を添加混合して泥漿状となし、これに従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用することにより複数のセラミックグリーンシートを得る。
【００２４】
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダ，可塑剤，溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、メタライズ配線層11ａ，メタライズ層11ｂとなる金属ペースト層を所定パターンに形成する。また、メタライズ配線層11ａを構成しセラミック枠体11の内部を上下に貫通する貫通導体の部分は、セラミックグリーンシートを金型等によって打ち抜き加工を施すことによって、貫通導体を形成する所望の位置に貫通孔を形成し、この貫通孔に貫通導体となる上記金属ペーストを充填して金属ペースト層を形成する。そして、これら複数のセラミックグリーンシートを積層した後還元雰囲気中、約1600℃の温度で焼成することにより製作することができる。
【００２５】
そして、リードフレーム１とセラミック枠体11とを平板部２の載置部２ａがセラミック枠体11によって取り囲まれるように位置合わせし、平板部２の上側主面の外周部をメタライズ層11ｂに銀（Ａｇ）ロウやＡｇ−Ｃｕロウ等のロウ材によってロウ付けするとともに、リード端子部３とメタライズ配線層11ａとを同じく銀（Ａｇ）ロウやＡｇ−Ｃｕロウ等のロウ材によって電気的に接続することによって本発明のパッケージとなる。
【００２６】
そしてさらに、本発明のパッケージの載置部２ａに半導体素子13を半田等の接合材を介して載置固定するとともに、半導体素子13の電極をメタライズ配線層11ａにボンディングワイヤ等の電気的接続手段（図示せず）を介して電気的に接続し、セラミック枠体11の上面に凹部を塞ぐようにＦｅ−Ｎｉ−Ｃｏ合金等の金属やアルミナ質焼結体等のセラミックスや樹脂等から成る蓋体12を取着することによって、半導体素子13が気密に封止され、半導体装置が組み立てられる。そして、リード端子部３と吊りリード部４を切断して、リードフレーム１から個々の半導体装置を切り離すことによって製品としての半導体装置が得られる。
【００２７】
本発明のパッケージおよび半導体装置によれば、平板部２に半導体素子13を載置する際、半導体素子13とリード端子部３とを電気的接続する際、セラミック枠体11の上面に蓋体12を取着する際、およびリード端子部３と吊りリード部４とを切断してリードフレーム１から個々の半導体装置を切り離す際には、リードフレーム１の円孔５を半導体製造装置のピンに装着することで正確な位置合わせをすることができ、この方法によって、平板部２の所望の位置に半導体素子13を正確に載置させることができるとともに、半導体素子13の電極とメタライズ配線層11ａとをボンディングワイヤ等の電気的接続手段により確実に接続することができ、また電気的接続手段の長さが長くなってしまうことも防止でき、蓋体12をセラミック枠体11の上面に正確に取着することができる。その結果、半導体素子13の作動性を優れたものとすることができる。
【００２８】
なお、吊りリード部４の延長線上に円孔５を設けることによって、平板部２と円孔５との距離が最短距離となって、半導体製造装置に対しての平板部２の位置合わせの精度を非常に良好なものとすることができる。
【００２９】
また、リードフレーム１に円孔５を設けることによって、半導体装置の製造装置を用いて半導体装置を効率よく製造でき量産性に優れたものとすることができる。
【００３０】
さらに、セラミック枠体11の凹部の内側から下面の外周部にかけて形成されるメタライズ配線層11ａを介して半導体素子13の電極とリード端子部３とを電気的に接続することから、メタライズ配線層11ａの両側に接地導体を設けてコプレーナ線路としたり、貫通導体となる部分の周囲に貫通接地導体を設けたりすることができるようになるので、メタライズ配線層11ａを特性インピーダンス値に整合された伝送線路とすることができ、半導体素子13に入出力される電気信号が高周波帯域のものとなっても、メタライズ配線層11ａの部分が高周波信号に反射損失や透過損失といった伝送損失を生じさせることがない。その結果、高周波信号を極めて効率よく伝送させることができるパッケージとすることができる。
【００３１】
また、セラミック枠体11の上面に凹部を塞ぐように蓋体12が接合されることによって、半導体素子13を気密に封止することができ、半導体素子13を外部雰囲気から保護することができて、その性能が劣化することを防止することができる。従って、高周波信号に対して半導体素子13を正常かつ安定に作動させ得るパッケージとすることができる。
【００３２】
また、平板部２の上側主面の外周部がセラミック枠体11のメタライズ層11ｂにロウ付けされることにより、リードフレーム１のセラミック枠体11が接合された部分とその周辺のリードフレーム１との間に熱膨張差が生じ、吊りリード部４がリードフレーム１に結合される付け根付近でリードフレーム１に歪による応力が加わると、円孔５が歪による応力に引っ張られて楕円形の孔に変形してしまう場合があるが、本発明のパッケージによれば、リードフレーム１の吊りリード部４と円孔５との間に、両端に円弧部６ａを有するとともに吊りリード部４の延長線に直交するように延びたスリット６が形成されていることによってスリット６が変形し、円孔５の部分に歪による応力が及ばないようにできるので、円孔５が楕円形の孔に変形してしまうことがない。
【００３３】
また、この歪による応力がセラミック枠体11に作用し、セラミック枠体11にクラック等の破損を生じさせてしまう場合も考えられるが、リードフレーム１の吊りリード部４と円孔５との間に、両端に円弧部６ａを有するとともに吊りリード部４の延長線に直交するように延びたスリット６が形成されていることによってスリット６が変形し、歪による応力を吸収するのでセラミック枠体11にクラック等の破損を生じさせてしまうのを有効に防止することができる。
【００３４】
なお、スリット６の両端に円弧部６ａを有することによって、スリット６の両端を均一に曲げるように変形させることができるので、スリット６を変形し易くすることができる。
【００３５】
円弧部６ａは、例えば図１に示すようにスリット６の円孔５側に半円状に延出するように設ければよい。また、図３（ａ）に示すようにスリット６と同じ幅でスリット６の長さ方向に半円状に延出するように設けたり、あるいは図３（ｂ）に示すように長孔６の幅よりも大きい幅の円弧状に設けたりしてもよく、種々の円弧状の円弧部６ａとし得る。スリット６の両端を角を有しない円弧部６ａとすることにより、スリット６に歪による応力がかかった際に、角に歪による応力が集中してスリット６が両端部で裂けてしまうことを防ぐことができるので、スリット６が裂けてリードフレーム１の強度を弱くする虞がない。
【００３６】
リードフレーム１のセラミック枠体11が接合された部分に熱膨張差が生じる場合、吊りリード部４がリードフレーム１の外周部へ向かって延びるように変形する場合が多く、スリット６の幅を狭めるように変形することから、好ましくは、図１に示すように円弧部６ａは円孔５側に延出するように設けられるのがよく、この構成によって、スリット６を幅を狭めるように変形させ易くできる。
【００３７】
従って、平板部２の上側主面の外周部がセラミック枠体11のメタライズ層11ｂにロウ付けされることにより、リードフレーム１のセラミック枠体11が接合された部分とその周辺のリードフレーム１間に熱膨張差が生じてもリードフレーム１の円孔５が変形することがないことから、円孔５を半導体製造装置のピンに確実に嵌めて、半導体製造装置に対して正確に本発明のパッケージの位置合わせをすることができる。
【００３８】
具体的には、平板部２に半導体素子13を載置する際、半導体素子13とメタライズ配線層11ａとを電気的接続手段で接続する際、セラミック枠体11の上面に蓋体12を取着して内部を気密封止する際、およびリード端子部３と吊りリード部４とを切断してリードフレーム１から個々の半導体装置を切り離す際に、リードフレーム１の円孔５を半導体製造装置のピンに装着して半導体製造装置に対してパッケージを正確に位置合わせすることができる。その結果、セラミック枠体11を用いた場合においても半導体製造装置を用いて半導体装置を精密に効率よく製造できる。
【００３９】
また、セラミック枠体11にクラック等の破損が生じるのを有効に防止することができることから、本発明のパッケージの内部を確実に気密に保持することができ、半導体素子13を外部雰囲気から保護することができる。従って、高周波信号に対して半導体素子13を正常かつ安定に作動させ得るパッケージとすることができる。
【００４０】
なお、好ましくは、図１に示すように吊りリード部４の幅をＡ，セラミック枠体11の幅をＢとするときに、0.2Ｂ≦Ａ≦0.5Ｂとするのがよく、これにより、セラミック枠体11を吊りリード部４によってリードフレーム１上に安定に支持できるとともに、セラミック枠体11にリードフレーム１との熱膨張差による歪による応力が大きく加わるのを抑制し、セラミック枠体１にクラック等の破損を生じるのを有効に防止することができる。
【００４１】
Ａ＜0.2Ｂであると、吊りリード部４の幅が狭くなりすぎてしまい、セラミック枠体11を平板部２上に載置すると吊りリード部４がたわんでしまったり、平板部２が傾いたりする場合があり、Ａ＞0.5Ｂであると、吊りリード部４の幅が広すぎてしまい、セラミック枠体11に熱膨張差による歪による応力が大きく加わって、セラミック枠体１にクラック等の破損を生じさせてしまう場合がある。
【００４２】
また好ましくは、図１に示すようにスリット６の長さをＣ，幅をＤとすると、ＣとＤは吊りリード部４の幅Ａに対して、それぞれ３Ａ≦Ｃ≦５Ａ，0.2Ａ≦Ｄ≦0.4Ａとするのがよく、これにより、スリット６が変形することによって歪による応力を吸収させやすくすることができ、円孔５が楕円形の孔に変形してしまったり、セラミック枠体11にリードフレーム１の歪による応力が加わってセラミック枠体11にクラック等の破損を生じさせてしまったりするのをより確実に防止することができる。Ｃ＜３Ａ，Ｄ＜0.2Ａとなると、スリット６の長さが短くなりすぎるとともに幅が狭くなりすぎてしまい、スリット６でリードフレーム１の歪みを完全に吸収させることが困難となり、スリット６の加工も困難となる。また、Ｃ＞５Ａ，Ｄ＞0.4Ａとなると、スリット６の大きさに応じてリードフレーム１を大きくする必要があり、リードフレーム１の無駄となる部分が増えてしまう。
【００４３】
なお、平板部２，リード端子部３，吊りリード部４およびメタライズ配線層11ａは、その露出した表面に耐蝕性に優れ、かつ導電性接着材との濡れ性に優れる金属、具体的には厚さ0.5〜９μｍのＮｉ層や厚さ0.5〜５μｍのＡｕ層をめっき法等により被着させておくのがよく、これにより、平板部２，リード端子部３，吊りリード部４およびメタライズ配線層11ａの酸化腐食を有効に防止することができるとともに、平板部２，リード端子部３，吊りリード部４およびメタライズ配線層11ａに対するボンディングワイヤの接続性や導電性接着材等の濡れ性を良好なものとしてこれらの密着性を良好なものとすることができる。
【００４４】
このようにして製造された半導体装置は、リード端子部３のメタライズ配線層11ａに接合されていない側の端部を外部電気回路基板（図示せず）の配線導体等と電気的に接続するとともに、平板部２の下面を外部電気回路基板の上面に固定することによって外部電気回路基板と接続されて、高周波帯域の信号を入出力することができるものとなり、高周波信号に対する作動性に優れた半導体装置となる。
【００４５】
尚、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、スリット６の平面視形状が円孔５側へ中央部が突出するように折れ曲がったへの字型の折れ線状であってもよく、この構成により、リードフレーム１に生ずる歪みをより有効に吸収させることができる。
【００４６】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、凹部の内側から下面の外周部にかけて形成されたメタライズ配線層と、下面の貫通孔の周囲に形成されたメタライズ層とを具備したセラミック枠体を備えることによって、メタライズ配線層を高周波信号の特性インピーダンス値に整合された伝送線路とすることができ、半導体素子に入出力される電気信号が高周波帯域のものとなっても、メタライズ配線層の部分が高周波信号に反射損失や透過損失といった伝送損失を生じさせることがない。その結果、高周波信号を極めて効率よく伝送させることができる半導体素子収納用パッケージとできる。
【００４７】
また、平板部の上側主面の外周部がセラミック枠体のメタライズ層にロウ付けされることによって、リードフレームのセラミック枠体が接合された部分とその周辺のリードフレームとの間に熱膨張差が生じ、吊りリード部がリードフレームに結合される付け根付近でリードフレームに歪による応力が加わっても、リードフレームの吊りリード部と円孔との間に、両端に円弧部を有するとともに吊りリード部の延長線に直交するように延びたスリットが形成されていることによって円孔の部分に歪による応力が及ばないようにできるので、円孔が歪による応力によって楕円形の孔に変形してしまうことがない。
【００４８】
そして、リードフレームの円孔が変形することがないことから、半導体装置を製造するときに、円孔が半導体製造装置のピンに完全に嵌らなくなるのを防止することができ、半導体製造装置に対して半導体装置を正確に位置合わせすることができる半導体素子収納用パッケージとすることができる。
【００４９】
また、スリットが変形することによって歪による応力を吸収するのでセラミック枠体に歪による応力が加わってクラック等の破損を生じさせてしまうのを有効に防止することができることから、半導体素子収納用パッケージ内部を確実に気密に封止することができ、内部に載置された半導体素子が外気に曝されて劣化するのを防止することができる。従って、高周波信号に対して半導体素子を正常かつ安定に作動させ得る半導体装置を得ることができる半導体素子収納用パッケージとすることができる。
【００５０】
また、本発明の半導体装置によれば、上記本発明の半導体素子収納用パッケージを具備していることから、製造効率がよく、量産性に優れた半導体装置とすることができるとともに、メタライズ配線層を備えたセラミック枠体により高周波信号に対する半導体素子の作動性に優れた半導体装置とすることができる。
【００５１】
また、セラミック枠体の上面に凹部を塞ぐように蓋体が取着されることによって、半導体素子を気密に封止することができるので、高周波信号に対して半導体素子が正常かつ安定に作動する半導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す平面図である。
【図２】図１の半導体素子収納用パッケージのＸ−Ｘ’線における断面図である。
【図３】（ａ），（ｂ）は本発明の半導体素子収納用パッケージのスリットの形態の例をそれぞれ示す要部拡大平面図である。
【図４】従来の半導体素子収納用パッケージの例を示す平面図である。
【符号の説明】
１：リードフレーム
２：平板部
２ａ：載置部
３：リード端子部
４：吊りリード部
５：円孔
６：スリット
６ａ：円弧部
11：セラミック枠体
11ａ：メタライズ配線層
11ｂ：メタライズ層
11ｃ：貫通孔
12：蓋体
13：半導体素子

Claims

上側主面に半導体素子を載置するための載置部を有する平板部と、該平板部から延出して前記平板部の周囲のリードフレームに結合された吊りリード部と、前記リードフレームの前記吊りリード部の延長線上に設けられた円孔と、前記リードフレームの内周面から前記平板部に向けて延出したリード端子部と、
下面にメタライズ層が形成されるとともに、前記載置部を取り囲むように設けられたセラミック枠体と、
を具備し、
前記メタライズ層と前記平板部とがロウ付けされた半導体素子収納用パッケージであって、
前記リードフレームは、前記吊りリード部と前記円孔との間に、両端に円弧部を有するとともに前記吊りリード部の延長線に直交するように延びたスリットが形成され、
前記吊りリード部の幅Ａと、前記スリットの長さＣと、前記スリットの幅Ｄとが、以下の条件式
３Ａ≦Ｃ≦５Ａ、且つ、０．２Ａ≦Ｄ≦０．４Ａ
を満足することを特徴とする半導体素子収納用パッケージ。
前記スリットは、前記円弧部が前記円孔側に延出するように設けられてなることを特徴とする請求項１に記載の半導体収納用パッケージ。
請求項１又は請求項２に記載の半導体素子収納用パッケージと、
前記載置部に載置された半導体素子と、
前記セラミック枠体の上面を塞ぐように取着された蓋体と
を具備していることを特徴とする半導体装置。