JP4177849B2 - 電子部品搭載用配線基板および電子装置 - Google Patents

電子部品搭載用配線基板および電子装置 Download PDF

Info

Publication number
JP4177849B2
JP4177849B2 JP2006030502A JP2006030502A JP4177849B2 JP 4177849 B2 JP4177849 B2 JP 4177849B2 JP 2006030502 A JP2006030502 A JP 2006030502A JP 2006030502 A JP2006030502 A JP 2006030502A JP 4177849 B2 JP4177849 B2 JP 4177849B2
Authority
JP
Japan
Prior art keywords
conductor
conductors
signal wiring
ground
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006030502A
Other languages
English (en)
Other versions
JP2006186386A (ja
Inventor
久義 和田
克亨 吉田
貴幸 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006030502A priority Critical patent/JP4177849B2/ja
Publication of JP2006186386A publication Critical patent/JP2006186386A/ja
Application granted granted Critical
Publication of JP4177849B2 publication Critical patent/JP4177849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、高速で作動する半導体素子や光半導体素子等の電子部品を搭載するための配線基板および電子装置に関するものである。
高速で作動する半導体素子や光半導体素子等の電子部品を搭載するための配線基板においては、高速の信号を正確かつ効率良く伝播させるために、高速信号が伝播する信号用配線導体のアイソレーションを高めたり特性インピーダンスの整合を図ったりすること等が重要である。
このような配線基板として例えば特許第2796143 号公報には、信号が伝播する信号用配線導体(信号線)のアイソレーション値を高めたり特性インピーダンスの整合を図ったりするためのグランド導体層(グランド層)を基板の2つ以上の面に設けるとともに、これらのグランド層同士を信号用配線導体の近くに設けた多数の貫通導体(ヴィアフィル)を介して接続して成る配線基板が示されている。
この配線基板では、貫通導体の周りに隙間やクラックが発生したりすること等を防止するために貫通導体の直径を0.05〜0.15mmとしており、また貫通導体形成領域部分の横断面における貫通導体の面積比を3〜25%としている。そして、これらにより10GHz前後の高速信号を配線導体に伝播させることができる。
しかしながら、上述の配線基板は、貫通導体の直径が0.05〜0.15mmと小さいことから、貫通導体のインダクタンスが大きなものとなるとともに貫通導体とグランド導体層との接続信頼性が低いものとなり、このためグランド導体層と貫通導体とで安定したグランドネットワークを形成することができず、例えば10GHzを超える高速の信号を効率よく正確に伝播させることが困難であるという問題点を有していた。
本発明は、かかる問題点に鑑み案出されたものであり、その目的は貫通導体により信号用配線導体のアイソレーションや特性インピーダンスの整合を良好に確保するとともにのグランド導体層と貫通導体とで安定したグランドネットワークを形成し、例えば10GHzを超える高速の信号を効率よく正確に伝播させることができる配線基板を提供することにある。
本発明は、電子部品を搭載する凹部が上面の中央部に設けられた絶縁基体と、該絶縁基体の前記上面において、前記凹部から放射状に形成された複数の信号用配線導体と、前記絶縁基体の前記上面における前記複数の信号用配線導体間に形成された第1のグランド導体層と、前記絶縁基体の内部に形成されるとともに前記凹部の底面に露出する第2のグランド導体層と、前記第1および第2のグランド導体層に電気的に接続されており、前記複数の信号用配線導体の両側に配設された複数の貫通導体とを備え、前記複数の貫通導体が、該貫通導体の直径の0.5〜5倍の隣接間隔で分散して配設されており、前記複数の貫通導体は、前記複数の信号用配線導体に沿ってその両側に1列ずつ並べて配設された第1の貫通導体と、該第1の貫通導体より外側の領域に分散して配設された、前記第1の貫通導体よりも直径が大きい第2の貫通導体とから成ることを特徴とするものである。
本発明は、電子部品を搭載する凹部が上面の中央部に設けられた絶縁基体と、絶縁基体の上面において、凹部から放射状に形成された複数の信号用配線導体と、絶縁基体の上面における複数の信号用配線導体間に形成された第1のグランド導体層と、絶縁基体の内部に形成されるとともに凹部の底面に露出する第2のグランド導体層と、第1および第2のグランド導体層に電気的に接続されており、複数の信号用配線導体の両側に配設された複数の貫通導体とを備え、複数の貫通導体が、貫通導体の直径の0.5〜5倍の隣接間隔で分散して配設されており、複数の貫通導体は、複数の信号用配線導体に沿ってその両側に1列ずつ並べて配設された第1の貫通導体と、第1の貫通導体より外側の領域に分散して配設された、第1の貫通導体よりも直径が大きい第2の貫通導体とから成ることにより、信号用配線導体のアイソレーションや特性インピーダンス整合を良好なものとすることができる。
次に、本発明を添付の図面に基づいて説明する。
図1は本発明の配線基板の実施の形態の一例を示す上面図であり、図2は図1のA−A線における断面図、図3は図1のB−B線における断面図である。
これらの図において、1は絶縁基体、3は信号用配線導体、4a・4bはグランド導体層、5a・5bは貫通導体である。
なお、図1において、貫通導体5a・5bはグランド導体層4bの下に位置しているため破線で示すべきであるが、作図の都合上、細い実線で示している。
絶縁基体1は、図2に示すように、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の無機系絶縁材料、あるいはポリテトラフルオロエチレン・エポキシ・ポリイミド・ガラスエポキシ等の有機系絶縁材料、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料から成る複数の絶縁層を積層して成る。この例では平板状の絶縁層1aと枠状の絶縁層1bとが積層一体化されている。そして、その上面中央部には、半導体素子等の電子部品(図示せず)を収容するための電子部品搭載部としての凹部2が形成されている。
絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤等を添加混合して泥漿状となすとともにこれを従来周知のドクタブレード法を採用してシート状となすことによって絶縁層1a・1bとなるセラミックグリーンシートを得、しかる後、これらセラミックグリーンシートに適当な打ち抜き加工を施すとともに上下に積層し、最後にこの積層体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
絶縁層1aの上面には、ほぼその全面にわたってグランド導体層4aが配設されており、このグランド導体層4aの凹部2内に露出した部位に半導体素子等の電子部品が搭載される。
さらに、絶縁層1bの上面には、図1に示すように、信号用配線導体3および信号用配線導体3間にグランド導体層4bが配設されており、信号用配線導体3およびグランド導体層4bの凹部2の周辺には半導体素子等の電子部品の各電極がボンディングワイヤ等を介して接続される。
信号用配線導体3およびグランド導体層4a・4bは、タングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金やそれらの合金等の金属材料などから成る。例えばタングステンの金属粉末メタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを絶縁層1a・1bとなるセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって、絶縁層1a・1bの上面に配設される。
また、グランド導体層4aと4bとは、図1〜図3に示すように、絶縁層1bを貫通して設けられた多数の第1の貫通導体5aおよび第1の貫通導体5aよりも直径が大きい第2の貫通導体5bにより電気的に接続されている。
第1の貫通導体5aは、好適にはその直径が0.03〜0.15mmと小径であり、信号用配線導体3に沿って信号用配線導体3の両側に1列ずつその直径の0.5 〜5倍の隣接間隔d1をもって並べて配設されている。
第1の貫通導体5aは、信号用配線導体3の両側を電磁的にシールドして信号用配線導体3のアイソレーションを高めるとともに信号用配線導体3の特性インピーダンスを整合させる作用をなし、その直径が比較的小さいことからその隣接間隔d1を狭いものとして密に配設することができ、高周波に対して高いシールド性を確保することができる。
また、その直径を0.03〜0.15mmとした場合には、その隣接間隔d1を0.015〜0.75mmの狭いものとして密に配設することができ、例えば10GHzを超える高周波に対して極めて優れたシールド性を確保することができる。
第1の貫通導体5aは、その隣接間隔d1がその直径の2分の1(0.5 倍)未満となると、隣接する第1の貫通導体5aの間の絶縁層1bにクラックが発生しやすいものとなる傾向にある。一方、その隣接間隔d1がその直径の5倍を超えると、信号用配線導体3の両側を良好にシールドすることが困難となる傾向にある。したがって、第1の貫通導体5aの隣接間隔d1は第1の貫通導体5aの直径の0.5 〜5倍の範囲に特定される。
また、第1の貫通導体5aは、その直径が0.03mm未満であると、第1の貫通導体5a自体を良好に形成することが困難となる傾向にある。一方、その直径が0.15mmを超えると、第1の貫通導体5aの隣接間隔d1を狭いものとして例えば10GHzを超える高周波に対する高いシールド性を確保して良好なアイソレーションや特性インピーダンスの整合を得ることが困難となる傾向にある。したがって、第1の貫通導体5aの直径は0.03〜0.15mmの範囲に設定することが好ましい。
なお、第1の貫通導体5aは、その隣接間隔d1を信号用配線導体3によって伝播させる高周波信号の波長の4分の1以下、さらに好適には8分の1以下としておくと、信号用配線導体3のアイソレーションを極めて高いものとすることができる。したがって、第1の貫通導体5aの隣接間隔d1は、信号用配線導体3によって伝播させる高周波信号の波長の4分の1以下、さらに好ましくは8分の1以下としておくことが望ましい。
さらに、第1の貫通導体5aは、信号用配線導体3を挟む各列同士の間隔d2を信号用配線導体3によって伝播させる高周波信号の波長の2分の1以下としておくと、信号用配線導体3を伝播する高周波信号の反射損を小さいものとすることができる。したがって、信号用配線導体3を挟む第1の貫通導体5aの各列同士の間隔d2は、信号用配線導体3によって伝播させる高周波信号の2分の1以下としておくことが好ましい。
一方、第2の貫通導体5bは、その直径が第1の貫通導体5aの直径よりも大きいものであり、信号用配線導体3に対して第1の貫通導体5aより外側の領域に互いに直径の0.5 〜5倍の隣接間隔d3をもってほぼ均等に分散して設けられている。
第2の貫通導体5bは、グランド導体層4aと4bとを低いインダクタンスで接続することによってグランドを強化する作用をなし、その直径が第1の貫通導体よりも大きいことから、第2の貫通導体5bのインダクタンスが小さいものとなるとともに第2の貫通導体5bとグランド導体層4a・4bとの接続信頼性が高いものとなるため、第2の貫通導体5bとグランド導体層4a・4bとで安定したグランドネットワークを形成することができる。
また、その直径を0.2 〜0.3 mmとした場合には、第2の貫通導体5bのインダクタンスを小さくしつつグランド導体層4a・4bとの優れた接続信頼性を有するものとできるため、第2の貫通導体5bとグランド導体層4a・4bとで極めて安定したグランドネットワークを形成することができる。
したがって、このような本発明の配線基板によれば、信号用配線導体3中に例えば10GHzを超える高速の信号を損失少なくかつ正確に伝達させることが容易となる。
なお、第2の貫通導体5bは、隣接するもの同士の間隔d3がその直径の0.5倍未満となると、絶縁層1bにクラックが発生しやすいものとなる傾向にある。
一方、5倍を超えると、グランド導体層4aと4bとを低インダクタンスで接続して安定したグランドネットワークを形成することが困難となる傾向にある。したがって、第2の貫通導体5b同士の隣接間隔d3は第2の貫通導体5bの直径の0.5 〜5倍の範囲に特定される。
また、第2の貫通導体5bは、その直径が0.2 mm未満であると、第2の貫通導体5bのインダクタンスが大きなものとなるとともに第2の貫通導体5bとグランド導体層4a・4bとの接続信頼性が低いものとなり、その結果、グランド導体層4a・4bと第2の貫通導体5bとで安定したグランドネットワークを形成することが困難となる傾向にある。一方、その直径が0.3 mmを超えると、第2の貫通導体5bと絶縁層1bとの熱膨張量等の差が大きなものとなり、第2の貫通導体5bと絶縁層1bとの間に隙間が発生したり、絶縁層1bにクラックが発生しやすいものとなる傾向にある。したがって、第2の貫通導体5bの直径は0.2 〜0.3 mmの範囲に設定することが好ましい。
なお、第1の貫通導体5aおよび第2の貫通導体5bは、タングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金やそれらの合金等の金属材料などから成る。例えばタングステンの金属粉末メタライズから成る場合であれば、絶縁層1bとなるセラミックグリーンシートのグランド導体層4bが配設される領域に、焼成後の直径が例えば0.03〜0.15mmとなる貫通孔および焼成後の直径が例えば0.2 〜0.3 mmとなる貫通孔を所定の配列で打ち抜くとともに、この貫通孔内にタングステン粉末を主成分とする導体ペーストを従来周知のスクリーン印刷法を採用して充填し、これを絶縁基体1となるセラミックグリーンシートの積層体とともに焼成することによって形成される。
この場合、第1の貫通導体5aおよび第2の貫通導体5bとなる導体ペースト中に絶縁基体1と略同一成分を絶縁基体1および貫通導体5a・5bの材料特性に応じて適量含有させておくと、第1の貫通導体5aおよび第2の貫通導体5bの焼成収縮率や熱膨張係数を絶縁基体1の焼成収縮率や熱膨張係数に近似させることができ、これにより両者の焼成収縮率や熱膨張係数の相違に起因して第1の貫通導体5aや第2の貫通導体5bと絶縁層1bとの間に隙間が発生したり、あるいは絶縁基体1にクラックが発生したりするのを有効に防止することができる。したがって、第1の貫通導体5aおよび第2の貫通導体5bとなる導体ペーストには、絶縁基体1と略同一成分を適量含有させておくことが好ましい。
かくして、上述のような本発明の配線基板によれば、絶縁基体1の凹部2の底面に半導体素子等の電子部品を搭載するとともにこの電子部品の各電極を信号用配線導体3およびグランド導体層4bにボンディングワイヤ等を介して接続することにより、高速で作動する電子部品を搭載する配線基板として供される。
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更が可能である。例えば図4に要部拡大断面図で示すように、信号用配線導体13の上下に絶縁層11を介してグランド導体層14a・14bを設けるとともに、グランド導体層14aと14bとを信号用配線導体13に沿って1列に並べて設けられた小径の第1の貫通導体15aおよびその外側に分散して設けられた、第1の貫通導体15aよりも直径が大きい大径の第2の貫通導体15bで接続するようになした配線基板にも適用できる。
また、図1〜図3に示した例では絶縁基体1の上面の信号用配線導体3間にグランド導体層4bを配設していたが、このグランド導体層4aを配設しない場合であっても、第1の貫通導体5aによるシールド性は高く、信号用配線導体3のアイソレーションや特性インピーダンス整合を良好なものとすることができ、また第2の貫通導体5bとグランド導体層4aとで安定したグランドネットワークを形成することができる。
また、信号用配線導体は、図1・図3に示したようないわゆるグランド付コプレーナ線路構造の線路導体や図4に示したようなストリップ線路構造の線路導体の他にも、マイクロストリップ線路構造の線路導体やマイクロストリップ線路構造の線路導体の片側のみにコプレーナ線路と同様の同一面グランド導体層を設けたものなど、高周波用の線路導体を用いた種々の形態であってよい。
本発明の配線基板によれば、信号用配線導体の両側に配設した、グランド導体層に接続された多数の貫通導体を、信号用配線導体に沿って両側に1列ずつ並べて配設された第1の貫通導体と、信号用配線導体に対して第1の貫通導体より外側の領域に分散して配設された、第1の貫通導体よりも直径が大きい第2の貫通導体とにより構成したことから、信号用配線導体に沿って設けられた第1の貫通導体はその直径が比較的小さい分、第1の貫通導体同士の隣接間隔を狭いものとすることができ、これにより第1の貫通導体によるシールド性を高いものとすることができて、信号用配線導体のアイソレーションや特性インピーダンス整合を良好なものとすることができる。また、第2の貫通導体はその直径が第1の貫通導体の直径よりも大きいため第2の貫通導体のインダクタンスが小さくなるとともに第2の貫通導体とグランド導体層との接続信頼性が高いものとなり、その結果、第2の貫通導体とグランド導体層とで安定したグランドネットワークを形成することができる。
また、本発明の配線基板によれば、第1の貫通導体の直径を0.03〜0.15mmとした場合には、第1の貫通導体同士の隣接間隔を狭くしつつ優れたシールド性を有するものとすることができ、信号用配線導体のアイソレーションや特性インピーダンス整合を極めて良好なものとすることができる。また、第2の貫通導体の直径を0.2 〜0.3 mmとした場合には、第2の貫通導体のインダクタンスを小さくしつつ第2の貫通導体とグランド導体層との高い接続信頼性を有するものとすることができ、第2の貫通導体とグランド導体層とで極めて安定したグランドネットワークを形成することができる。
したがって、本発明の配線基板によれば、例えば10GHzを超える高速の信号を信号用配線導体によって効率良く、かつ正確に伝播させることができる。
本発明の配線基板の実施の形態の一例を示す平面図である。 図1に示す配線基板のA−A線における断面図である。 図1に示す配線基板のB−B線における断面図である。 本発明の配線基板の実施の形態の別の例を示す要部拡大断面図である。
符号の説明
1・・・・・・・・・・・・・・絶縁基体
1a、1b、11・・・・・・・・絶縁層
3、13・・・・・・・・・・・・信号用配線導体
4a、4b、14a、14b・・・・グランド導体層
5a、15a・・・・・・・・・・第1の貫通導体
5b、15b・・・・・・・・・・第2の貫通導体

Claims (2)

  1. 電子部品を搭載する凹部が上面の中央部に設けられた絶縁基体と、
    該絶縁基体の前記上面において、前記凹部から放射状に形成された複数の信号用配線導体と、
    前記絶縁基体の前記上面における前記複数の信号用配線導体間に形成された第1のグランド導体層と、
    前記絶縁基体の内部に形成されるとともに前記凹部の底面に露出する第2のグランド導体層と、
    前記第1および第2のグランド導体層に電気的に接続されており、前記複数の信号用配線導体の両側に配設された複数の貫通導体とを備え、
    前記複数の貫通導体が、該貫通導体の直径の0.5〜5倍の隣接間隔で分散して配設されており、
    前記複数の貫通導体は、前記複数の信号用配線導体に沿ってその両側に1列ずつ並べて配設された第1の貫通導体と、該第1の貫通導体より外側の領域に分散して配設された、前記第1の貫通導体よりも直径が大きい第2の貫通導体とから成ることを特徴とする電子部品搭載用配線基板。
  2. 請求項1に記載の電子部品搭載用配線基板と、
    該電子部品搭載用配線基板の前記絶縁基体の前記凹部の底面に露出した前記第2のグランド層上に搭載され、前記複数の信号用配線導体および前記第1のグランド導体層に電気的に接続された前記電子部品とを備えていることを特徴とする電子装置。
JP2006030502A 2006-02-08 2006-02-08 電子部品搭載用配線基板および電子装置 Expired - Fee Related JP4177849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006030502A JP4177849B2 (ja) 2006-02-08 2006-02-08 電子部品搭載用配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006030502A JP4177849B2 (ja) 2006-02-08 2006-02-08 電子部品搭載用配線基板および電子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP00343599A Division JP3784185B2 (ja) 1999-01-08 1999-01-08 電子部品搭載用配線基板

Publications (2)

Publication Number Publication Date
JP2006186386A JP2006186386A (ja) 2006-07-13
JP4177849B2 true JP4177849B2 (ja) 2008-11-05

Family

ID=36739198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030502A Expired - Fee Related JP4177849B2 (ja) 2006-02-08 2006-02-08 電子部品搭載用配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP4177849B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199658A1 (ja) * 2022-04-11 2023-10-19 株式会社村田製作所 多層基板

Also Published As

Publication number Publication date
JP2006186386A (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
WO2016017574A1 (ja) 電子部品収納用パッケージおよびそれを備えた電子装置
JP3347607B2 (ja) 積層型導波管線路
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
JP3784185B2 (ja) 電子部品搭載用配線基板
JP3784188B2 (ja) 電子部品搭載用配線基板
JP4462782B2 (ja) 高周波用配線基板
JP3921079B2 (ja) 配線基板
JP2005243970A (ja) 複合回路基板
JP4373752B2 (ja) 配線基板
JP3784192B2 (ja) 電子部品搭載用配線基板
JP4601369B2 (ja) 配線基板
JP2000208947A (ja) 配線基板
JP3792424B2 (ja) 電子部品搭載用配線基板
JP2004259959A (ja) 配線基板
JP3921078B2 (ja) 配線基板
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
JP2004259960A (ja) 配線基板
JP3792425B2 (ja) 電子部品搭載用配線基板
JP3793551B2 (ja) 配線基板
JP3792422B2 (ja) 電子部品搭載用配線基板
JP5334746B2 (ja) 素子収納用パッケージ、並びに実装構造体
JP3754866B2 (ja) 多層配線基板
JP2001044328A (ja) 高周波半導体素子搭載用配線基板およびこれを用いた高周波用半導体装置
JP2003198080A (ja) 配線基板
JP2013115347A (ja) 差動伝送線路および多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees