JP3825370B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3825370B2 JP3825370B2 JP2002151050A JP2002151050A JP3825370B2 JP 3825370 B2 JP3825370 B2 JP 3825370B2 JP 2002151050 A JP2002151050 A JP 2002151050A JP 2002151050 A JP2002151050 A JP 2002151050A JP 3825370 B2 JP3825370 B2 JP 3825370B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin layer
- silicon substrate
- wiring board
- peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置に係り、特に微細構造のインターポーザを用いてパッケージされた半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体チップの構造の微細化、薄型化が進んでいるが、これにともない、半導体チップが搭載されるインターポーザ(配線基板)も微細化され薄型化されている。インターポーザは通常、絶縁層及び配線となる導電層を積層して形成される。
【0003】
近年、半導体チップ製造装置に使用されるフォトリソグラフィ技術の微細加工技術を用いてインターポーザを製造することが提案されている。そのようなフォトリソグラフィ技術を用いたインターポーザの製造工程では、一般的にシリコン基板の片面側に配線パターンと絶縁層を積層して形成し、シリコン基板の反対面側に外部接続用実装端子のランドを形成する。シリコン基板の反対側に位置するランドと配線パターンとは、シリコン基板を貫通して形成したビアにより電気的に接続される。
【0004】
シリコン基板を用いた場合、半導体チップの製造方法と同様な処理によりインターポーザの配線パターンや絶縁層を形成することができ、微細且つ多層構造のインターポーザを形成することができるという利点がある。
【0005】
【発明が解決しようとする課題】
上述のシリコン基板を用いたインターポーザの製造工程では、インターポーザの表裏をつなぐビア用の貫通孔をシリコン基板に形成し、貫通孔の内面にSiO2膜を形成する絶縁処理を施した後、貫通孔内にメッキ層を充填する処理を施すといった工程が必要である。シリコン基板は、インターポーザの製造工程において強度を維持するために、ある程度の厚みを有している。このようなシリコン基板に対して貫通孔を形成して内面に絶縁処理やメッキ処理を施すことは、高価な装置を使用し、加工時間が増すため、インターポーザの製造コストを増大させる一因となっていた。
【0006】
また、シリコン基板自体は、強度を維持するためのものであり、インターポーザの機能としては不要なものであるが、シリコン基板自体の厚みは配線パターンや絶縁層の厚みに比較して大きなものであり、インターポーザ全体の厚みを増大させる一因となっていた。
【0007】
本発明は上記の点に鑑みてなされたものであり、製造中に強度を維持するための基板が除去されたインターポーザを用いた半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0009】
請求項1記載の発明は、配線基板を用いた半導体装置の製造方法であって、シリコン基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、該剥離用樹脂層上に配線基板を形成し、該配線基板上に複数の半導体素子を実装し、該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、前記半導体装置を前記シリコン基板を残して該封止樹脂側からダイシングして個片化し、該個片化した半導体装置を個別に前記シリコン基板と前記剥離用樹脂層との間で剥離し、前記剥離用樹脂層に開口を形成し、又は前記剥離層を除去して前記配線基板上の端子を露出させることを特徴とするものである。
【0010】
請求項1記載の発明によれば、剥離用樹脂層を設けることによりシリコン基板を半導体装置から容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。
【0011】
請求項2記載の発明は、請求項1記載の半導体装置の製造方法であって、前記剥離用樹脂層を前記シリコン基板上に形成する前に、前記シリコン基板に対して前記剥離用樹脂層より高い密着性を有する密着確保用樹脂層を、前記シリコン基板上の所定の領域に形成することを特徴とするものである。
【0012】
請求項2記載の発明によれば、密着確保用樹脂層を設けることにより剥離用樹脂層を部分的にシリコン基板に強く密着することができ、製造工程中に剥離用樹脂層が剥離してしまうことを防止できる。
【0013】
請求項3記載の発明は、請求項2記載の製造方法であって、前記所定の領域は、ダイシングラインに沿った領域であり、ダイシングにより前記密着確保用樹脂層の少なくとも一部を除去することを特徴とするものである。
【0014】
請求項3記載の発明によれば、ダイシングにより除去される部分に密着確保用樹脂層が形成されるため、密着確保用樹脂層が除去された後も半導体装置が弱い力で基板に着いており、除去工程により容易に分離することができる。
【0015】
請求項4記載の発明は、配線基板を用いた半導体装置の製造方法であって、配線基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、該剥離用樹脂層上に配線基板を形成し、該配線基板上に複数の半導体素子を実装し、該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、前記半導体装置を前記シリコン基板を残して該封止樹脂側からダイシングして個片化し、該個片化した半導体装置を個別に前記配線基板と前記剥離用樹脂層との間で剥離することを特徴とするものである。 請求項4記載の発明によれば、剥離用樹脂層を設けることによりシリコン基板と剥離用樹脂層とを半導体装置から容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。また、この剥離用樹脂層を除去してもよい。
【0016】
請求項5記載の発明は、配線基板を用いた半導体装置の製造方法であって、シリコン基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、該剥離用樹脂層上に配線基板を形成し、該配線基板上に複数の半導体素子を実装し、該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、前記シリコン基板を研削して薄くし、薄くされた前記シリコン基板に前記剥離用樹脂層が密着した状態で、前記半導体装置を前記剥離用樹脂層と前記シリコン基板との間で剥離し、前記半導体装置をダイシングして個片化し、前記剥離用樹脂層に開口を形成し、又は前記剥離用樹脂層を除去して前記配線基板上の端子を露出させることを特徴とするものである。
【0017】
請求項5記載の発明によれば、シリコン基板を薄くすることによりシリコン基板が柔軟になり、剥離用樹脂層の低密着性との相乗効果により半導体装置からシリコン基板を容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。
【0018】
請求項6記載の発明は、配線基板を用いた半導体装置の製造方法であって、配線基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、該剥離用樹脂層上に配線基板を形成し、該配線基板上に複数の半導体素子を実装し、該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、前記シリコン基板を研削して薄くし、薄くされた前記シリコン基板に前記剥離用樹脂層が密着した状態で、前記半導体装置を前記剥離用樹脂層と前記配線基板との間で剥離し、前記半導体装置をダイシングして個片化することを特徴とするものである。
【0019】
請求項6記載の発明によれば、シリコン基板を薄くすることによりシリコン基板が柔軟になり、剥離用樹脂層の低密着性との相乗効果により半導体装置から剥離用樹脂層とシリコン基板とを容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。
【0020】
請求項7記載の発明は、請求項1乃至6のうちいずれか一項記載の半導体装置の製造方法であって、該複数の半導体素子を封止樹脂により封止する工程は、金型を用いて該複数の半導体素子を一括して封止する工程であり、該半導体素子の背面側の金型に弾性シートを配置して樹脂封止することにより、前記配線基板から封止樹脂表面までの距離を、前記配線基板から前記半導体素子の背面までの距離より低くすることを特徴とするものである。
【0021】
請求項7記載の発明によれば、封止樹脂の厚みが減少し、その分封止樹脂の硬化時の伸び縮み起因する半導体装置の変形を防止することができる。
【0022】
請求項8記載の発明は、配線基板を用いた半導体装置の製造方法であって、シリコン基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、該剥離用樹脂層上に配線基板を形成し、該配線基板上に複数の半導体素子を実装し、前記半導体素子と前記配線基板との間に絶縁性樹脂を充填して半導体装置を形成し、前記半導体素子の各々の周囲に、前記配線基板より剛性の高い材料よりなる枠状部材を接着し、前記半導体装置を前記シリコン基板を残して該枠状部材側からダイシングして個片化し、該個片化した半導体装置を個別に前記シリコン基板と前記剥離用樹脂層との間で剥離し、前記剥離用樹脂層に開口を形成して前記配線基板上の端子を露出させることを特徴とするものである。
【0023】
請求項8記載の発明によれば、半導体装置を枠状部材の剛性により略平坦に維持することができ、半導体素子の変形を防止することができる。
【0024】
請求項9記載の発明は、配線基板を用いた半導体装置の製造方法であって、配線基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、該剥離用樹脂層上に配線基板を形成し、該配線基板上に複数の半導体素子を実装し、前記半導体素子と前記配線基板との間に絶縁性樹脂を充填して半導体装置を形成し、前記半導体素子の各々の周囲に、前記配線基板より剛性の高い材料よりなる枠状部材を接着し、前記シリコン基板を研削して薄くし、薄くされた前記シリコン基板に前記剥離用樹脂層が密着した状態で、前記半導体装置を前記剥離用樹脂層と前記配線基板との間で剥離し、前記半導体装置をダイシングして個片化することを特徴とするものである。
【0025】
請求項9記載の発明によれば、半導体装置を枠状部材の剛性により略平坦に維持することができ、半導体素子の変形を防止することができる。
【0026】
請求項10記載の発明は、請求項8又は9記載の半導体装置の製造方法であって、前記枠状部材を接着した後に、前記枠状部材と前記半導体素子との間に樹脂を充填することを特徴とするものである。
【0027】
請求項10記載の発明によれば、枠状部材と半導体素子と配線基板とを樹脂により一体化させることができ、半導体装置の剛性を高めることができる。
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【0028】
本発明は、インターポーザの製造工程において、強度を維持するための基板上に配線層と絶縁層との積層構造を形成し、その後基板を積層構造から剥離して除去することにより、インターポーザの構造を簡素化し、薄型化するものである。まず、本発明の第1実施例によるインターポーザの製造方法について説明する。図1及び図2は本発明の第1実施例によるインターポーザの製造工程の一部を説明するための図である。図1及び図2に示す製造工程を合わせることにより、インターポーザの一連の製造工程となる。
【0029】
まず、基板としてシリコンウェハ1を準備し、図1(a)に示すように、シリコンウェハ1の表面1a上に密着確保用樹脂層2を形成する。密着確保用樹脂層2はシリコンウェハ1の表面1a全体に形成するのではなく、図3に示すように格子状に形成する。格子状の密着確保用樹脂層は、例えばシリコンウェハ1の表面1a全体に樹脂をスピンコート等で塗布し、その後パターン化することにより形成することができる。密着確保用樹脂層2の格子形状は、後工程であるダイシングの際のダイシングラインに沿った形状である。
【0030】
シリコンウェハは例えば500μm〜700μm程度の厚みを有しており、製造工程においてインターポーザ自体の強度を維持する部材として機能する。従来の製品においては、貫通孔を形成する前に100μm〜200μm程度の厚みまで研削される。密着確保用樹脂層2は、例えば半導体素子の製造で通常用いられるようなポリイミド樹脂よりなり、シリコンウェハ1に対して良好な密着性(接着性)を有する。
【0031】
次に、図1(b)に示すように、シリコンウェハ1の表面1a全体を覆うように低密着性の剥離用樹脂層3を形成する。低密着性の剥離用樹脂層3は、例えばポリイミド樹脂よりなるが、上述の密着確保用樹脂層2のポリイミド樹脂よりシリコンウェハ1に対する密着性は悪く、シリコンウェハから容易に剥離可能な種類のポリイミド樹脂が選定される。低密着性の樹脂層3は、密着確保用樹脂層2より厚く、密着確保用樹脂層2を覆うように形成される。
【0032】
続いて、図1(c)に示すように、樹脂層3の上にCuメッキ等によりランド4を形成する。そして、図1(d)に示すように、ランド4を絶縁層5で覆い、隣接したランド4を利用してキャパシタを構成する。すなわち、一対のランド4の一方に電極となる第1の導電層パターン6を形成し、その上に所定の間隔をおいて第2の導電層パターン7を形成する。第2の導電層パターン7は一対のランド4の他方に接続される。第1の導電層パターン6と第2の導電層パターン7との間には高誘電率の材料が充填され、第1の導電層パターン6と第2の導電層パターン7との間にキャパシタ8が形成される。一対のランド4はキャパシタ8の端子となる。
【0033】
次に、図1(e)に示すように、キャパシタ8を絶縁層9の中に埋め込む。そして、図1(f)に示すように、絶縁層9の上に更に絶縁層10を形成し、これを所定のパターンで除去し、除去した部分にCuメッキ等によりランド11を形成する。
【0034】
続いて、図2(a)に示すように、内部にキャパシタ8を含む積層構造(インターポーザ)をダイシングブレード12により個片化する。すなわち、シリコンウェハの背面1bをダイシングテープ13に貼り付け、ダイシングブレード12をダイシングラインに沿って移動して積層構造を切断する。この際、ダイシングブレード12の切り込み深さは、密着確保用樹脂層2を切断するがダイシングブレード12の先端(外周)が基板であるシリコンウェハ1に僅かにかかる程度とされる。したがって、ダイシングにより密着確保用樹脂層2の大部分は切削されて除去された状態となる。
【0035】
ここで、密着確保用樹脂層2はシリコンウェハ1に対する密着性が高く、且つ同じポリイミド樹脂よりなる樹脂層3に対しても密着性がよい。したがって、シリコンウェハ1に対して密着性が悪い樹脂層3であっても、樹脂層2を介してシリコンウェハ1に対してある程度の密着性を確保することができる。これにより、インターポーザの製造工程(図1(a)〜図1(f)に示す工程)においては、シリコンウェハ1を強度維持部材として、積層構造をシリコンウェハ1上に形成することができる。
【0036】
図2(a)に示すように、ダイシングブレード12により個片化した後は、密着確保用樹脂層2の大部分は除去されてしまう。これにより、積層構造とシリコンウェハ1との密着性は低くなり、図2(b)に示すように、個片化された積層構造(インターポーザに相当)をシリコンウェハ1から容易に剥離することができる。
【0037】
シリコンウェハ1から剥離された各積層構造は、図2(c)に示すように樹脂層3のランド4に相当する位置に開口3aが形成され、開口3a内にランド4が露出する。開口3aは、例えばレーザ加工により形成することができる。
【0038】
以上の工程で、内部にキャパシタが8埋め込まれたインターポーザが完成する。以上のように、本実施例では、基板としてのシリコンウェハ1上に低密着性のポリイミド樹脂層3を介してインターポーザの積層構造を形成した後、シリコンウェハ1を剥離して除去することにより、薄型化されたインターポーザを形成する。密着確保用樹脂層2は、製造工程の間だけ、低密着性のポリイミド樹脂層3をシリコンウェハ1に固定しておくために用いられる。
【0039】
上述の実施例では、インターポーザ内にキャパシタ8を形成しているが、キャパシタの形成は必須ではなく、単に再配線用のインターポーザであってもよい。また、基板としてシリコンウェハを用い且つ低密着性の樹脂層3をポリイミド樹脂としているが、これに限定されるものではなく、他の材料の基板や樹脂を用いることもできる。
【0040】
次に、上述のインターポーザの製造工程と、半導体素子をインターポーザに搭載する工程とを組合わせて一連の工程とした例について説明する。
【0041】
図4は上述の工程の一部を示す図である。図1(a)〜図1(f)までの工程により、積層構造をシリコンウェハ1上に形成した後、図4(a)に示す工程に移る。
【0042】
図4(a)に示す工程では、ハンダバンプ等の外部接続電極が設けられたLSIチップ14をインターポーザに搭載する。すなわち、LSIチップ14のハンダバンプ14aを露出したランド11に接合する。そして、LSIチップ14と絶縁層10との間にアンダーフィル材15を充填する。
【0043】
その後、図4(b)に示すようにLSIチップ14を封止樹脂16により封止する。これにより、シリコンウェハ1上に複数の半導体装置17が形成される。そして、図4(c)に示すように、半導体装置17をダイシングすることにより個片化する。このダイシング工程では、図2(a)に示すダイシング工程と同様に、密着確保用樹脂層2の大部分を除去し、且つシリコンウェハ1に僅かに切り込みが入る程度に切断される。
【0044】
その後、図4(d)に示すように、個片化された半導体装置17をシリコンウェハ1から剥離する。そして、図4(e)に示すように、樹脂層3に開口3aを形成して、ランド4を露出させる。露出したランド4は、半導体装置17の外部接続端子として機能する。
【0045】
以上は、単一のLSIチップを搭載した半導体装置の例であるが、例えば複数の異なる種類のLSIチップをインターポーザに搭載することもできる。例えば、図5に示すように、高速I/O用のインターフェースチップ20と、ロジック用LSI21と、RAMチップ22とを上述の工程で製造したインターポーザ23で接続して、これを更にLSIパッケージ24上に配置して、一つの半導体装置とするような応用例も考えられる。
【0046】
次に、本発明の第2実施例によるインターポーザを用いた半導体装置の製造方法について説明する。図6は本発明の第2実施例によるインターポーザを用いた半導体装置の製造方法を説明するための図である。
【0047】
本実施例によるインターポーザ30は上述の第1の実施例によるインターポーザと同様に、シリコンウェハ1に対する密着性の悪い剥離用樹脂層3を形成し、その上に配線層と絶縁層を積層して形成する。本実施例では、シリコンウェハ1の上に樹脂層3を介してインターポーザ30を形成したら、続いて図6に示すように、半導体素子31をインターポーザ30上に搭載する。この際、インターポーザ30は複数個繋がったままシリコンウェハ1に密着しているため、全体としてある程度の密着強度を維持しており、シリコンウェハ1から剥離することはない。すなわち、そのような密着性を有する樹脂が樹脂層3の材料として選定される。
【0048】
半導体素子31をインターポーザ30に実装した後、図6(b)に示すように半導体素子31は封止樹脂32により封止される。これにより、シリコンウェハ1上に複数の半導体装置33が形成される。その後、図6(c)に示すように、シリコンウェハ1の背面をUVテープ34に貼り付けた状態でダイシングブレード12により、半導体装置33を個片化する。この際、ダイシングブレード12の切り込みは、シリコンウェハ1に僅かに入る程度とし、シリコンウェハは1切断しないで残される。
【0049】
次に、図6(d)に示すように、個片化した半導体装置33を真空ピクアップ等により保持してシリコンウェハ1から剥離する。個片化される前は、複数の半導体装置33が一体的に樹脂層3によりシリコンウェハ1に密着していたが、個片化された後は樹脂層3も個片化されるため、個片化されずに残っているシリコンウェハ1から容易に剥離することができる。
【0050】
最後に、図6(e)に示すように、樹脂層3にレーザ加工等により開口3aを形成し、樹脂層3内に埋め込まれていたランド4を露出させる。ランド4は半導体装置32の外部接続端子として機能する。図6(e)に示す工程では、開口3aを形成してランド4を露出させているが、樹脂層3を溶剤で溶かしてしまうなどして、樹脂層3を除去することによりランド4を露出させることとしてもよい。
【0051】
以上のように、シリコンウェハ1上に形成されたインターポーザ30を用いて形成された半導体装置33は、個片化されるまでは樹脂層3によりシリコンウェハ1に適度に密着しているが、個片化された後は容易にシリコンウェハ1から剥離することができる。
【0052】
なお、上述の実施例において、樹脂層3の樹脂を、シリコンウェハ1に対して密着性の悪い樹脂とするのではなく、樹脂層3の上に形成されるインターポーザ30(ランド4及び絶縁層)に対して密着性の悪い樹脂とすることもできる。これにより、図7に示すように、樹脂層3をシリコンウェハ1に密着させたまま、インターポーザ30を含む半導体装置33だけを分離することができる。この場合、剥離と同時にランド4を露出させることができ、図6(e)に示すように樹脂層3に開口3aを設けてランド4を露出させる工程が不要となる。
【0053】
また、上述の実施例では、半導体素子31をインターポーザ30上で封止樹脂により封止しているが、樹脂封止する代わりに、図8に示すように半導体素子31とインターポーザ30との間にアンダーフィル材35を充填して半導体装置33を形成することとしてもよい。
【0054】
ここで、図6に示すように半導体素子31を封止樹脂32により封止した場合について更に説明する。図9は封止樹脂の好適な例を示す図である。隣接する半導体素子31の間に充填される封止樹脂32の高さは、図9に示すように半導体素子31の背面より低いことが望ましい。これは以下のような理由によるものである。
【0055】
すなわち、上述の実施例のようなインターポーザは非常に薄く、また、搭載する半導体素子も非常に薄いため、半導体装置自体も薄くて剛性に乏しく、容易に変形しやすい。したがって、封止樹脂32が硬化する際の収縮により、インターポーザ30が変形してしまう。すなわち、封止樹脂32を内側としてインターポーザ30にそりが発生してしまう。
【0056】
上述のような変形は、半導体素子31の周囲の封止樹脂32の量をなるべく少なくすることにより防止することができる。すなわち、封止樹脂32の高さを低くすることにより半導体装置33の変形を少なくすることができる。
【0057】
図10乃至図13は、図9に示すように封止樹脂32の高さが低くなるように樹脂モールドをする工程を示す図である。封止樹脂32は一般的にトランスファモールドにより、半導体素子31の間に充填される。
【0058】
まず、図10に示すように、トランスファモールド用の下型40Aに柔軟性フィルム41を敷き、シリコンウェハ1上に搭載された半導体素子31を配置する。そして、上型40Bに柔軟性フィルム42を貼り付け、下型40Aと上型40Bとの間に封止樹脂のタブレット43を配置する。ここで、上形40Bに貼り付ける柔軟性フィルム42は、比較的大きな厚みの弾性を有するフィルムとする。
【0059】
図11に示すように、温度をかけながら下型40Aと上型40Bとを閉めると、樹脂タブレット43は軟化して半導体措置31の間に充填されていく。このとき、上型40Bの柔軟性フィルム42が半導体素子31の背面に接触する。
【0060】
そして、下型40Aと上型40Bとをさらに閉めると、図12に示すように、柔軟性フィルム42の半導体素子31に接触した部分は圧縮変形し、半導体素子31の間の部分は、図中Aで示すように凸状となる。したがって、半導体素子31の間の部分の封止樹脂32の高さは、半導体素子の高さより低くなる。
【0061】
下型40Aと上型40Bとを完全に閉めて温度を下げることにより封止樹脂32を硬化させ、図9に示すように封止樹脂32の高さが半導体素子31の高さより低い半導体装置が形成される。
【0062】
上述のようにシリコンウェハ1上に形成された半導体装置は、図6あるいは図7に示される剥離方法によりシリコンウェハ1から剥離される。このようにして形成された半導体装置は、半導体素子31の周囲の封止樹脂が薄くなっているため、封止樹脂の収縮による変形(そり)が生じにくい。
【0063】
次に、本発明の第3実施例によるインターポーザを用いた半導体装置の製造工程について説明する。図14は本発明の第3実施例によるインターポーザを用いた半導体装置の製造方法を説明するための図である。
【0064】
図14(a)及び(b)に示す工程は、図6(a)及び(b)に示す工程と同様である。本実施例では、シリコンウェハ1上で封止樹脂32で半導体素子31を封止した後、図14(c)に示すようにシリコンウェハ1の背面を研削することにより、例えば200μmの厚さのシリコンウェハを25μm〜50μmの厚さにする。
【0065】
その後、図14(d)に示すように、薄くなったシリコンウェハ1を半導体装置から剥離する。シリコンウェハ1を研削して薄くすることにより、シリコンウェハ1が柔軟な箔状になり、容易にシリコンウェハ1を剥離することができる。そして、図14(e)に示すように、露出した樹脂層3に開口3aを形成してランド4を露出させる。
【0066】
次に、図14(f)に示すように、半導体素子31側にUVテープ34を貼り付けて半導体装置33を個片化し、UVテープ34から剥がすことにより、図14(g)に示すように、半導体装置33が完成する。
【0067】
なお、本実施例においても、樹脂層3の材料をシリコンウェハ1よりインターポーザ30との密着性のほうが強いものとしておくことにより、シリコンウェハ1を剥離する際に、図15(a)に示すように、樹脂層3も一緒に剥離することができる。これにより、樹脂層3に開口を形成してランド4を露出させる工程は不要となり、個片化するだけで図15(b)に示す半導体装置33が完成する。
【0068】
次に、本発明の第4実施例によるインターポーザを用いた半導体装置の製造工程について説明する。図16は本発明の第4実施例によるインターポーザを用いた半導体装置の製造方法を説明するための図である。
【0069】
まず、図16(a)に示すように、半導体素子31をインターポーザ30に対してフリップチップ実装し、半導体素子31とインターポーザ30との間にアンダーフィル材35を充填する。そして、図16(b)に示すように、半導体素子31の周囲に金属製又は樹脂製の枠体36を配置して接着剤により固定する。これにより、半導体素子31及びその接合部分を保護する。
【0070】
次に、シリコンウェハ1にUVテープ34を貼り付けて、ダイシングを行ない、半導体装置33を個片化する。そして、半導体装置33を樹脂層3及びシリコンウェハ1から剥離し、図16(d)に示すように半導体装置33が完成する。
【0071】
本実施例では、予め形成された剛性を有する枠体36を接着剤によりインターポーザ30に接着するので、封止樹脂の収縮により半導体装置(インターポーザ)が変形するといった問題を防止することができる。
【0072】
なお、図16(b)に示すように枠体36を設けた後に、図17に示すように枠体36と半導体素子31との間に樹脂37を充填することとしてもよい。
【0073】
図18は本発明によるインターポーザに複数の半導体素子と受動素子とを搭載して形成した半導体装置を示す図である。インターポーザ30上に異なる種類の半導体素子50及び51を搭載し、受動素子52としてキャパシタを搭載する。図18に示す半導体装置のランド4にはハンダボール53が設けられ、図19に示すように、有機基板やセラミックス等の無機基板よりなるパッケージ基板53に対して搭載される。インターポーザ30の微細なピッチの外部接続端子は、パッケージ基板54により拡大される。また、図20に示すように、チップ50の露出する背面に、熱伝導性の良好な接着剤55を介して金属板等のヒートスプレッダ56を設けてもよい。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。請求項1記載の発明によれば、剥離用樹脂層を設けることによりシリコン基板を半導体装置から容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。
【0074】
請求項2記載の発明によれば、密着確保用樹脂層を設けることにより剥離用樹脂層を部分的にシリコン基板に強く密着することができ、製造工程中に剥離用樹脂層が剥離してしまうことを防止できる。
【0075】
請求項3記載の発明によれば、ダイシングにより除去される部分に密着確保用樹脂層が形成されるため、密着確保用樹脂層が除去された後に半導体装置を容易にシリコン基板から剥離することができる。
【0076】
請求項4記載の発明によれば、剥離用樹脂層を設けることによりシリコン基板と剥離用樹脂層とを半導体装置から容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。
【0077】
請求項5記載の発明によれば、シリコン基板を薄くすることによりシリコン基板が柔軟になり、剥離用樹脂層の低密着性との相乗効果により半導体装置からシリコン基板を容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。
【0078】
請求項6記載の発明によれば、シリコン基板を薄くすることによりシリコン基板が柔軟になり、剥離用樹脂層の低密着性との相乗効果により半導体装置から剥離用樹脂層とシリコン基板とを容易に剥離することができ、シリコン基板に加工を施して配線基板の端子を露出させる工程が不要になる。また、剥離するシリコン基板の厚み分半導体装置を薄くすることができる。
【0079】
請求項7記載の発明によれば、封止樹脂の厚みが減少し、その分封止樹脂の硬化時の収縮に起因する半導体装置の変形を防止することができる。
【0080】
請求項8記載の発明によれば、半導体装置を枠状部材の剛性により略平坦に維持することができ、半導体素子の変形を防止することができる。
【0081】
請求項9記載の発明によれば、半導体装置を枠状部材の剛性により略平坦に維持することができ、半導体素子の変形を防止することができる。
【0082】
請求項10記載の発明によれば、枠状部材と半導体素子と配線基板とを樹脂により一体化させることができ、半導体装置の剛性を高めることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例によるインターポーザの製造工程の一部を説明するための図である。
【図2】本発明の第1実施例によるインターポーザの製造工程の一部を説明するための図である。
【図3】図1に示す密着保護用樹脂層が形成されたシリコンウェハの平面図である。
【図4】本発明の第1実施例によるインターポーザを用いて半導体装置を製造する工程を説明するための図である。
【図5】本発明の第1実施例によるインターポーザに複数のLSIチップを搭載した例を示す図である。
【図6】本発明の第2実施例によるインターポーザを用いた半導体装置の製造工程を説明するための図である。
【図7】樹脂層をシリコンウェハに密着させたまま半導体装置を分離する工程を示す図である。
【図8】半導体素子とインターポーザとの間にアンダーフィル材を充填する例を示す図である。
【図9】封止樹脂の好適な例を示す図である。
【図10】図9に示すように封止樹脂の高さが低くなるように樹脂モールドをする工程を示す図である。
【図11】図9に示すように封止樹脂の高さが低くなるように樹脂モールドをする工程を示す図である。
【図12】図9に示すように封止樹脂の高さが低くなるように樹脂モールドをする工程を示す図である。
【図13】図9に示すように封止樹脂の高さが低くなるように樹脂モールドをする工程を示す図である。
【図14】本発明の第3実施例によるインターポーザを用いた半導体装置の製造方法を説明するための図である。
【図15】シリコンウェハと共に樹脂層を剥離する工程を示す図である。
【図16】本発明の第4実施例によるインターポーザを用いた半導体装置の製造方法を説明するための図である。
【図17】枠体と半導体素子との間に樹脂を充填する例を示す図である。
【図18】本発明によるインターポーザに複数の半導体素子と受動素子とを搭載して形成した半導体装置を示す図である。
【図19】本発明によるインターポーザを用いた半導体装置をパッケージ基板に対して搭載した例を示す図である。
【図20】図19に示す半導体装置にヒートスプレッダを設けた例を示す図である。
【符号の説明】
1 シリコンウェハ
2 密着確保用樹脂層
3 樹脂層
4,11 ランド
5,9,10 絶縁層
6 第1の導電層パターン
7 第2の導電層パターン
8 キャパシタ
12 ダイシングブレード
13 ダイシングテープ
14 LSIチップ
14a ハンダバンプ
15 アンダーフィル材
16,32 封止樹脂
17,33 半導体装置
20 インターフェースチップ
21 ロジック用LSI
22 RAMチップ
23,30 インターポーザ
24 LSIパッケージ
31,50,51 半導体素子
34 UVテープ
35 アンダーフィル材
36 枠体
37 樹脂
40A 下型
40B 上型
41,42 柔軟性フィルム
43 樹脂タブレット
52 受動素子
53 ハンダボール
54 パッケージ基板
55 接着剤
56 ヒートスプレッダ
Claims (10)
- 配線基板を用いた半導体装置の製造方法であって、
シリコン基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、
該剥離用樹脂層上に配線基板を形成し、
該配線基板上に複数の半導体素子を実装し、
該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、
前記半導体装置を前記シリコン基板を残して該封止樹脂側からダイシングして個片化し、
該個片化した半導体装置を個別に前記シリコン基板と前記剥離用樹脂層との間で剥離し、
前記剥離用樹脂層に開口を形成し、又は剥離用樹脂層を除去して前記配線基板上の端子を露出させる
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法であって、
前記剥離用樹脂層を前記シリコン基板上に形成する前に、前記シリコン基板に対して前記剥離用樹脂層より高い密着性を有する密着確保用樹脂層を、前記シリコン基板上の所定の領域に形成することを特徴とする半導体装置の製造方法。 - 請求項2記載の製造方法であって、
前記所定の領域は、ダイシングラインに沿った領域であり、ダイシングにより前記密着確保用樹脂層の少なくとも一部を除去することを特徴とする製造方法。 - 配線基板を用いた半導体装置の製造方法であって、
配線基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、
該剥離用樹脂層上に配線基板を形成し、
該配線基板上に複数の半導体素子を実装し、
該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、
前記半導体装置を前記シリコン基板を残して該封止樹脂側からダイシングして個片化し、
該個片化した半導体装置を個別に前記配線基板と前記剥離用樹脂層との間で剥離する
ことを特徴とする半導体装置の製造方法。 - 配線基板を用いた半導体装置の製造方法であって、
シリコン基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、
該剥離用樹脂層上に配線基板を形成し、
該配線基板上に複数の半導体素子を実装し、
該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、
前記シリコン基板を研削して薄くし、
薄くされた前記シリコン基板に前記剥離用樹脂層が密着した状態で、前記半導体装置を前記剥離用樹脂層と前記シリコン基板との間で剥離し、
前記半導体装置をダイシングして個片化し、
前記剥離用樹脂層に開口を形成し、又は剥離用樹脂層を除去して前記配線基板上の端子を露出させる
ことを特徴とする半導体装置の製造方法。 - 配線基板を用いた半導体装置の製造方法であって、
配線基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、
該剥離用樹脂層上に配線基板を形成し、
該配線基板上に複数の半導体素子を実装し、
該複数の半導体素子を封止樹脂により封止して半導体装置を形成し、
前記シリコン基板を研削して薄くし、
薄くされた前記シリコン基板に前記剥離用樹脂層が密着した状態で、前記半導体装置を前記剥離用樹脂層と前記配線基板との間で剥離し、
前記半導体装置をダイシングして個片化する
ことを特徴とする半導体装置の製造方法。 - 請求項1乃至6のうちいずれか一項記載の半導体装置の製造方法であって、
該複数の半導体素子を封止樹脂により封止する工程は、金型を用いて該複数の半導体素子を一括して封止する工程であり、該半導体素子の背面側の金型に弾性シートを配置して樹脂封止することにより、前記配線基板から封止樹脂表面までの距離を、前記配線基板から前記半導体素子の背面までの距離より低くすることを特徴とする半導体装置の製造方法。 - 配線基板を用いた半導体装置の製造方法であって、
シリコン基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、
該剥離用樹脂層上に配線基板を形成し、
該配線基板上に複数の半導体素子を実装し、
前記半導体素子と前記配線基板との間に絶縁性樹脂を充填して半導体装置を形成し、
前記半導体素子の各々の周囲に、前記配線基板より剛性の高い材料よりなる枠状部材を接着し、
前記半導体装置を前記シリコン基板を残して該枠状部材側からダイシングして個片化し、
該個片化した半導体装置を個別に前記シリコン基板と前記剥離用樹脂層との間で剥離し、
前記剥離用樹脂層に開口を形成して前記配線基板上の端子を露出させる
ことを特徴とする半導体装置の製造方法。 - 配線基板を用いた半導体装置の製造方法であって、
配線基板から容易に剥離可能な低密着性を有する剥離用樹脂層をシリコン基板上に形成し、
該剥離用樹脂層上に配線基板を形成し、
該配線基板上に複数の半導体素子を実装し、
前記半導体素子と前記配線基板との間に絶縁性樹脂を充填して半導体装置を形成し、
前記半導体素子の各々の周囲に、前記配線基板より剛性の高い材料よりなる枠状部材を接着し、
前記シリコン基板を研削して薄くし、
薄くされた前記シリコン基板に前記剥離用樹脂層が密着した状態で、前記半導体装置を前記剥離用樹脂層と前記配線基板との間で剥離し、
前記半導体装置をダイシングして個片化する
ことを特徴とする半導体装置の製造方法。 - 請求項8又は9記載の半導体装置の製造方法であって、
前記枠状部材を接着した後に、前記枠状部材と前記半導体素子との間に樹脂を充填することを特徴とする半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151050A JP3825370B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の製造方法 |
US10/331,560 US6794273B2 (en) | 2002-05-24 | 2002-12-31 | Semiconductor device and manufacturing method thereof |
TW092100357A TW594958B (en) | 2002-05-24 | 2003-01-08 | Semiconductor device and manufacturing method thereof |
KR1020030004889A KR100810673B1 (ko) | 2002-05-24 | 2003-01-24 | 반도체 장치 및 그 제조 방법 |
CNB200610089954XA CN100524669C (zh) | 2002-05-24 | 2003-03-14 | 半导体器件及其制造方法 |
CNB031204309A CN1264207C (zh) | 2002-05-24 | 2003-03-14 | 半导体器件及其制造方法 |
US10/878,206 US20040232549A1 (en) | 2002-05-24 | 2004-06-29 | Semiconductor device and manufacturing method thereof |
US12/081,723 US7754534B2 (en) | 2002-05-24 | 2008-04-21 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151050A JP3825370B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347470A JP2003347470A (ja) | 2003-12-05 |
JP3825370B2 true JP3825370B2 (ja) | 2006-09-27 |
Family
ID=29768746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151050A Expired - Fee Related JP3825370B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3825370B2 (ja) |
CN (1) | CN100524669C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5232185B2 (ja) * | 2010-03-05 | 2013-07-10 | 株式会社東芝 | 半導体装置の製造方法 |
KR101383002B1 (ko) * | 2012-05-25 | 2014-04-08 | 엘지이노텍 주식회사 | 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법 |
US10474600B2 (en) | 2017-09-14 | 2019-11-12 | Samsung Electronics Co., Ltd. | Heterogeneous accelerator for highly efficient learning systems |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62136865A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | モジユ−ル実装構造 |
JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2001226650A (ja) * | 2000-02-16 | 2001-08-21 | Nitto Denko Corp | 放射線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法 |
-
2002
- 2002-05-24 JP JP2002151050A patent/JP3825370B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-14 CN CNB200610089954XA patent/CN100524669C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003347470A (ja) | 2003-12-05 |
CN1855401A (zh) | 2006-11-01 |
CN100524669C (zh) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101890535B1 (ko) | 반도체 장치 및 제조 방법 | |
KR100810673B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101822236B1 (ko) | 반도체 디바이스 및 제조 방법 | |
TWI352412B (en) | Multi-chip package structure and method of fabrica | |
US8796561B1 (en) | Fan out build up substrate stackable package and method | |
JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
TWI715970B (zh) | 低翹曲扇出型封裝結構 | |
JP3892774B2 (ja) | 半導体装置の製造方法 | |
CN109786274B (zh) | 半导体器件及其制造方法 | |
JP2004165311A (ja) | 半導体装置とその製造方法 | |
US7745260B2 (en) | Method of forming semiconductor package | |
JP3673442B2 (ja) | 半導体装置の製造方法 | |
JP2005005632A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
US11784148B2 (en) | Semiconductor package | |
JP3825370B2 (ja) | 半導体装置の製造方法 | |
CN113725096B (zh) | 半导体封装方法及半导体封装结构 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
WO2022052072A1 (zh) | 一种扇出型封装结构及其制备方法 | |
US20240047408A1 (en) | Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same | |
JP4946693B2 (ja) | 半導体装置 | |
JP3544655B2 (ja) | 半導体装置 | |
JP2003017655A (ja) | 半導体実装体およびそれを用いた半導体装置 | |
JP2005011856A (ja) | チップ状電子部品及びその製造方法、並びにその実装構造 | |
JP2008218949A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |