JP2008130155A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2008130155A JP2008130155A JP2006313692A JP2006313692A JP2008130155A JP 2008130155 A JP2008130155 A JP 2008130155A JP 2006313692 A JP2006313692 A JP 2006313692A JP 2006313692 A JP2006313692 A JP 2006313692A JP 2008130155 A JP2008130155 A JP 2008130155A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- input
- circuit
- output circuit
- mat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
【解決手段】複数ビットのデータをクロックの両エッジに同期して固定順序でシリアルに読み出すバーストモードを有する。上記複数ビットに対応して幾何学的に纏めて複数メモリブロックを配置し、アドレス選択回路により上記複数メモリブロックのメモリセルを選択する。上記複数メモリブロックからの読み出しデータを出力回路にパラレルに伝える。上記出力回路は、上記複数メモリブロックのうち最も速くデータが伝えられるメモリブロックからのデータを最初にして上記クロックの両エッジに同期して上記固定順序でシリアルに出力させる。
【選択図】図1
Description
Claims (10)
- 第1方向において隣接して配置され、外部端子に対応したパッドを含む第1入出力回路部及び第2入出力回路部と、
上記第1及び第2入出力回路部に対応して上記第1方向とは直交する第2方向に設けられた第1及び第2メモリマットと、
上記第1メモリマットと第2メモリマットの間に配置され、上記第1メモリマット及び第2メモリマットに共通に設けられたワード線の選択信号を形成するワード線選択回路とを有し、
上記第1メモリマット及び第2メモリマットのそれぞれは、
上記ワード線選択回路により選択されたワード線を共通とする第1ないし第4のメモリブロックを有し、
上記第1及び第2メモリブロックのメモリセルは、上記第1入出力回路部からバースト動作を含んでメモリアクセスが可能とされ、
上記第3及び第4メモリブロックのメモリセルは、上記第2入出力回路部からバースト動作を含んでメモリアクセスが可能とされる半導体記憶装置。 - 請求項1において、
上記メモリブロックは、カラムスイッチ、センスアンプ及びライトアンプとバス論理部を含むカラム制御回路を挟んでメモリセルアレイが上記第2方向において対称的に配置され、
上記カラム制御回路及び一対のメモリセルアレイからなる回路ブロックが上記第2方向において複数組設けられる半導体記憶装置。 - 請求項2において、
上記メモリセルアレイにおいて、上記第2方向に延長され、上記メモリセルが接続されるビット線対と、
上記ビット線対が形成される配線層に対して層間膜を介して形成された上層の配線層によって上記第1方向に延長されるワード線が形成され、
上記ワード線が形成される配線層に対して層間膜を介して形成された上層の配線層により上記第2方向に延長され、上記カラム選択回路と上記第1及び第2入出力回路部とを接続する信号線が形成される半導体記憶装置。 - 請求項3において、
上記配線層は、リード用配線とライト用配線からなり、
上記リード用配線とライト用配線の間には、同じ配線層からなる固定電圧が供給された第1配線を有する半導体記憶装置。 - 請求項4において、
上記リード用配線及びライト用配線と上記第1配線の下層には、層間膜を介して形成された下層の配線層からなり、固定電位が供給された第2及び第3配線と第4配線が形成された半導体記憶装置。 - 請求項2において、
上記第1及び第2入出力回路部と上記第1及び第2メモリマットを1組とし、上記第1方向において複数組が配置され、
上記複数組の入出力回路部に隣接して設けられたデータバス論理領域を更に有し、
上記複数組の第1及び第2入出力回路部からパラレルにデータの書き込みと読み出しが行われる半導体記憶装置。 - 請求項6において、
上記第1方向に配置されるアドレス入力回路領域を更に有し、
上記複数組からなる上記第1及び第2入出力回路部、それに対応したメモリマット及びデータバス論理領域を1つの回路エリアとし、
上記回路エリアの上記データバス論理領域が隣接するように2つの回路エリアが上記第2方向において対称的に配置され、
上記アドレス入力回路領域を挟むようにして、上記2つの回路エリアが上記第2方向において対称的に配置される半導体記憶装置。 - 請求項7において、
上記第2方向に配置される間接論理領域を更に有し、
上記間接論理領域を挟むようにして、上記4つの回路エリアが上記第1方向において対称的に配置される半導体記憶装置。 - 請求項8において、
上記メモリセルは、スタティック型メモリセルであることを特徴とする半導体記憶装置。 - 請求項9において、
上記第1メモリマットと第2メモリマットは、上記ワード線選択回路により同時にワード線の選択が可能にされ、
上記バースト動作において、上記第1及び第2入出力回路部において上記第1メモリマット及び第2メモリマットから2ビットずつの合計4ビットのデータシリアル入出力が可能にされる半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006313692A JP4974145B2 (ja) | 2006-11-21 | 2006-11-21 | 半導体記憶装置 |
US11/935,931 US7539033B2 (en) | 2006-11-21 | 2007-11-06 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006313692A JP4974145B2 (ja) | 2006-11-21 | 2006-11-21 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130155A true JP2008130155A (ja) | 2008-06-05 |
JP4974145B2 JP4974145B2 (ja) | 2012-07-11 |
Family
ID=39416752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006313692A Active JP4974145B2 (ja) | 2006-11-21 | 2006-11-21 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7539033B2 (ja) |
JP (1) | JP4974145B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021101208A1 (ko) * | 2019-11-21 | 2021-05-27 | 주식회사 메타씨앤아이 | 메모리 장치 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09107081A (ja) * | 1996-03-21 | 1997-04-22 | Hitachi Ltd | 半導体記憶装置及び半導体装置 |
JPH1186558A (ja) * | 1997-09-16 | 1999-03-30 | Toshiba Corp | 半導体記憶装置 |
JPH11316617A (ja) * | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体回路装置 |
JP2000036193A (ja) * | 1998-07-17 | 2000-02-02 | Hitachi Ltd | 半導体集積回路装置 |
JP2000040358A (ja) * | 1998-07-21 | 2000-02-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000048568A (ja) * | 1998-05-26 | 2000-02-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2000048570A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000298983A (ja) * | 1999-04-12 | 2000-10-24 | Nec Corp | 半導体記憶装置 |
JP2005025805A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3813758B2 (ja) | 1999-04-12 | 2006-08-23 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP2001118999A (ja) * | 1999-10-15 | 2001-04-27 | Hitachi Ltd | ダイナミック型ramと半導体装置 |
KR100558557B1 (ko) | 2004-01-20 | 2006-03-10 | 삼성전자주식회사 | 반도체 메모리 장치에서의 데이터 샘플링 방법 및 그에따른 데이터 샘플링 회로 |
JP2007200512A (ja) * | 2006-01-30 | 2007-08-09 | Renesas Technology Corp | 半導体記憶装置 |
-
2006
- 2006-11-21 JP JP2006313692A patent/JP4974145B2/ja active Active
-
2007
- 2007-11-06 US US11/935,931 patent/US7539033B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09107081A (ja) * | 1996-03-21 | 1997-04-22 | Hitachi Ltd | 半導体記憶装置及び半導体装置 |
JPH1186558A (ja) * | 1997-09-16 | 1999-03-30 | Toshiba Corp | 半導体記憶装置 |
JPH11316617A (ja) * | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体回路装置 |
JP2000048568A (ja) * | 1998-05-26 | 2000-02-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2000036193A (ja) * | 1998-07-17 | 2000-02-02 | Hitachi Ltd | 半導体集積回路装置 |
JP2000040358A (ja) * | 1998-07-21 | 2000-02-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000048570A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000298983A (ja) * | 1999-04-12 | 2000-10-24 | Nec Corp | 半導体記憶装置 |
JP2005025805A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021101208A1 (ko) * | 2019-11-21 | 2021-05-27 | 주식회사 메타씨앤아이 | 메모리 장치 |
US12002538B2 (en) | 2019-11-21 | 2024-06-04 | Metacni Co., Ltd. | Memory device with data mergers and aligner |
Also Published As
Publication number | Publication date |
---|---|
US7539033B2 (en) | 2009-05-26 |
JP4974145B2 (ja) | 2012-07-11 |
US20080117659A1 (en) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9640233B2 (en) | Semiconductor memory device having inverting circuit and controlling method there of | |
JP4309368B2 (ja) | 半導体記憶装置 | |
KR100280566B1 (ko) | 반도체 기억 장치 | |
US5636158A (en) | Irregular pitch layout for a semiconductor memory device | |
US20180061475A1 (en) | Device having multiple switching buffers for data paths controlled based on io configuration modes | |
KR100670707B1 (ko) | 멀티-포트 메모리 소자 | |
JP2001094069A (ja) | 半導体記憶装置 | |
JP4667708B2 (ja) | 半導体メモリ装置及びコンピュータシステム | |
US20140112047A1 (en) | Semiconductor device having data bus | |
Pilo et al. | A 5.6-ns random cycle 144-Mb DRAM with 1.4 Gb/s/pin and DDR3-SRAM interface | |
JP4974145B2 (ja) | 半導体記憶装置 | |
US5517442A (en) | Random access memory and an improved bus arrangement therefor | |
US6496441B2 (en) | Semiconductor memory device with improved data propagation characteristics of a data bus | |
US7403408B2 (en) | Semiconductor memory device and semiconductor device | |
KR100599444B1 (ko) | 글로벌 데이터 버스 연결회로를 구비하는 멀티-포트메모리 소자 | |
JPH08255479A (ja) | 半導体記憶装置 | |
JP2004030839A (ja) | バースト転送メモリ | |
JP2003007852A (ja) | 半導体記憶装置 | |
JPH0554634A (ja) | 半導体メモリ装置 | |
JP4570356B2 (ja) | オープンディジットアレイ用のセンスアンプおよびアーキテクチャ | |
JP5131816B2 (ja) | 半導体記憶装置 | |
KR20090001255A (ko) | 반도체 메모리 장치 | |
JP3887073B2 (ja) | 半導体記憶装置 | |
US20070091699A1 (en) | Sense amplifier organization for twin cell memory devices | |
JP2002176153A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091028 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120404 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4974145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |