JP2008113894A - 半導体装置及び、電子装置 - Google Patents

半導体装置及び、電子装置 Download PDF

Info

Publication number
JP2008113894A
JP2008113894A JP2006300789A JP2006300789A JP2008113894A JP 2008113894 A JP2008113894 A JP 2008113894A JP 2006300789 A JP2006300789 A JP 2006300789A JP 2006300789 A JP2006300789 A JP 2006300789A JP 2008113894 A JP2008113894 A JP 2008113894A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
flexible substrate
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006300789A
Other languages
English (en)
Inventor
Hiroshi Aoki
広志 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006300789A priority Critical patent/JP2008113894A/ja
Publication of JP2008113894A publication Critical patent/JP2008113894A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Image Input (AREA)

Abstract

【課題】半導体素子回路面を外部環境に露出することで、その機能を果たす半導体装置において、前記半導体装置を搭載する筐体に設けられた開口部と、前記筐体内部に設けられたマザーボードとが作るクリアランスに適合するように、前記半導体装置の厚み方向高さを調節する。
【解決手段】その回路面を外部環境に露出することで、その機能を果たす半導体素子10と、半導体素子10と電気的に接続し、少なくとも一つの屈曲部をもうけて折り畳まれたフレキシブル基板20と、折り畳まれたフレキシブル基板20同士が対向する面の間に接着剤を設けてなり、半導体装置10搭載面と反対側の面に外部装置と接続するための半田ボール30を設けた構成とする。
【選択図】図1

Description

本発明は、特定の機能を有する機能部を備えた回路面を有する半導体素子と、前記半導体素子を実装する実装基板とを備えた半導体装置と、前記半導体装置を、その筐体内に搭載する電子装置であって、特に、前記回路面に備えられた機能部が筐体から外部に露出することにより、その機能を果たす電子装置に関わる。
従来、半導体装置を搭載することができる筐体を持った電子装置であって、前記半導体装置に搭載された半導体素子の回路面に備えられた機能部が、前記電子装置筐体から露出することにより、その機能を果たす電子装置、例えば指紋認証装置などが知られていた。
近年、個人情報保護の意識が高まるにつれ、セキュリティ対策として個人認証装置への関心が高まっている。とりわけ、より高度で、より簡便な個人認証装置である生体認証装置への市場の要求が増大している。現在、個人情報を扱う情報機器である、携帯電話、PCなどには、省スペースで信頼性の高い指紋認証装置が普及している。この様な指紋認証装置は、携帯電話、ノートPC等のモバイル機器において、その携帯性を損なわないように、機器筐体内部に組み込まれていることが一般的である。
従来例として公知文献1記載の電子装置を図8に示す、筐体40に搭載された半導体装置6は、指紋センサ10と、実装基板43と、インターポーザ42と、を備え、指紋センサ10の回路面に備えられた図示しない電極パッド(以後電極パッド)と実装基板43上面に設けられた図示しない上面電極(以後上面電極)はワイヤ12によって電気的に接続されており、実装基板43と、指紋センサ10とは、その回路面に備えた機能部を除いて、ワイヤ12を十分に包含できるようにモールド樹脂11で封止されている。指紋センサ10とマザーボード41とは、ワイヤ12と、実装基板43内部に設けられた図示しない貫通電極(以後貫通電極)と、実装基板43下面に設けられた接続端子44と、インターポーザ上面に設けられた図示しない上面電極(以後上面電極)と、インターポーザ42内部に設けられた図示しない貫通電極(以後貫通電極)と、インターポーザ下面に設けられた接続端子32とを介して電気的に接続されている。指紋センサ10の機能部を、その一面に設けられた開口部から露出させることの出来る筐体40に、半導体装置6を搭載することで、電子装置7が得られる。
特開2004−319678 特開2001−217388
指紋センサを搭載できる情報機器の種類は多岐に亘り、また市場の要求も少量多品種生産に移行しつつある今日では、単一の金型によって、単一規格で生産される半導体装置では対応が難しくなっている。
より詳細には、電子機器筐体に搭載された指紋センサは、電子機器筐体内部に備えられたマザーボードと電気的に接続されており、指紋センサはマザーボードと接続された状態でその機能部を筐体から露出させることを求められる。また、筐体から露出した機能部は筐体から不自然に突出すると指紋センサ搭載装置の携帯性に不具合を生じ、筐体開口部高さに機能部高さが届かなければ指を接触させることが難しくなり指紋センサの操作性に不具合が生じる、また製品デザイン上も好ましくない。その上、電子装置装置は、筐体内部へのゴミや埃、水分の侵入を極力防がなくてはならない為、筐体開口部から露出してなる指紋センサパッケージは、筐体開口部と指紋センサパッケージとが作る空間を可能な限り減らすことが必要とされる、すなわち筐体開口部と指紋センサとの高さを所望の位置に厳密に合わせることが必要である。
しかしながら、指紋センサを搭載する情報機器の増加により、筐体の種類も増加し、それに伴って筐体内部に備えられたマザーボードの位置も様々となり、マザーボードに搭載された指紋センサの機能部と筐体開口部との高さが合わない問題が増加してきた、また指紋センサはユーザが指を押圧することによってその機能を果たす為、指紋センサを搭載したパッケージには、押圧という機械的な応力に対する強度も同時に求められることとなり、機械的強度と厚み方向高さを同時に満足する指紋センサが求められている。
上記の問題を解決するためには、複数の金型を製作し、様々な筐体のマザーボード位置に対応した指紋センサを個別に製造することが望ましいが、すべての種類の筐体に適合するだけの金型を用意することは、コストと生産性を考えた場合、不可能である。
従来例は、指紋センサと、実装基板との間にインターポーザを多数設けることで、機械的強度を損なわずに、指紋センサパッケージの高さを調節することにより、筐体毎に異なるマザーボードと開口部とが作るクリアランスに対応してきた例を示している。インターポーザを多段に積層することにより、半導体素子回路面と、実装基板との間の電送経路が冗長化し、従来用いられてきたワイヤボンディング法を適用するためには、重なり合うインターポーザの面積を違えて、インターポーザに電極パッドを設けることにより、ワイヤをインターポーザに中継して実装基板へと導く方法が採用されてきた。しかしながら、前記構造では、インターポーザの大型化が必要条件のため、半導体装置の大型化を避けることが出来なかった。近年の半導体装置小型化の要求を満たすためには、インターポーザに貫通電極と半田ボールとを設けて、フリップチップ実装を採用しなければならない。しかし、インターポーザの数だけ半田ボール形成のためのリフロー処理を行うことは、指紋認証装置の製造コスト増大を招いていた。
上記課題は指紋認証装置に限らず、半導体素子機能部が筐体から外部に露出することによってその機能を果たすような、例えば気圧センサ、面実装型フォトダイオード、半導体磁気センサ、半導体温度センサ、半導体ガスセンサ、半導体音響センサなどの半導体センサや、半導体レーザ、発光ダイオード、シリコンマイクロホンなどの半導体素子にも同様に生じる。これらの半導体装置は、その機能面が筐体から露出していることが求められ、また筐体内部保護や、携帯性・操作性の向上、デザイン上の制約のために、筐体と半導体素子機能部とを所望の位置に、厳密に配置することが必要である。
本発明は上記の問題を鑑みて成されたものであり、本発明による半導体装置は、その一面側を回路面とする半導体素子と、その表面に外部装置と接続するための上面電極を備え、その内層に内部配線とを備えた可撓性を有するフレキシブル基板と、前記フレキシブル基板と、前記半導体装置とを電気的に接続するワイヤと、前記フレキシブル基板と、外部装置とを電気的に接続する半田ボールと、を備える。前記フレキシブル基板は少なくとも一つの屈曲部を設けられ、前記屈曲部を境に折り畳まれており、前記折り畳まれたフレキシブル基板同士の互いに対向する面が作る空間に接着剤が設けられている。前記半導体素子が、前記回路面に備えられた機能部を除いて、前記フレキシブル基板の一部と、前記ワイヤを十分に包含するように封止樹脂により封止されることで、本発明による半導体装置が提供される。
上記構成によれば、前記半導体装置は、前記フレキシブル基板に設ける屈曲部の個数を変え、折り畳み回数を変更することで、自由にその高さを変化させることが出来る。また、多層に重なったフレキシブル基板同士が作る空間に接着剤を設けることにより、その機械的強度を飛躍的に向上させることが可能となる。これにより、単一の金型を用いた単一規格の半導体装置でも、あらゆる筐体高さに対応することが可能となり、従来例のように多数のインターポーザを用いる必要が無いため、半導体装置の製造コストを削減することが可能となる。また、半導体装置と、マザーボードとの間にフレキシブル基板と接着剤とからなる層が形成されることで、半田ボール形成時のリフロー工程で生じる基板の反りが、半導体素子に影響を与えることを防止する効果も期待できる。
本発明によれば、フレキシブル基板の長さ、フレキシブル基板折り畳み回数、補強板の数、補強板の厚さを変えることによって半導体装置の高さを自由に変化させることが可能となり、単一の金型から製造された、単一の規格の半導体素子であっても、あらゆる筐体の規格に合わせて搭載することが可能となる、更にはインターポーザを多数用いて半導体装置の高さを調節する方法に比べ、時間、工数、材料の削減が可能となり、半導体装置や、半導体装置を搭載した筐体にかかるコストを抑えることが出来る。
本発明の実施の形態を以下で図と共に説明する。
図1(a)は、本発明の第一の観点による半導体装置1の構造を示し、半導体装置1を、半導体素子10が設けられている面に向かって垂直に見下ろした上面図であり、図1(b)は、図1(a)に図示されている半導体装置1をX−Xに沿って垂直に切断した断面を示す。
図1において、半導体素子10は、その機能面を外部に露出することでその機能を果たすことができる半導体素子であり、例えば指紋センサ、気圧センサ、フォトダイオード、半導体磁気センサ、半導体温度センサ、半導体ガスセンサ、半導体音響センサのような、その機能部に対する外部環境からの圧力、光、熱、磁気、音、化学物質の性質、を電気信号に変換することが出来る機能を備えた半導体素子であり、また発光ダイオード、半導体レーザ、シリコンマイクロホンのような、その機能部に電子信号を光や音に変換する機能を備えた半導体素子である。
半導体素子10は、その一面側に設けられた回路面をフレキシブル基板20と逆方向に向けて配置されており、半導体素子10の他面側と、フレキシブル基板20とはエポキシ系の熱硬化性を有する接着剤によって機械的に固定されている。
フレキシブル基板は、ポリイミド等からなる絶縁性フィルム基材に、Cuからなる導体パターンを形成し、更にポリイミド等からなる絶縁性フィルムをカバーフィルムとして表面に設けたものを使用している。フレキシブル基板20の厚さは例えば60〜100μmのものを用いる。
半導体素子10と固定されたフレキシブル基板20は、屈曲部を設けて複数回折り畳まれており、フレキシブル基板20同士の互いに対向する面が作る空間にエポキシ系熱硬化性接着剤21が設けられている。また、半導体素子10回路面に備えた電極パッドと、フレキシブル基板20表面に設けられた上面電極とを、ワイヤ12によって電気的に接続している。
フレキシブル基板20の半導体装置10が固定されている面と反対側の面に、外部装置と電気的に接続するための半田ボール30が設けられている。半田ボール30は鉛フリー半田を用いて形成される。一般的な鉛フリー半田とはSn、Cu、Ni等を含んだ合金である。
半導体素子10と外部装置とは、ワイヤ12と、フレキシブル基板内層に施された内部配線と、半田ボール30と、を介して電気的に接続される。
半導体素子10回路面と、フレキシブル基板20の半導体素子10が固定されている面には、半導体素子10の回路面に設けられた機能部を除いて、ワイヤ12を十分に包含できるようにモールド樹脂11が設けられている。ワイヤ12は一般的に用いられるAuワイヤであり、モールド樹脂11も一般的に用いられているエポキシ系の樹脂である。
半導体装置1は、フレキシブル基板20を折り畳むことにより、複数枚のインターポーザを用いて、複数回のリフロー工程を経ずとも、半導体装置1の厚み方向高さを調節することが出来る。また、フレキシブル基板20の長さと、折り畳み回数を変更することにより、半導体装置1の厚み方向高さをより詳細に調整することが可能となる。すなわち、同じ長さのフレキシブル基板20を用いて、一方のフレキシブル基板20の折り畳み回数を多くした場合、他方に比べてより半導体装置1の厚み方向高さを得ることが可能となる。また、同一の折り畳み回数を、長さの違う2種類のフレキシブル基板20に設けた場合、よりフレキシブル基板20長さの長い方が半導体装置1の厚み方向高さを高くすることが可能となる。この様に、フレキシブル基板20の長さと、折り畳み回数の組み合わせを変更することで、より厚み方向高さを自由に変更することが可能となり、あらゆる種類の筐体高さに適合させることが出来る。
また、半導体素子10と外部装置との間に、熱硬化性接着剤22とフレキシブル基板20が、交互に配置されることで、半田ボール形成時のリフロー工程において、熱膨張係数の不整合によって発生する熱応力を緩和することが可能となる。
接着剤21はシリコーン系の熱硬化性を有する樹脂を用いても良い。また、硬化前の状態は、液状でも良いし、シート状でも良い。接着剤21はフレキシブル基板20を折り畳む前に設けても良いし、折り畳んだ後に注入しても良い。
外部接続端子として設けられた半田ボール30は、鉛フリー半田に限定するものでは無く、鉛を含んだ半田を用いても良い。
外部接続端子の端子形状は、半田ボール30のようにボール形状を有していても良いが、ボール形状に限定するものではなく、ピン形状を有していても良いし、ランド形状を有していても良い。
半導体装置1では、フレキシブル基板20は、3つの屈曲部を設けて3回折り畳まれているが、屈曲部の数、折り畳み回数共に限定するものではない。
以後、同様の機能を持つ部材には同一の符号を付し、重ねての説明は省略する。
図2(a)は、本発明の第二の観点によるによる半導体装置2の構造を示し、半導体装置2を、半導体素子10が設けられている面に向かって垂直に見下ろした上面図であり、図2(b)は、図2(a)に図示されている半導体装置2をX−Xに沿って垂直に切断した断面を示す。
図2に示す半導体装置2は、フレキシブル基板20の、屈曲部を有しない箇所に補強板22を設けたものである。補強板22はフレキシブル基板20の半導体素子が固定されている面と同一面に2枚設けられ、熱硬化性を有するエポキシ系の樹脂接着剤により固定されている。補強板22はフレキシブル基板を打ち抜き加工することで形成する。また補強板22は、セラミクス等の絶縁性を有する素材で形成されていても良い。
補強板22を設ける箇所は、フレキシブル基板20の一面側に限定せず、その枚数もまた限定するものではないし、補強板22は任意の形状を採用することが出来る。
補強板22を設けることにより、半導体装置2の機械的強度が向上し、フレキシブル基板20の長さ、折り畳み回数、補強板22の数、補強板22の厚みを変更することにより、半導体装置2の高さを詳細に調整することが可能となる。特に、補強板の厚みを変えることにより、フレキシブル基板20の長さが短い、又は折り畳み回数が少なくとも半導体装置2の高さを稼ぐことが可能である。特に、同じ長さのフレキシブル基板20を用いた場合、補強板22を設けたフレキシブル基板20は、補強板22を設けないフレキシブル基板に比べ、補強板22の数、厚さを変更することで、より半導体装置2の厚み方向高さを得ることが出来る。
その他の説明は、本発明第一の観点による半導体装置1と同様の為、説明を省略する。
図3(a)は、本発明の第三の観点によるによる半導体装置3の構造を示し、半導体装置3を、半導体素子10が設けられている面へ向かって垂直に見下ろした上面図であり、図3(b)は、図3(a)に図示されている半導体装置3を、Yの方向から見た側面図を示す。
図3に示す半導体装置3は、切り欠き部23が設けられたフレキシブル基板20を用いて半導体装置を形成したものを示す。
切り欠き部23は、フレキシブル基板20に設けられた屈曲部において三角形状に設けられ、フレキシブル基板20内層に施された配線に影響を及ぼさない程度の大きさで打ち抜かれている。また、切り欠き部23の形状は三角形状に限定するものではない。
上記によると、切り欠き部23を形成することによって、フレキシブル基板20を、屈曲部を境にして折り畳むことが容易となり、折り畳みによるフレキシブル基板20の破損を防ぐことが可能である。
その他の説明は、本発明第一の観点による半導体装置1と同様の為、説明を省略する。
図4(a)は、本発明の第四の観点によるによる半導体装置4の構造を示し、半導体装置4を、半導体素子10が設けられている面へ向かって垂直に見下ろした上面図であり、図4(b)は、図4(a)に図示されている半導体装置4を、X−Xに沿って垂直に切断した断面を示す。
図4に示す半導体装置4は、フレキシブル基板20の代わりにリジットFPCを用いたものである。リジットFPCは、フレキシブル基板20の半導体素子搭載面と、フレキシブル基板20の外部接続端子搭載面とに、ガラス不織布にエポキシ樹脂を含浸させたガラスエポキシ樹脂からなる基板を設けたものであり、ガラスエポキシ樹脂基板部と、フレキシブル基板部とからなる。ガラスエポキシ基板部を、半導体素子側基板24と、外部接続端子側基板25とし、フレキシブル基板部をフレキシブル基板20とする。
半導体素子側基板24には、半導体素子10と電気的に接続するための上面電極と、フレキシブル基板20と上面電極を電気的に接続する貫通電極が備えられており、外部接続端子側基板25には、外部接続端子として半田ボール30を形成するための下面電極と、フレキシブル基板20と電気的に接続する貫通電極が備えられている。
半導体素子10は、その回路面に備えた電極パッドと半導体素子側基板24に設けられた上面電極とを、ワイヤ12を用いて電気的に接続されている。半導体素子側基板24は、半導体素子10回路面と反対側の面と、熱硬化性を有するエポキシ系樹脂を用いて固定されており、半導体素子10と、外部装置は、半導体素子側基板24内部に設けられた貫通電極と、フレキシブル基板20に設けられた内部配線と、外部接続端子側基板に設けられた貫通電極と、外部接続端子側基板に設けられた半田ボール30とを介して、電気的に接続されている。半導体素子10と、半導体素子側基板24は、半導体素子10の回路面に備えられた機能部を除いて、ワイヤ12を十分に包含できるようモールド樹脂11により封止されている。
リジットFPCが複数回折り畳まれた半導体装置4は、折り畳まれたリジットFPCの一部分であるフレキシブル基板20同士が互いに対向する面が作る空間に、熱硬化性を有するエポキシ系接着剤21が設けられており、半導体素子側基板24とフレキシブル基板20とが作る空間と、外部接続端子側基板25とフレキシブル基板20の作る空間とにもまた、接着剤21が設けられている。
半導体素子10とフレキシブル基板20との間に半導体装置側基板23を設けることにより、半導体装置4の機械的強度の向上と、半導体素子側基板24に搭載半導体素子10を搭載する際の実装の容易化と、半導体素子10と、フレキシブル基板20との機械的、電気的接続の信頼性を向上させることが可能である。外部接続端子側基板25においても同様に、半導体装置4の機械的強度の向上と、外部接続端子側基板25に半田ボール30を設ける際の実装の容易化と、フレキシブル基板20と外部装置との機械的、電気的接続信頼性の向上を図ることが出来る。
半導体素子側基板24及び外部接続端子側基板25は、ガラスエポキシ基板に限定されず、半導体素子10のピン数に応じて、多層基板を用いても良いし、セラミクス基板を用いても良い。
その他の説明は、本発明第一の観点による半導体装置1と同様の為、説明を省略する
図5は、本発明の第五の観点によるによる電子装置6の構造を示す図である。本発明の半導体装置1を筐体40に搭載した電子装置6の構造を示している。図5(b)は、電子装置7を、半導体素子10が設けられている面に向かって垂直に見下ろした上面図であり、図5(a)は、図5(b)に図示されている半導体装置7をX−Xに沿って垂直に切断した断面を示す。図5(c)はマザーボードと筐体の位置を変化させた電子装置6の構造を示した断面である。
筐体40は、半導体装置1を搭載することができるマザーボード41をその内部に備えており、半導体装置1に設けられた半田ボール30は、マザーボード41に備えられた図示しない上面電極とリフロー工程を経て電気的に接続される。また、筐体40には、半導体素子10回路面に備えられた機能部が外部に露出することが出来る開口部が設けられている。
図5(b)は、筐体40の一つのパターンを示したもので、マザーボードは、筐体開口部形成面と反対側の面に固定されている。マザーボードと開口部との間の高さに適合するよう厚み方向高さを調節した半導体装置1が搭載されている。
図5(c)は、筐体40のもう一方のパターンを示したもので、マザーボードは、筐体開口部形成面を上面として見た場合の側面に固定されている。図5(b)に比べマザーボードと開口部との間が狭くなっているため、図5(b)で用いられた半導体装置1よりも、フレキシブル基板20の折り畳み回数を減らした半導体装置が設けられている。
図6は、本発明の第四の観点による半導体装置4の製造方法を示している。
図6(a)は、ガラスエポキシ基材から分離する前のリジットFPCを示したものである、フレキシブル基板20は、ガラスエポキシ基材に設けられた開口部の長手方向の端部を結ぶように設けられており、フレキシブル基板20の長手方向の両端部は、半導体素子側基板24と、外部接続端子側基板25に、それぞれ電気的に接続されている。半導体素子側基板24の一面側には、半導体素子10が設けられ、その回路面に備えられた電極パッドと、半導体素子側基板24の一面側に設けられた上面電極とが、ワイヤ12によって電気的に接続されている。また、外部接続端子側基板25には貫通電極と、半田ボール30を形成するための下面電極が設けられている。
図6(b)は、図6(a)で電気的に接続された半導体素子10を、半導体素子10回路面に備えられた機能部を除いてモールド樹脂11で封止する工程を示す。半導体素子10と、半導体素子側基板24を電気的に接続するワイヤ12を十分に包含できるようにモールド樹脂11は設けられる。
図6(c)は、図6(b)で示されたリジットFPCを、ガラスエポキシ基材から切り離したものである。予め切り欠き部を設けたガラスエポキシ基材から、半導体素子側基板24と、外部接続端子側基板25を切り離すことで、図6(c)に示す部材が得られる。
図6(d)は、図6(c)で得られた部材のフレキシブル基板20を折り畳む工程を表したものである。フレキシブル基板20には、予め熱硬化性エポキシ系接着剤21が設けられており、後の半田ボール形成のためのリフロー工程で加熱され、折り畳まれたフレキシブル基板20同士を強固に接着することが出来る。
図6(e)は、図6(d)で得られた装置に、リフロー工程を施して、半田ボール30を形成した半導体装置4を示したものである。それぞれ、外部接続端子側基板25の方向へ垂直に見下ろしたもの、半導体素子側基板24の方向へ垂直に見下ろしたもの、側面から垂直に見たものを表している。
本発明は、上述した実施例に限定されることはない、半導体装置1乃至4に用いられる技術は、それぞれ独立したものではなく、複合的に使用されるものである。例えば、半導体装置4に補強板21及び切り欠き部23を設けても良いし、また、筐体40に搭載されて電子装置となる半導体装置は、半導体装置1に限らない。
図7に、本発明の第四の観点による半導体装置4において、半導体装置4が実際に2mmの高さを得る場合の実施例を挙げる。
モールド樹脂の厚さが0.6mm、半導体素子側配線基板23の厚さが0.3mmであり、0.1mm厚のフレキシブル基板20と、折り畳まれたフレキシブル基板20の間に接着剤21を0.02mmの厚さで設け、外部接続端子側基板25の厚さが0.3mmであり、半田ボールの厚さが0.3mmであるような半導体装置4において、フレキシブル基板に5つの屈曲部を設けて5層に折り畳むことで、半導体装置4の全高が2mmとなる。
本発明第一の観点による半導体装置1を表した図 本発明第二の観点による半導体装置2を表した図 本発明第三の観点による半導体装置3を表した図 本発明第四の観点による半導体装置4を表した図 本発明第一の観点による半導体装置1を搭載した電子装置5を表した図 本発明第四の観点による半導体装置4の製造方法を表した図 本発明第四の観点による半導体装置4を実際に製造した実施例を表す図 従来例による半導体装置6とそれを搭載した電子装置7を表した図
符号の説明
1・・・半導体装置1
2・・・半導体装置2
3・・・半導体装置3
4・・・半導体装置4
5・・・電子装置5
6・・・従来技術における半導体装置6
7・・・従来技術における電子装置7
10・・・半導体素子
11・・・封止樹脂
12・・・ワイヤ
20・・・フレキシブル基板
21・・・接着剤
22・・・補強板
23・・・切り欠き部
24・・・半導体素子側基板
25・・・外部接続端子側基板
30・・・半田ボール
40・・・筐体
41・・・マザーボード
42・・・インターポーザ
43・・・実装基板
44・・・インターポーザに備えられた半田ボール

Claims (7)

  1. 外部環境に由来する物理量又は化学量を電気信号に変換する回路面又は電気信号を外部環境に作用する物理量に変換する回路面を備えた半導体素子と、前記半導体素子と電気的に接続されたフレキシブル基板と、を備えた半導体装置であって、前記半導体素子の回路面と反対側の面が前記フレキシブル基板と固定され、前記フレキシブル基板は少なくとも1つの屈曲部が設けられて折り畳まれてなり、前記折り畳まれたフレキシブル基板の互いに対向する面の間に接着層が設けられていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、前記半導体素子は指紋センサであることを特徴とする半導体装置。
  3. 請求項1乃至2記載の半導体装置であって、前記フレキシブル基板の前記屈曲部を形成する領域に切り欠きが設けられていることを特徴とする半導体装置。
  4. 請求項1乃至3記載の半導体装置であって、前記フレキシブル基板の互いに対向する面の間に補強板を設けたことを特徴とする半導体装置。
  5. 請求項1乃至4記載の半導体装置であって、前記フレキシブル基板にリジットFPCを用いたことを特徴とする半導体装置。
  6. 外部環境に由来する物理量又は化学量を電気信号に変換する回路面又は電気信号を外部環境に作用する物理量に変換する回路面を備えた半導体素子と、前記半導体素子と電気的に接続されたフレキシブル基板と、からなる半導体装置と、前記半導体装置を搭載するマザーボードを備えた筐体と、を備えた電子装置であって、前記半導体素子の回路面が前記筐体に設けられた開口部から露出してなり、前記フレキシブル基板は少なくとも1つの屈曲部が設けられて折り畳まれ、前記折り畳まれたフレキシブル基板の互いに対向する面の間に接着層が設けられていることを特徴とする電子装置。
  7. 請求項6記載の電子装置であって、前記半導体素子は指紋センサであることを特徴とする電子装置。

JP2006300789A 2006-11-06 2006-11-06 半導体装置及び、電子装置 Pending JP2008113894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006300789A JP2008113894A (ja) 2006-11-06 2006-11-06 半導体装置及び、電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006300789A JP2008113894A (ja) 2006-11-06 2006-11-06 半導体装置及び、電子装置

Publications (1)

Publication Number Publication Date
JP2008113894A true JP2008113894A (ja) 2008-05-22

Family

ID=39500365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006300789A Pending JP2008113894A (ja) 2006-11-06 2006-11-06 半導体装置及び、電子装置

Country Status (1)

Country Link
JP (1) JP2008113894A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013534008A (ja) * 2010-06-18 2013-08-29 オーセンテック,インコーポレイテッド センシングエリア上に封止層を有する指センサおよび関連する方法
JP2015075399A (ja) * 2013-10-09 2015-04-20 富士通株式会社 電子デバイス、電子機器、及びセンサシステム
JP2017532760A (ja) * 2014-09-03 2017-11-02 クルシアルテック カンパニー リミテッド 指紋センサーモジュール及びその製造方法
JP2018042597A (ja) * 2016-09-12 2018-03-22 セイコーエプソン株式会社 光センサーモジュール、生体情報検出装置及び電子機器
US11922718B2 (en) 2021-10-20 2024-03-05 Samsung Electronics Co., Ltd. Fingerprint sensor package and sensor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013534008A (ja) * 2010-06-18 2013-08-29 オーセンテック,インコーポレイテッド センシングエリア上に封止層を有する指センサおよび関連する方法
US8736001B2 (en) 2010-06-18 2014-05-27 Authentec, Inc. Finger sensor including encapsulating layer over sensing area and related methods
US9613249B2 (en) 2010-06-18 2017-04-04 Apple Inc. Finger sensor including encapsulating layer over sensing area and related methods
JP2015075399A (ja) * 2013-10-09 2015-04-20 富士通株式会社 電子デバイス、電子機器、及びセンサシステム
JP2017532760A (ja) * 2014-09-03 2017-11-02 クルシアルテック カンパニー リミテッド 指紋センサーモジュール及びその製造方法
JP2018042597A (ja) * 2016-09-12 2018-03-22 セイコーエプソン株式会社 光センサーモジュール、生体情報検出装置及び電子機器
US11922718B2 (en) 2021-10-20 2024-03-05 Samsung Electronics Co., Ltd. Fingerprint sensor package and sensor package

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
CN100452396C (zh) 半导体装置及其制造方法
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2011128140A (ja) センサデバイス及びその製造方法
JP4741385B2 (ja) 構造体
JP2001308260A (ja) 半導体装置
KR101772490B1 (ko) 인쇄회로기판 어셈블리
TW202033004A (zh) 麥克風封裝結構
JP2008113894A (ja) 半導体装置及び、電子装置
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
US10154597B2 (en) Component mount board
JP5742170B2 (ja) Memsデバイス、その製造方法、及びそれを有する半導体装置
JP5943107B2 (ja) センサデバイス及びその製造方法
JP6236367B2 (ja) センサーモジュール及びセンサーモジュールの製造方法
JP2001326428A (ja) プリント基板
JP2020053578A (ja) 回路基板および電子部品
JP5039740B2 (ja) 変速制御装置及び機電一体型電子制御装置
JP4961731B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
KR20110028028A (ko) 디바이스 패키지 기판 및 그 제조 방법
JP2009049281A (ja) 半導体センサモジュール
JP2007150181A (ja) 積層型実装構造体
JP4566105B2 (ja) 電子部品およびその実装構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731