KR20090080429A - 배선기판, 이를 갖는 테이프 패키지 및 표시장치 - Google Patents

배선기판, 이를 갖는 테이프 패키지 및 표시장치 Download PDF

Info

Publication number
KR20090080429A
KR20090080429A KR1020080006355A KR20080006355A KR20090080429A KR 20090080429 A KR20090080429 A KR 20090080429A KR 1020080006355 A KR1020080006355 A KR 1020080006355A KR 20080006355 A KR20080006355 A KR 20080006355A KR 20090080429 A KR20090080429 A KR 20090080429A
Authority
KR
South Korea
Prior art keywords
bumps
chip mounting
mounting region
semiconductor chip
junction
Prior art date
Application number
KR1020080006355A
Other languages
English (en)
Other versions
KR101457335B1 (ko
Inventor
황지환
김동한
김철우
정예정
배광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080006355A priority Critical patent/KR101457335B1/ko
Priority to US12/353,317 priority patent/US8339561B2/en
Publication of KR20090080429A publication Critical patent/KR20090080429A/ko
Priority to US13/693,142 priority patent/US20140117536A1/en
Application granted granted Critical
Publication of KR101457335B1 publication Critical patent/KR101457335B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩을 실장하기 위한 배선기판은 베이스 필름, 다수개의 제1 배선들 및 다수개의 제2 배선들을 포함한다. 상기 베이스 필름은 반도체 칩이 실장되는 칩 실장 영역을 갖는다. 상기 제1 배선들은 상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되며, 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장되어 상기 반도체 칩과 전기적으로 연결되는 제1 접합 단부를 갖는다. 상기 제2 배선들은 상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되며, 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩과 전기적으로 연결되는 제2 접합 단부를 갖는다. 이리하여, 상기 배선기판은 상기 제1 및 제2 배선들이 상기 칩 실장 영역의 일변의 길이 방향을 따라 더욱 조밀하게 형성되더라도 상기 배선들 간의 단선을 방지하고 상기 반도체 칩의 범프와의 접합을 위한 충분한 정렬 마진을 제공할 수 있게 된다.

Description

배선기판, 이를 갖는 테이프 패키지 및 표시장치{Wiring substrate, tape package having the same and display device having the same}
본 발명은 배선기판, 이를 갖는 테이프 패키지 및 표시장치에 관한 것으로, 보다 상세하게는 반도체 칩을 실장하기 위한 배선기판, 이를 포함하는 테이프 패키지 및 표시장치에 관한 것이다.
일반적으로 반도체 장치는 반도체 웨이퍼로 사용되는 실리콘웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.
상기 패키지 조립 공정은 반도체 칩과 같은 반도체 장치를 전기적으로 연결시켜 주며, 밀봉 작업을 통하여 상기 반도체 칩을 보호하고 제품 사용 중에 발생하는 열을 발산시키는 역할을 한다. 칩을 전기적으로 연결시켜 주기 위한 일반적인 방법으로는 와이어 본딩(wire bonding), 솔더 본드(solder bond), 탭(TAB, tape automated bonding) 등의 방법이 있다.
최근에는, LCD와 같은 평판 표시 장치 산업의 발달에 힘입어 평판 표시 장치의 구동 칩(drive IC) 부품인 테이프 패키지(tape package)의 제조 산업 또한 발전하고 있다. 이와 같은 테이프 패키지는 테이프 배선기판(tape substrate)을 이용한 반도체 패키지로서, 테이프 캐리어 패키지(TCP, tape carrier package)와 칩 온 필름(COF, chip on film) 패키지로 나눌 수 있다.
TCP는 테이프 배선기판의 윈도우에 노출된 인너 리드(inner lead)에 반도체 칩이 인너 리드 본딩(ILB, inner lead bonding) 방식으로 실장된 구조를 갖는다. COF 패키지는 윈도우가 없는 테이프 배선기판에 반도체 칩이 플립 칩 본딩(flip chip bonding) 방식으로 실장된 구조를 갖는다.
일반적으로, 상기 테이프 패키지는 외부접속단자로 테이프 배선기판(tape substrate) 위에 형성된 입/출력 배선 패턴을 사용하는 탭(TAB) 방식을 이용하며, 입/출력 배선 패턴을 인쇄회로기판(PCB, printed circuit board)이나 디스플레이 패널(panel)에 직접 부착하여 실장한다.
예를 들면, COF 패키지는 베이스 필름 상에 반도체 칩이 실장된다. 이 때, 상기 반도체 칩의 주변부에는 범프들이 형성되어 있고, 상기 반도체 칩은 상기 범프들을 매개로 상기 베이스 필름 상에 플립 칩 본딩 방식으로 실장된다.
상기 베이스 필름 상에는, 상기 반도체 칩의 범프들과 접합되는 접합 단부를 갖는 입/출력 배선들이 형성된다. 상기 베이스 필름 상에 상기 반도체 칩이 실장되는 칩 실장 영역의 외부에는 솔더 레지스트가 도포되어 상기 입/출력 배선들을 외부로부터 보호한다. 반면에, 상기 칩 실장 영역의 내부는 솔더 레지스트에 의해 노 출되고, 상기 반도체 칩은 상기 칩 실장 영역 상에 실장된다.
상기 테이프 패키지는 평판 표시 장치의 경박화에 따라 보다 미세한 선폭의 배선 패턴이 요구되고 있다. 이에 따라, 상기 반도체 칩의 범프들 간의 피치(pitch)와 상기 입/출력 배선들 간의 피치는 지속적으로 축소되고 있다.
그러나, 종래의 COF 패키지에 있어서, 미세한 피치에 의해 상기 칩 실장 영역에서 상기 범프들과 입/출력 배선들 간의 접합 시 정렬(alignment) 오차가 발생하거나 상기 칩 실장 영역에서 인접하는 입/출력 배선들 간 또는 상기 범프와 입/출력 배선 간의 단선이 발생되는 문제가 있다.
본 발명의 목적은 미세한 피치를 갖는 배선들의 정렬 오차를 방지할 수 있는 배선기판을 제공하는 데 있다.
본 발명의 다른 목적을 상술한 배선기판 상에 실장되는 반도체 칩을 갖는 테이프 패키지를 제공하는 데 있다.
본 발명의 또 다른 목적은 상술한 테이프 패키지를 갖는 표시 장치를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 배선기판은 베이스 필름, 다수개의 제1 배선들 및 다수개의 제2 배선들을 포함한다. 상기 베이스 필름은 반도체 칩이 실장되는 칩 실장 영역을 갖는다. 상기 제1 배선들은 상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되며, 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장되어 상기 반도체 칩과 전기적으로 연결되는 제1 접합 단부를 갖는다. 상기 제2 배선들은 상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되며, 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩과 전기적으로 연결되는 제2 접합 단부를 갖는다.
본 발명의 일 실시예에 있어서, 상기 제1 방향은 상기 칩 실장 영역의 일변 의 연장 방향에 직교하며, 상기 제2 방향은 상기 제1 방향과 직교할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 배선들의 제1 접합 단부들은 상기 칩 실장 영역의 일변의 연장 방향과 평행한 다수개의 라인들 상에 배열되며, 상기 제2 배선들의 제2 접합 단부들은 상기 인접하는 제1 접합 단부들 사이에 위치하는 라인들 상에 각각 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 접합 단부들 사이의 거리는 상기 칩 실장 영역의 일변으로부터 멀어질수록 점점 증가할 수 있다. 또한, 상기 칩 실장 영역의 일변에 가장 인접하게 배열되는 제1 및 제2 접합 단부들은 나머지 접합 단부들의 크기보다 상대적으로 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 배선기판은 상기 제1 및 제2 배선들 중 상기 제1 및 제2 접합 단부들을 제외한 부분을 덮은 절연부재를 더 포함할 수 있다.
상기 본 발명의 다른 목적을 달성하기 위해 본 발명에 따른 테이프 패키지는 반도체 칩, 베이스 필름, 다수개의 제1 배선들 및 다수개의 제2 배선들을 포함한다. 상기 반도체 칩에는 범프들이 형성된다. 상기 베이스 필름은 상기 반도체 칩이 실장되는 칩 실장 영역을 갖는다. 상기 제1 배선들은 상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되며, 상기 제1 방향에 대하여 경사진 제2 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제1 접합 단부를 갖는다. 상기 제2 배선들은 상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되며, 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제2 접합 단부를 갖는다.
본 발명의 일 실시예에 있어서, 상기 제1 방향은 상기 칩 실장 영역의 일변 의 연장 방향에 직교하며, 상기 제2 방향은 상기 제1 방향과 직교할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 배선들의 제1 접합 단부들은 상기 칩 실장 영역의 일변의 연장 방향과 평행한 다수개의 라인들 상에 배열되며, 상기 제2 배선들의 제2 접합 단부들은 상기 인접하는 제1 접합 단부들 사이에 위치하는 라인들 상에 각각 배열되고, 상기 범프들은 상기 제1 및 제2 접합 단부들에 대응하여 상기 라인들 상에 상기 제2 방향과 평행한 방향으로 각각 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 접합 단부들 사이의 거리는 상기 칩 실장 영역의 일변으로부터 멀어질수록 점점 증가하고, 상기 범프들 사이의 거리는 상기 제1 및 제2 접합 단부들에 대응하여 상기 반도체 칩의 일변으로부터 멀어질수록 점점 증가할 수 있다.
이 경우에 있어서, 상기 범프들은 상기 칩 실장 영역의 일변에 가장 인접한 라인들 상에 각각 배열되는 제1 및 제2 접합 단부들과 접합되며 제1 크기를 갖는 제1 범프들 및 상기 라인들을 제외한 라인들 상에 배열된 제1 및 제2 단부들과 접합되며 상기 제1 크기보다 작은 제2 크기를 갖는 제2 범프들을 포함할 수 있다. 또한, 상기 제1 범프는 "ㄱ"자 형태를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 테이프 패키지는 상기 반도체 칩과 상기 베이스 필름의 본딩된 부분을 보호하는 성형수지를 더 포함할 수 있다.
상기 본 발명의 또 다른 목적을 달성하기 위해 본 발명에 따른 표시 장치는 테이프 패키지, 인쇄회로기판 및 표시패널을 포함한다. 상기 테이프 패키지는 범프들이 형성된 반도체 칩, 상기 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름, 상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되되 상기 제1 방향에 대하여 경사진 제2 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제1 접합 단부를 갖는 다수개의 제1 배선들, 및 상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되되 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제2 접합 단부를 갖는 다수개의 제2 배선들을 구비한다. 상기 인쇄회로기판은 상기 테이프 패키지의 일단부에 배치되며, 상기 제1 및 제2 배선들 중 입력 배선들과 전기적으로 연결된다. 상기 표시패널은 상기 테이프 패키지의 타단부에 배치되며, 상기 제1 및 제2 배선들 중 출력 배선들과 전기적으로 연결된다.
이와 같이 구성된 본 발명에 따른 배선기판은 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름을 포함한다. 상기 베이스 필름 상에는 상기 칩 실장 영역으로부터 제1 방향을 연장되는 다수개의 제1 및 제2 배선들이 형성된다. 상기 제1 배선들은 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장되어 상기 반도체 칩과 전기적으로 연결되는 제1 접합 단부를 갖는다. 상기 제2 배선들은 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩과 전기적으로 연결되는 제2 접합 단부를 갖는다.
이에 따라, 상기 제1 및 제2 접합 단부들이 제1 및 제2 배선들의 일단부로부터 절곡되어 연장 형성되고 상기 칩 실장 영역의 일변으로부터 내부로 서로 엇갈려 마주보며 배치됨으로써, 상기 제1 및 제2 배선들이 상기 칩 실장 영역의 일변의 길 이 방향을 따라 더욱 조밀하게 형성되더라도 상기 배선들 간의 단선을 방지하고 상기 반도체 칩의 범프와의 접합을 위한 충분한 정렬 마진을 제공할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 배선기판, 이를 갖는 테이프 패키지 및 표시장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지 다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예들에 따른 배선기판(100)을 나타내는 평면도이다.
도 1을 참조하면, 반도체 칩(도시되지 않음)이 실장되는 배선기판(100)은 베이스 필름(110), 베이스 필름(110)에 형성되는 다수개의 제1 배선(130)들 및 다수개의 제2 배선(140)들을 포함한다.
본 발명의 실시예들에 따르면, 베이스 필름(110)의 중심 부분에는 상기 반도체 칩이 실장되는 칩 실장 영역(120)이 구비될 수 있다. 예를 들면, 칩 실장 영역(120)은 제1 변(122)과 제1 변(122)과 이웃하는 제2 변(124)을 포함하는 직사각형 형상을 가질 수 있다. 이 때, 제1 변(122)의 길이는 제2 변(124)의 길이보다 더 길수 있다.
예를 들면, 베이스 필름(110)은 폴리이미드와 같은 유기 물질을 포함하며, 휘어지며 유연성을 갖는 유기필름일 수 있다. 또한, 베이스 필름(110)의 양측의 가장자리를 따라 스프로켓 홀(116, sprocket hole)들이 서로 이격 형성될 수 있다. 스프로켓 홀(116)이 형성된 베이스 필름(100)의 양측의 가장자리는 베이스 필름(100) 상에 상기 반도체 칩이 실장된 후 제거될 수 있다.
베이스 필름(110)에는 다수개의 제1 배선(130)들 및 제2 배선(140)들이 형성될 수 있다. 제1 배선(130)들 및 제2 배선(140)들은 베이스 필름(110)의 칩 실장 영역(112)의 내부에서 외부로 연장될 수 있다.
상기 제1 및 제2 배선들은, 예를 들면, 베이스 필름(110)의 표면상에 금속 박막을 전착(electrodeposition) 또는 열압착 방법으로 접착한 후 포토리소그래피 및 식각 방법을 이용하여 형성할 수 있다. 상기 금속의 예로서는 구리(Cu), 금(Au), 주석(Sn), 납(Pb), 은(Ag), 니켈(Ni) 등을 들 수 있다. 이후, 배선(120)들 상에 다른 금속을 전기도금법을 이용하여 소정 두께로 피막시킬 수 있다.
제1 배선(130)들과 제2 배선(140)들은 칩 실장 영역(120)으로부터 제1 방향을 따라 연장 형성된다. 제1 배선(130)들은 상기 반도체 칩의 범프와 접합되는 제1 접합 단부(132)를 포함한다. 제2 배선(140)들은 상기 반도체 칩의 범프와 접합되는 제2 접합 단부(142)를 포함한다.
제1 접합 단부(132)는 제1 배선(130)의 일단부로부터 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장 형성된다. 제2 접합 단부(142)는 제2 배선(140)의 일단부로부터 제1 접합 단부(132)가 연장되는 제2 방향과 반대 방향으로 연장 형성된다.
본 발명의 일 실시예에 따르면, 상기 제1 방향은 칩 실장 영역(120)의 제1 변(122)의 연장 방향에 직교하고, 상기 제2 방향은 상기 제1 방향에 직교할 수 있다. 따라서, 제1 접합 단부(132)들과 제2 접합 단부(142)들은 서로 마주보며 배열되게 된다.
제1 배선(130)들의 제1 접합 단부(132)들은 칩 실장 영역(120)의 제1 변(122)의 연장 방향과 평행한 다수개의 라인들 상에 배열될 수 있다. 또한, 제2 배선(140)의 제2 접합 단부(142)들은 인접하는 제1 접합 단부(132)들 사이에 위치하는 라인들 상에 각각 배열될 수 있다.
또한, 제1 접합 단부(132)들 및 제2 접합 단부(142)들 사이의 거리는 칩 실장 영역(120)의 제1 변(122)으로부터 내부로 갈수록 점점 증가하도록 배치될 수 있다.
이에 따라, 제1 및 제2 접합 단부들(132, 142)이 제1 및 제2 배선들(130, 140)의 일단부로부터 직교하여 연장 형성되고 칩 실장 영역(120)의 제1 변(122)으로부터 내부로 서로 엇갈려 마주보며 배치됨으로써, 제1 및 제2 배선들(130, 140)이 칩 실장 영역(120)의 제1 변(122)의 길이 방향을 따라 더욱 조밀하게 형성되더라도 상기 배선들 간의 단선을 방지하고 상기 반도체 칩의 범프와의 접합시 충분한 정렬 마진을 제공할 수 있다.
제1 접합 단부(132)들 및 제2 접합 단부(142)들은 상기 반도체 칩의 범프들의 위치에 대응하여 칩 실장 영역(120) 내에 배치된다. 따라서, 제1 및 제2 접합 단부들(132, 142)은 상기 반도체 칩의 범프들과 각각 접합되어 제1 배선(130)들 및 제2 배선(140)들을 상기 반도체 칩과 전기적으로 연결시키게 된다.
본 발명의 실시예들에 따르면, 제1 배선(130)들 및 제2 배선(140)들은 칩 실장 영역(120)으로부터 상측으로 연장되는 입력 배선(150)들과 칩 실장 영역(120)으로부터 하측으로 연장되는 출력 배선(160)들을 포함할 수 있다.
예를 들면, 입력 배선(150)들은 상기 반도체 칩으로 입력 신호를 제공하는 인쇄회로기판(PCB, 도시되지 않음)과 칩 실장 영역(120)에 실장되는 반도체 칩을 전기적으로 연결할 수 있다. 출력 배선(160)은 상기 반도체 칩과 상기 반도체 칩으로부터 출력되는 출력 신호가 제공되는 표시패널(도시되지 않음)을 전기적으로 연결할 수 있다.
제1 및 제2 배선들(130, 140)은 절연부재(170)에 의해 도포될 수 있다. 구체적으로, 절연부재(170)는 제1 및 제2 배선들(130, 140) 중 제1 및 제2 접합 단부들(132, 142)을 제외한 부분을 덮게 된다. 예를 들면, 절연부재(170)는 솔더 레지스트(solder resist)를 포함할 수 있다. 이리하여, 제1 및 제2 배선들(130, 140)은 절연부재(170)에 의해 외부로부터 보호되며 서로 간의 단선이 방지될 수 있다.
도 2는 도 1의 배선기판(100)에 실장되는 반도체 칩(200)을 포함하는 테이프 패키지(300)의 일부를 나타내는 평면도이며, 도 3은 도 1의 "A" 부분을 나타내는 부분 확대도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예들에 따른 테이프 패키지(300)는 베이스 필름(110), 베이스 필름(110) 상에 실장되는 반도체 칩(200), 및 베이스 필름(110) 상에 형성되는 제1 배선(130)들과 제2 배선(140)들을 포함한다.
집적회로(IC)들을 구비하는 반도체 칩(200)은 베이스 필름(100)의 칩 형성 영역(120) 상에 실장된다. 반도체 칩(200)은 다수개의 범프(210)들을 포함한다. 반도체 칩(200)의 범프(210)들은 제1 및 제2 배선들(130, 140)의 일단부에 연장 형성된 제1 및 제2 접합 단부들(132, 142)의 위치에 대응하여 배열되고 제1 및 제2 접합 단부들(132, 142)과 각각 접합된다.
예를 들면, 범프(210)는 금(Au), 구리(Cu) 등을 포함할 수 있다. 범프(210)들은 플립 칩 본딩 방식에 의해 제1 및 제2 접합 단부들(132, 142)과 접합될 수 있다.
반도체 칩(200)은 범프(210)들을 매개로 베이스 필름(110)에 실장된다. 본 발명의 일 실시예에 따르면, 성형수지(도시되지 않음)는 반도체 칩(200)이 본딩된 부분에 충진될 수 있다. 예를 들면, 상기 성형수지는 언더필(underfill) 방법으로 반도체 칩(200)이 플립 칩 본딩된 부분에 충진될 수 있다.
도 3을 다시 참조하면, 제1 배선(130)들과 제2 배선(140)들은 반도체 칩(200)으로부터 제1 방향을 따라 연장 형성된다. 제1 배선(130)들은 상기 범프와 접합되는 제1 접합 단부(132)를 각각 포함한다. 제2 배선(140)들은 상기 범프와 접합되는 제2 접합 단부(142)를 각각 포함한다.
제1 접합 단부(132)는 제1 배선(130)의 일단부로부터 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장 형성된다. 제2 접합 단부(142)는 제2 배선(140)의 일단부로부터 제1 접합 단부(132)가 연장되는 제2 방향과 반대 방향으로 연장 형성된다.
본 발명의 일 실시예에 따르면, 상기 제1 방향은 칩 실장 영역(120)의 제1 변(122)의 연장 방향에 직교하고, 상기 제2 방향은 상기 제1 방향에 직교할 수 있다. 따라서, 제1 접합 단부(132)들과 제2 접합 단부(142)들은 서로 마주보며 배열되게 된다.
제1 배선(130)들의 제1 접합 단부(132)들은 칩 실장 영역(120)의 제1 변(122)의 연장 방향과 평행한 다수개의 라인들 상에 배열될 수 있다. 또한, 제2 배선(140)들의 제2 접합 단부(142)들은 인접하는 제1 접합 단부(132)들 사이에 위치하는 라인들 상에 각각 배열될 수 있다. 이 때, 범프(210)는 직사각형 형상을 가질 수 있으며, 범프(210)들은 제1 및 제2 접합 단부들(132, 142)에 대응하여 상기 라인들 상에 상기 제2 방향과 평행한 방향으로 각각 배열될 수 있다.
또한, 제1 접합 단부(132)들 및 제2 접합 단부(142)들 사이의 거리는 칩 실장 영역(120)의 제1 변(122)으로부터 내부로 갈수록 점점 증가하도록 배치될 수 있다. 범프(210)들 사이의 거리는 제1 및 제2 접합 단부들(132, 142)에 대응하여 반도체 칩(200)의 일측부로부터 멀어질수록 점점 증가하도록 배치될 수 있다.
이에 따라, 상기 성형수지가 반도체 칩(200)의 본딩된 부분에 충진될 때, 상기 성형수지가 칩 실장 영역(120)의 내부로 용이하게 언더필될 수 있게 된다.
본 발명의 다른 실시예에 따르면, 칩 실장 영역(120)의 제1 변(122)에 가장 인접하게 배열되는 제1 및 제2 접합 단부들(134, 144)은 나머지 접합 단부들의 크기보다 상대적으로 작을 수 있다. 또한, 상기 범프들은 제1 범프(205) 및 제2 범프(210)를 포함할 수 있다.
제1 범프(205)는 칩 실장 영역(120)의 제1 변(122)에 가장 인접한 라인들 상에 각각 배열되는 제1 접합 단부(134)와 제2 접합 단부(144)와 접합된다. 제2 범프(210)들은 상기 라인들을 제외한 라인들 상에 배열되는 제1 접합 단부(132)와 제2 접합 단부(142)와 접합된다. 이 경우에 있어서, 제1 범프(205)의 크기는 제2 범프(210)의 크기보다 작을 수 있다. 또한, 제1 범프(205)는 "ㄱ"자 형태를 가질 수 있다.
이에 따라, 제1 변(122)에 가장 인접하게 배치되는 제1 및 제2 접합 단부들(134, 144)이 상대적으로 작은 크기를 갖더라도, 제1 범프(205)는 "ㄱ"자 형태를 가짐으로써 칩 실장 영역(120)에서의 상기 배선들과의 접합 시 충분한 정렬 마진을 제공하게 된다.
도 4는 도 2의 테이프 패키지(300)를 포함하는 표시 장치(1000)를 나타내는 평면도이다. 본 실시예에 따른 표시 장치는 테이프 패키지와 결합하는 인쇄회로기판과 표시패널을 제외하고는 도 2의 실시예의 테이프 패키지(300)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 4를 참조하면, 본 발명의 실시예들에 따른 표시 장치(1000)는 테이프 패키지(300), 표시패널(600) 및 인쇄회로기판(800)을 포함한다. 테이프 패키지(300)는 표시패널(600) 및 인쇄회로기판(800) 사이에 배치된다. 인쇄회로기판(800)은 테이프 패키지(300)의 일단부에 배치되고, 표시패널(600)은 테이프 패키지(300)의 타단부에 배치된다.
구체적으로, 테이프 패키지(300)의 입력 배선(150)들은 인쇄회로기판(800)과 전기적으로 연결된다. 테이프 패키지(300)의 출력 배선(160)들은 표시패널(600)과 전기적으로 연결된다.
예를 들면, 표시패널(600)은 복수개의 게이트 라인들, 다수개의 데이터 라인들 및 상기 다수개의 픽셀들을 포함할 수 있다. 상기 픽셀들은 상기 게이트 라인과 상기 데이터 라인의 교차점에 형성될 수 있다. 상기 픽셀은 상기 게이트 라인에 연결되는 게이트 전극 및 상기 데이터 라인에 연결되는 소스 전극을 구비하는 박막 트랜지스터를 포함할 수 있다.
테이프 패키지(300)에 실장되는 반도체 칩(200)은 표시 패널(600)을 구동하기 위한 구동 회로들을 포함할 수 있다. 예를 들면, 표시패널(600)의 제1 측면에 결합하는 테이프 패키지(300)의 반도체 칩(200)은 표시패널(600)의 게이트 라인을 구동하기 위한 게이트 드라이버를 포함할 수 있다. 또한, 표시패널(600)의 상기 제1 측면과 실질적으로 직교하는 제2 측면에 결합하는 테이프 패키지(300)의 반도체 칩(200)은 표시패널(600)의 데이터 라인을 구동하기 위한 데이터 드라이버를 포함할 수 있다.
인쇄회로기판(800)은 테이프 패키지(300)의 입력 배선(150)과 전기적으로 연결된다. 예를 들면, 인쇄회로기판(800)은 타이밍 제어부(도시되지 않음) 및 전원 공급부(도시되지 않음)를 포함할 수 있다. 상기 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어한다. 상기 전원 공급부는 표시패널(600)및 테이프 패키지(300)에 실장되는 반도체 칩(200)의 구동회로들에 필요한 전원을 공급한다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 배선기판은 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름을 포함한다. 상기 베이스 필름 상에는 상기 칩 실장 영역으로부터 제1 방향을 연장되는 다수개의 제1 및 제2 배선들이 형성된다. 상기 제1 배선들은 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장되어 상기 반도체 칩과 전기적으로 연결되는 제1 접합 단부를 갖는다. 상기 제2 배선들은 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩과 전기적으로 연결되는 제2 접합 단부를 갖는다.
이에 따라, 상기 제1 및 제2 접합 단부들이 제1 및 제2 배선들의 일단부로부터 절곡되어 연장 형성되고 상기 칩 실장 영역의 일변으로부터 내부로 서로 엇갈려 마주보며 배치됨으로써, 상기 제1 및 제2 배선들이 상기 칩 실장 영역의 일변의 길이 방향을 따라 더욱 조밀하게 형성되더라도 상기 배선들 간의 단선을 방지하고 상기 반도체 칩의 범프와의 접합을 위한 충분한 정렬 마진을 제공할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 배선기판을 나타내는 평면도이다.
도 2는 도 1의 배선기판에 실장되는 반도체 칩을 포함하는 테이프 패키지의 일부를 나타내는 평면도이다.
도 3은 도 1의 "A" 부분을 나타내는 부분 확대도이다.
도 4는 도 2의 테이프 패키지를 포함하는 표시 장치를 나타내는 평면도이다.
< 도면의 주요부분에 대한 부호의 설명>
100 : 배선기판 110 : 베이스 필름
116 : 스프로켓 홀 120 : 칩 실장 영역
130 : 제1 배선 132 : 제1 접합 단부
140 : 제2 배선 142 : 제2 접합 단부
150 : 입력 배선 160 : 출력 배선
170 : 절연부재 200 : 반도체 칩
210 : 범프 300 : 테이프 패키지
600 : 표시 패널 800 : 인쇄회로기판
1000 : 표시 장치

Claims (19)

  1. 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름;
    상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되며, 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장되어 상기 반도체 칩과 전기적으로 연결되는 제1 접합 단부를 갖는 다수개의 제1 배선들; 및
    상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되며, 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩과 전기적으로 연결되는 제2 접합 단부를 갖는 다수개의 제2 배선들을 포함하는 배선기판.
  2. 제 1 항에 있어서, 상기 제1 방향은 상기 칩 실장 영역의 일변의 연장 방향에 직교하며, 상기 제2 방향은 상기 제1 방향과 직교하는 것을 특징으로 하는 배선기판.
  3. 제 1 항에 있어서, 상기 제1 배선들의 제1 접합 단부들은 상기 칩 실장 영역의 일변의 연장 방향과 평행한 다수개의 라인들 상에 배열되며, 상기 제2 배선들의 제2 접합 단부들은 상기 인접하는 제1 접합 단부들 사이에 위치하는 라인들 상에 각각 배열되는 것을 특징으로 하는 배선기판.
  4. 제 1 항에 있어서, 상기 제1 및 제2 접합 단부들 사이의 거리는 상기 칩 실 장 영역의 일변으로부터 멀어질수록 점점 증가하는 것을 특징으로 하는 배선기판.
  5. 제 4 항에 있어서, 상기 칩 실장 영역의 일변에 가장 인접하게 배열되는 제1 및 제2 접합 단부들은 나머지 접합 단부들의 크기보다 상대적으로 작은 것을 특징으로 하는 배선기판.
  6. 제 1 항에 있어서, 상기 제1 및 제2 배선들 중 상기 제1 및 제2 접합 단부들을 제외한 부분을 덮은 절연부재를 더 포함하는 것을 특징으로 하는 배선기판.
  7. 범프들이 형성된 반도체 칩;
    상기 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름;
    상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되며, 상기 제1 방향에 대하여 경사진 제2 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제1 접합 단부를 갖는 다수개의 제1 배선들; 및
    상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되며, 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제2 접합 단부를 갖는 다수개의 제2 배선들을 포함하는 테이프 패키지.
  8. 제 7 항에 있어서, 상기 제1 방향은 상기 칩 실장 영역의 일변의 연장 방향 에 직교하며, 상기 제2 방향은 상기 제1 방향과 직교하는 것을 특징으로 하는 테이프 패키지.
  9. 제 7 항에 있어서, 상기 제1 배선들의 제1 접합 단부들은 상기 칩 실장 영역의 일변의 연장 방향과 평행한 다수개의 라인들 상에 배열되며, 상기 제2 배선들의 제2 접합 단부들은 상기 인접하는 제1 접합 단부들 사이에 위치하는 라인들 상에 각각 배열되고, 상기 범프들은 상기 제1 및 제2 접합 단부들에 대응하여 상기 라인들 상에 상기 제2 방향과 평행한 방향으로 각각 배열되는 것을 특징으로 하는 테이프 패키지.
  10. 제 7 항에 있어서, 상기 제1 및 제2 접합 단부들 사이의 거리는 상기 칩 실장 영역의 일변으로부터 멀어질수록 점점 증가하고, 상기 범프들 사이의 거리는 상기 제1 및 제2 접합 단부들에 대응하여 상기 반도체 칩의 일변으로부터 멀어질수록 점점 증가하는 것을 특징으로 하는 테이프 패키지.
  11. 제 10 항에 있어서, 상기 범프들은
    상기 칩 실장 영역의 일변에 가장 인접한 라인들 상에 각각 배열되는 제1 및 제2 접합 단부들과 접합되며, 제1 크기를 갖는 제1 범프들; 및
    상기 라인들을 제외한 라인들 상에 배열된 제1 및 제2 단부들과 접합되며, 상기 제1 크기보다 작은 제2 크기를 갖는 제2 범프들을 포함하는 것을 특징으로 하 는 테이프 패키지.
  12. 제 11 항에 있어서, 상기 제1 범프는 "ㄱ"자 형태를 갖는 것을 특징으로 하는 테이프 패키지.
  13. 제 7 항에 있어서, 상기 반도체 칩과 상기 베이스 필름의 본딩된 부분을 보호하는 성형수지를 더 포함하는 것을 특징으로 하는 테이프 패키지.
  14. 범프들이 형성된 반도체 칩, 상기 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름, 상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되되 상기 제1 방향에 대하여 경사진 제2 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제1 접합 단부를 갖는 다수개의 제1 배선들, 및 상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되되 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩의 범프와 접합되는 제2 접합 단부를 갖는 다수개의 제2 배선들을 구비하는 테이프 패키지;
    상기 테이프 패키지의 일단부에 배치되며, 상기 제1 및 제2 배선들 중 입력 배선들과 전기적으로 연결되는 인쇄회로기판; 및
    상기 테이프 패키지의 타단부에 배치되며, 상기 제1 및 제2 배선들 중 출력 배선들과 전기적으로 연결되는 표시패널을 포함하는 표시 장치.
  15. 제 14 항에 있어서, 상기 제1 방향은 상기 칩 실장 영역의 일변의 연장 방향에 직교하며, 상기 제2 방향은 상기 제1 방향과 직교하는 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서, 상기 제1 배선들의 제1 접합 단부들은 상기 칩 실장 영역의 일변의 연장 방향과 평행한 다수개의 라인들 상에 배열되며, 상기 제2 배선들의 제2 접합 단부들은 상기 인접하는 제1 접합 단부들 사이에 위치하는 라인들 상에 각각 배열되고, 상기 범프들은 상기 제1 및 제2 접합 단부들에 대응하여 상기 라인들 상에 상기 제2 방향과 평행한 방향으로 각각 배열되는 것을 특징으로 하는 표시 장치.
  17. 제 14 항에 있어서, 상기 제1 및 제2 접합 단부들 사이의 거리는 상기 칩 실장 영역의 일변으로부터 멀어질수록 점점 증가하고, 상기 범프들 사이의 거리는 상기 제1 및 제2 접합 단부들에 대응하여 상기 반도체 칩의 일변으로부터 멀어질수록 점점 증가하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 범프들은
    상기 칩 실장 영역의 일변에 가장 인접한 라인들 상에 각각 배열되는 제1 및 제2 접합 단부들과 접합되며, 제1 크기를 갖는 제1 범프들; 및
    상기 라인들을 제외한 라인들 상에 배열된 제1 및 제2 단부들과 접합되며, 상기 제1 크기보다 작은 제2 크기를 갖는 제2 범프들을 포함하는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 제1 범프는 "ㄱ"자 형태를 갖는 것을 특징으로 하는 표시 장치.
KR1020080006355A 2008-01-21 2008-01-21 배선기판, 이를 갖는 테이프 패키지 및 표시장치 KR101457335B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080006355A KR101457335B1 (ko) 2008-01-21 2008-01-21 배선기판, 이를 갖는 테이프 패키지 및 표시장치
US12/353,317 US8339561B2 (en) 2008-01-21 2009-01-14 Wiring substrate, tape package having the same, and display device having the same
US13/693,142 US20140117536A1 (en) 2008-01-21 2012-12-04 Wiring substrate, tape package having the same, and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006355A KR101457335B1 (ko) 2008-01-21 2008-01-21 배선기판, 이를 갖는 테이프 패키지 및 표시장치

Publications (2)

Publication Number Publication Date
KR20090080429A true KR20090080429A (ko) 2009-07-24
KR101457335B1 KR101457335B1 (ko) 2014-11-04

Family

ID=40875813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006355A KR101457335B1 (ko) 2008-01-21 2008-01-21 배선기판, 이를 갖는 테이프 패키지 및 표시장치

Country Status (2)

Country Link
US (2) US8339561B2 (ko)
KR (1) KR101457335B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9730317B2 (en) 2013-08-06 2017-08-08 Samsung Display Co., Ltd. Circuit board and display device having the same
CN111602189A (zh) * 2018-01-24 2020-08-28 堺显示器制品株式会社 布线基板的电连接结构及显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015087498A1 (ja) * 2013-12-11 2015-06-18 パナソニック株式会社 表示装置
KR102440487B1 (ko) * 2015-04-30 2022-09-07 삼성전자주식회사 디스플레이 유닛 및 이를 가지는 디스플레이 장치
US10201083B2 (en) 2015-12-04 2019-02-05 Samsung Display Co., Ltd. Printed circuit board and display apparatus including the same
CN105720028B (zh) * 2016-02-04 2018-06-05 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
KR102537545B1 (ko) * 2016-05-10 2023-05-30 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
US9935071B1 (en) * 2017-01-19 2018-04-03 Nanya Technology Corporation Semiconductor package with lateral bump structure
KR20220055759A (ko) * 2020-10-27 2022-05-04 엘지이노텍 주식회사 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016986A (en) * 1988-04-12 1991-05-21 Sharp Kabushiki Kaisha Display device having an improvement in insulating between conductors connected to electronic components
FR2761510B1 (fr) * 1997-03-27 1999-04-30 Bull Sa Ecran et montage des circuits de commande des pixels de l'ecran
JP2000137239A (ja) 1998-10-30 2000-05-16 Optrex Corp 液晶表示パネル
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
JP3696512B2 (ja) * 2001-02-13 2005-09-21 シャープ株式会社 表示素子駆動装置およびそれを用いた表示装置
JP3913177B2 (ja) 2003-01-15 2007-05-09 松下電器産業株式会社 半導体装置およびその製造方法
KR100598032B1 (ko) * 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
KR20070038234A (ko) * 2005-10-05 2007-04-10 삼성전자주식회사 리드의 형상에 변형을 주는 필름형 반도체 패키지 및 상기리드의 범프 접합 구조
JP2007329278A (ja) * 2006-06-07 2007-12-20 Oki Electric Ind Co Ltd 半導体装置
JP2007036283A (ja) * 2006-09-29 2007-02-08 Sharp Corp 半導体装置
KR100834441B1 (ko) * 2007-01-11 2008-06-04 삼성전자주식회사 반도체 소자 및 이를 포함하는 패키지
TWI341406B (en) * 2007-07-23 2011-05-01 Au Optronics Corp Diaply panel and its application
KR20090026891A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9730317B2 (en) 2013-08-06 2017-08-08 Samsung Display Co., Ltd. Circuit board and display device having the same
CN111602189A (zh) * 2018-01-24 2020-08-28 堺显示器制品株式会社 布线基板的电连接结构及显示装置

Also Published As

Publication number Publication date
US20090184418A1 (en) 2009-07-23
KR101457335B1 (ko) 2014-11-04
US20140117536A1 (en) 2014-05-01
US8339561B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
KR101457335B1 (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
US9869717B2 (en) Test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape packaging having the same
US7649246B2 (en) Tab package connecting host device element
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US6853092B2 (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device
KR100632807B1 (ko) 반도체 칩 및 그를 포함하는 탭 패키지
KR100737590B1 (ko) 테이프 캐리어 패키지용 탭 테이프
US10903127B2 (en) Film for a package substrate
US20100302474A1 (en) Source driver, method for manufacturing same, and liquid crystal module
KR20090026891A (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
KR101524186B1 (ko) 반도체 칩, 반도체 패키지용 배선기판, 이를 갖는 반도체패키지 및 이를 포함하는 표시 장치.
WO2008050582A1 (fr) Dispositif semi-conducteur, dispositif d&#39;affichage et dispositif électronique
US20040178501A1 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
JP7182397B2 (ja) パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法
US7125746B2 (en) Flip-chip sub-assembly, methods of making same and device including same
JP4270210B2 (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
KR20100007514A (ko) 배선 기판의 제조 방법, 테이프 패키지의 제조 방법 및표시 장치의 제조 방법
US20240096909A1 (en) Chip on film package and display apparatus including the same
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
KR20080061602A (ko) 탭 패키지용 반도체 칩
WO2008041507A1 (en) Semiconductor package, and display
KR20020063674A (ko) 탭 테이프를 이용하는 반도체 칩 패키지
JP2000332143A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 5