JP2008065359A - プラズマディスプレイパネルの駆動方法及び装置 - Google Patents

Abstract

【課題】本発明は低電圧駆動が可能であると同時に高温環境で発生する誤放電を防止するようにしたプラズマディスプレイパネルの駆動方法及び装置を提供する。
【解決手段】本発明ラズマディスプレイパネルの駆動方法及び装置は、電圧が上昇する少なくとも一つの上昇期間と電圧が維持される少なくとも一つの維持期間を含む初期化信号を第１と第２電極に供給してセルを初期化させて、第１と第２電極のいずれかにスキャン信号を供給して第３電極にデータを供給してセルを選択する。
【選択図】 図５

Description

本発明はプラズマディスプレイパネルに関わり、特に、低電圧駆動が可能であると同時に高温環境で発生する誤放電を防止するようにしたプラズマディスプレイパネルの駆動方法及び装置に関する。また、本発明はアドレス動作とサステイン動作を安定化するようにしたプラズマディスプレイパネルの駆動方法及び装置に関する。

プラズマディスプレイパネル（ＰＤＰと言う）はＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスが放電する時に発生する紫外線が蛍光体を励起させることにより画像を表示している。このような ＰＤＰは薄膜化と大型化が容易であるとともに最近の技術開発に伴って画質が向上している。

図１を参照すると、従来の３電極交流面放電型ＰＤＰの放電セルは、スキャン電極（Ｙ１〜Ｙｎ）及びサステイン電極（Ｚ）と、これらの電極に直交するアドレス電極（Ｘ１〜Ｘｍ）とを具備する。

スキャン電極（Ｙ１〜Ｙｎ）、サステイン電極（Ｚ）及びアドレス電極（Ｘ１〜Ｘｍ）の交差部には赤色、緑色及び青色のいずれかを表示するためのセル（１）が形成される。スキャン電極（Ｙ１〜Ｙｎ）及びサステイン電極（Ｚ）は図示しない上部基板の上に形成される。上部基板には図示しない誘電体層とＭｇＯからなる保護層が積層される。アドレス電極（Ｘ１〜Ｘｍ）は図示しない下部基板の上に形成される。下部基板の上には水平に隣接したセル間に光学的、電気的混信を防止するための隔壁が形成される。下部基板と隔壁表面には真空紫外線により励起されて可視光を放出する蛍光体が塗布されている。上部基板と下部基板の間の放電空間にＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスが注入される。

ＰＤＰは画像のグレイスケールを実現するために、図２に示すように、１フレームを発光回数が異なる多くのサブフィールドに分けて時分割で駆動している。各サブフィールドは全画面を初期化させるための初期化期間（リセット期間）、走査ラインを選択して選択された走査ラインでセルを選択するためのアドレス期間、放電回数によりグレイスケールを実現するサステイン期間に分けられる。例えば、２５６グレイスケールで画像を表示しようとする場合に、図２のように１／６０秒にあたるフレーム期間（１６．６７ｍｓ）は８個のサブフィールド（ＳＦ１〜ＳＦ８）に分けられる。８個のサブフィールド（ＳＦ１〜ＳＦ８）のそれぞれは前述したように、初期化期間、アドレス期間及びサステイン期間に分けられる。各サブフィールドの初期化期間とアドレス期間は、各サブフィールドごとに同一であるが、サステイン期間とその間に駆動されるサステインパルスの数は各サブフィールドで２n（ｎ＝０，１，２，３，４，５，６，７）の比率で増加させる。

図３は、二つのサブフィールドに供給されるＰＤＰの駆動波形を示す。本明細書において「・・・波形」という場合その波形そのものだけでなく、その波形の電圧を意味することがある。
図３を参照すると、ＰＤＰは全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。

初期化期間（リセット期間）において、セットアップ期間（ＳＵ）には、すべてのスキャン電極（Ｙ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。これと同時に、サステイン電極（Ｚ）とアドレス電極（Ｘ）には０Ｖが印加される。上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内でスキャン電極（Ｙ）とアドレス電極（Ｘ）の間とスキャン電極（Ｙ）とサステイン電極（Ｚ）の間には光がほとんど発生しない暗放電（Dark discharge）が起きる。このセットアップ放電によりアドレス電極（Ｘ）とサステイン電極（Ｚ）の上、正確にはそれらの電極の上の誘電体に正極性（＋）の壁電荷が蓄積され、スキャン電極（Ｙ）の上には負極性（−）の壁電荷が蓄積される。ここで、スキャン電極（Ｙ）の上に蓄積された（−）負極性の壁電荷量はアドレス電極（Ｘ）とサステイン電極（Ｚ）の上に蓄積された正極性（＋）の壁電荷の総量と同一である。

セットダウン期間（ＳＤ）には上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から低下し始め、基底電圧（ＧＮＤ）または負極性の特定電圧レベルまで低下する降下ランプ波形（Ｒａｍｐ−ｄｎ）がスキャン電極（Ｙ）に同時に印加される。これと同時に、サステイン電極（Ｚ）には正極性のサステイン電圧（Ｖｓ）が印加されて、アドレス電極（Ｘ）には０Ｖが印加される。このように降下ランプ波形（Ｒａｍｐ−ｄｎ）が印加される時、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に光がほとんど発生しない暗放電が起きる。また、スキャン電極（Ｙ）とアドレス電極（Ｚ）の間には降下ランプ波形（Ｒａｍｐ−ｄｎ）が低下する間には放電が起きず降下ランプ波形（Ｒａｍｐ−ｄｎ）の下限点で暗放電が起きる。このようなセットダウン期間（ＳＤ）に起きる放電により、セットアップ期間（ＳＵ）に蓄積された壁電荷の中からアドレス放電に不必要である過剰な壁電荷を消去させる。セットアップ期間（ＳＵ）とセットダウン期間（ＳＤ）での壁電荷の変化を見ると、アドレス電極（Ｘ）の上の壁電荷はほとんど変化せず、スキャン電極（Ｙ）の負極性（−）壁電荷が減少する。逆に、サステイン電極（Ｚ）の壁電荷はセットアップ期間（ＳＵ）での極性が正極性だったが、スキャン電極（Ｙ）の負極性（−）の壁電荷が減少する分だけ負極性の壁電荷が蓄積してセットダウン期間（ＳＤ）でその極性が負極性に反転する。

アドレス期間には負極性のスキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次印加されると同時にスキャンパルス（ｓｃａｎ）に同期してアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。スキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧とによってデータパルス（ｄａｔａ）が印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセルにサステイン電圧（Ｖｓ）が印加されと放電を起こさせることができる程度の壁電荷が形成される。

サステイン電極（Ｚ）にはセットダウン期間とアドレス期間の間にスキャン電極（Ｙ）との電圧差を減らしてスキャン電極（Ｙ）との間で誤放電が起きないように正極性直流電圧（Ｚｄｃ）が供給される。

サステイン期間にはスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互にサステインパルス（ｓｕｓ）が印加される。アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルス（ｓｕｓ）が加わってサスティンパルス（ｓｕｓ）が印加されるごとに、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間にサステイン放電、すなわち表示放電が発生する。

サステイン放電が完了した後、パルス幅と電圧レベルが小さいランプ波形（ｒａｍｐ−ｅｒｓ）をサステイン電極（Ｚ）に供給して全画面のセル内に残る壁電荷を消去させる。

ところで、従来のＰＤＰはセットダウン期間（ＳＤ）の放電により減少して残ったスキャン電極（Ｙ）の上の壁電荷量が少なくなるためにアドレス放電の時、外部から供給される電圧（Ｖｄ、Ｖscan）の電圧レベルを高くする必要がある。また、従来のＰＤＰはセットダウン期間（ＳＤ）の放電の時に蓄積するサステイン電極（Ｚ）の上の壁電荷の量が少ないためにサステイン期間に外部から供給されるサステインパルス（ｓｕｓ）の電圧、すなわちサステイン電圧（Ｖｓ）を高くしなければならない。さらに、従来のＰＤＰは高温環境でセル内の壁電荷が減少し、かつ動作条件が変化するためアドレス放電の時、誤放電が発生することが多いという問題があった。

また、従来のＰＤＰはオフしているセルすなわちオフセルの初期状態によりアドレス放電やサステイン放電の時に誤放電が起きることがあるのでアドレスとサステイン動作が不安定であるという問題点がある。

従って、本発明の目的は低電圧駆動が可能であると同時に高温環境で発生する誤放電を防止するようにしたＰＤＰの駆動方法及び装置を提供することである。
本発明の他の目的はアドレス動作とサステイン動作を安定するようにしたＰＤＰの駆動方法及び装置を提供することにある。

前記目的を達成するために、本発明の第１実施態様に係るＰＤＰの駆動方法は、第１と第２電極からなる電極対を多数上板に形成し、その電極対と交差する第３電極を下板上に形成し、これらの電極の交差部にセルをマトリックスの形態に配置したプラズマディスプレイパネルを駆動する方法であって、電圧が上昇する少なくとも一つの上昇期間と電圧が維持される少なくとも一つの維持期間を含む初期化信号を第１と第２電極に供給してセルを初期化させる第１段階と、第１と第２電極のいずれかにスキャン信号を供給すると共に第３電極にデータを供給してセルを選択する第２段階と、第１と第２電極に交互にサステイン信号を供給して選択されたセルに対して表示を行う第３段階を含む。

本発明の第２実施態様に係るＰＤＰの駆動方法は、第１と第２の電極からなる電極対を多数上板に形成し、その電極対と交差する第３電極を下板に形成し、それらの電極の交差部にセルをマトリックスの形態に配置したプラズマディスプレイパネルを駆動する方法であって、セルの中からオンセルを選択する第１段階と、第１と第２電極にプレ消去信号を供給してオンセル以外のオフセル内に残留する電荷を消去させる第２段階と、第１と第２電極に交互にサステイン信号を供給して画像を表示する第３段階を含む。

本発明の第３実施態様に係るＰＤＰの駆動方法は、第１と第２電極からなる電極対を多数上板に形成し、その電極対と交差する第３電極を下板に形成し、それらの電極の交差部にセルをマトリックスの形態に配置したプラズマディスプレイパネルを駆動する方法であって、電荷を第１と第２電極上に対称的に形成させる第１段階と、第１と第２電極上に対称的に形成された電荷を利用してセルを選択する第２段階と、第１と第２電極に交互にサステイン信号を供給して画像を表示する第３段階を含む。

本発明の第４実施態様に係るＰＤＰの駆動方法は、第１と第２電極からなる電極対を多数上板に形成し、その電極対と交差する第３電極を下板に形成し、それらの電極の交差部にセルをマトリックスの形態に配置したプラズマディスプレイパネルを駆動する方法であって、電圧が上昇する第１初期化信号を第１と第２電極に供給し、電圧が降下する第２初期化信号を前記第１と第２電極の少なくとも一つに供給してセルを初期化させる第１段階と、第１と第２電極のいずれかにスキャン信号を供給すると共に第３電極にデータを供給してセルを選択する第２段階と、第１と第２電極に交互にサステイン信号を供給して画像を表示する第３段階を含む。

本発明の第５実施態様に係るＰＤＰの駆動方法は、前記セル内の電荷を消去する第４段階をさらに含む。

サステイン信号の中で最後のサステイン信号は第１と第２電極の中でスキャン信号が印加されない電極に供給されることが望ましい。

第４段階は、第２段階と第３段階の間に第１と第２電極のいずれかにプレ消去信号を供給して第２段階で選択されたセル以外のオフセル内に残留する電荷を消去させることが望ましい。

第４段階は、第３段階に引き続いてセル内の電荷を消去させるためのポスト消去信号を第１と第２電極の少なくとも一つに供給することが望ましい。

第１及び第２初期化信号の少なくとも一つは上昇傾斜で電圧レベルが上昇するランプ波形であることが望ましい。

第１及び第２初期化信号の少なくとも一つは曲線形態の波形であることが望ましい。

第１及び第２初期化信号の少なくとも一つはサイン波であることが望ましい。

第２初期化信号は第１初期化信号に引き続いて第１と第２電極に供給されることが望ましい。

第１及び第２初期化信号は開始電圧がそれぞれ異なることを特徴とする。

第２電極に供給される第２初期化信号はランプの傾斜度、開始電圧及び終了電圧の少なくとも一つが第１電極に供給される第２初期化信号と異なることが望ましい。

第２電極に供給される第２初期化信号のランプの傾斜度は第１電極に供給される第２初期化信号より小さいことが望ましい。

第２電極に供給される第２初期化信号の開始電圧は第１電極に供給される第２初期化信号より大きいことが望ましい。

第２電極に供給される第２初期化信号の終了電圧は第１電極に供給される第２初期化信号より高いことが望ましい。

第２電極に供給される第１初期化信号はランプの傾斜度、開始電圧及び終了電圧の少なくとも一つが第１電極に供給される第１初期化信号と異なることが望ましい。

第２初期化信号は第１電極にだけ供給されることが望ましい。

第２初期化信号が第１と第２電極の少なくとも一つに供給されているときに第３電極に正極性の直流電圧が供給されることが望ましい。

本発明の第４実施態様に係るＰＤＰの駆動方法は、第１と第２電極にサステイン信号が供給されているときに第３電極に正極性の直流電圧を供給する第６段階をさらに含むことが望ましい。

第１と第２電極の少なくとも一つにポスト消去信号が供給されているときに第３電極に正極性の直流電圧が供給されることが望ましい。

プラズマディスプレイパネルは１フレーム期間を、オンセルを選択する選択的書き込みサブフィールドとオフセルを選択する選択的消去サブフィールドに分けて時分割駆動されることが望ましい。

第１及び第２初期化信号は選択的書き込みサブフィールドに割当されることが望ましい。

本発明のＰＤＰの駆動装置の第１実施態様は、第１と第２電極からなる電極対を多数上板に形成し、その電極対と交差する第３電極を下板に形成し、それらの電極の交差部にセルをマトリックスの形態に配置したプラズマディスプレイパネルにおいて、電圧が上昇する少なくとも一つの上昇期間と電圧が維持される少なくとも一つの維持期間を含む初期化信号を第１電極に供給する第１駆動部と、初期化信号を第２電極に供給する第２駆動部と、第３電極にデータを供給する第３駆動部を具備する。

第１及び第２駆動部は、第１と第２電極に交互にサステイン信号を供給して選択されたセルに対して表示を行うことが望ましい。

本発明の第２実施態様は、第１と第２電極からなる電極対を多数上板に形成し、その電極対と交差する第３電極を下板に形成し、それらの電極の交差部にセルが配置されるプラズマディスプレイパネルを駆動する装置において、セルの中からオンセルを選択する第１駆動部と、第１と第２電極にプレ消去信号を供給してオンセル以外のオフセル内に残留する電荷を消去させる第２駆動部と、第１と第２電極に交互にサステイン信号を供給して画像を表示する第３駆動部を具備する。

本発明の第３実施態様は、第１と第２電極からなる電極対を多数上板に形成し、その電極対と交差する第３電極を下板に形成し、それらの電極の交差部にセルが配置されるプラズマディスプレイパネルにおいて、電圧が上昇する第１初期化信号を第１と第２電極に供給し、電圧が降下する第２初期化信号を第１と第２電極の少なくとも一つに供給してセルを初期化させる第１駆動部と、第１と第２電極のいずれかにスキャン信号を供給すると共に第３電極にデータを供給してセルを選択する第２駆動部と、第１と第２電極に交互にサステイン信号を供給して画像を表示する第３駆動部を具備する。

［作用］
本発明に係るＰＤＰの駆動方法及び装置は初期化期間にスキャン電極（Ｙ）とサステイン電極（Ｚ）の上に十分な量の壁電荷を蓄積させることで低電圧駆動が可能であると同時に、アドレス放電を開始する前にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電圧差を０Ｖに維持することで高温環境で発生する誤放電を防止することができる。

上述したように、本発明に係るＰＤＰの駆動方法及び装置は、初期化期間にスキャン電極（Ｙ）とサステイン電極（Ｚ）の上に十分な量の壁電荷を蓄積させることができるので低電圧駆動が可能であると同時に、アドレス放電を開始する前にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電圧差を０Ｖに維持することができるので高温環境で発生する誤放電を防止することができる。

また、本発明に係るＰＤＰの駆動方法及び装置はＨｉ−ＸｅＰＤＰに適用された場合に、效率を高めることだけではなくアドレス動作とサステイン動作を安定化させることができるのでＨｉ−ＸｅＰＤＰに效果的に適用することができる。

さらに、本発明に係るＰＤＰの駆動方法及び装置はアドレス期間とサステイン期間の間にプレ消去期間を設定してそのプレ消去期間内でスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時にプレ消去信号を加えることで初期化期間の後に残留するオフセル内の壁電荷を消去させることができ、オフセルを安定的に動作させることができる。

さらに、本発明に係るＰＤＰの駆動方法及び装置はスキャン電極とサステイン電極に上昇ランプ波形と降下ランプ波形を供給することで赤色、緑色及び青色のセル別に差がでる放電開始電圧にほとんど影響を受けずに広い駆動マージンで安定するようにＰＤＰを動作させることができる。

さらに、本発明によるＰＤＰの駆動方法及び装置はサステイン電極に印加される初期化波形をスキャン電極に印加される初期化波形と異なるように設定することでサステイン電極の上に多くの壁電荷をサステイン放電が開始される前まで残留させることでサステイン放電をさらに安定化させることができる。

以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。

前記目的の他の本発明の他の目的及び利点は添付した図面を参照した本発明の好ましい実施形態に対する詳細な説明を通して明らかになる。

以下、本発明の実施形態を添付した図４〜図４０を参照して詳しく説明する。
図４を参照すると、本発明の実施形態は、ＰＤＰのアドレス電極（Ｘ１〜Ｘｍ）にデータを供給するためのデータ駆動部（４２）と、スキャン電極（Ｙ１〜Ｙｎ）を駆動するためのスキャン駆動部（４３）と、共通電極であるサステイン電極（Ｚ）を駆動するためのサステイン駆動部（４４）と、各駆動部（４２，４３，４４）を制御するためのタイミングコントローラ（４１）と、各駆動部（４２，４３，４４）に駆動電圧を供給するための駆動電圧発生部（４５）を具備する。

データ駆動部（４２）には図示しない逆ガンマ補正回路、誤差拡散回路などにより逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路により各サブフィールドにマッピングされたデータが供給される。このデータ駆動部（４２）はタイミングコントローラ（４１）から供給されるタイミング制御信号（ＣＴＲＸ）に応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極（Ｘ１〜Ｘｍ）に供給する。

また、データ駆動部（４２）はサステイン期間の間や、スキャン駆動部（４３）とサステイン駆動部（４４）からプレ消去信号が発生する期間とサステイン期間の間始後に、正極性のデータ電圧（Ｖｄ）やそれと異なる正極性の電圧をアドレス電極（Ｘ１〜Ｘｍ）に供給することができる。

スキャン駆動部（４３）はタイミングコントローラ（４１）の制御の下に全画面を初期化するための初期化波形をスキャン電極（Ｙ１〜Ｙｎ）に同時に供給した後、スキャンラインを選択するためにアドレス期間にスキャンパルスをスキャン電極（Ｙ１〜Ｙｎ）に順次的に供給する。また、スキャン駆動部（４３）はアドレス期間が終わった後にアドレス放電が起きないオフセル内に不必要に残留している壁電荷を消去させるためのプレ消去信号（Pre-erase signal）をスキャン電極（Ｙ１〜Ｙｎ）に同時に供給した後、サステイン期間の間に、オンセルがサステイン放電（すなわち、表示放電）できるようにするサステインパルスをスキャン電極（Ｙ１〜Ｙｍ）に同時に供給する。そしてスキャン駆動部（４３）はサステイン期間が終わった後には、サステイン放電により発生したオンセル内の壁電荷を消去させるためのポスト消去信号をスキャン電極（Ｙ１〜Ｙｎ）に同時に供給する。

サステイン駆動部（４４）はタイミングコントローラ（４１）の制御の下にスキャン駆動部（４３）と同時に動作して全画面を初期化するための初期化波形をサステイン電極（Ｚ）に同時に供給した後、アドレス期間が終わった後にオフセル内に不必要に残留している壁電荷を消去させるためのプレ消去信号をサステイン電極（Ｚ）に供給する。そして、サステイン駆動部（４４）は、サステイン期間の間スキャン駆動（４３）と交互に動作してサステインパルスをサステイン電極（Ｚ）に供給する。

タイミングコントローラ（４１）は垂直／水平同期信号が入力されて各駆動部に必要なタイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を発生してそのタイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を該当の駆動部（４２，４３，４４）に供給することにより各駆動部（４２，４３，４４）を制御する。データ駆動部（４２）に供給されるタイミング制御信号（ＣＴＲＸ）にはデータをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スイッチ素子のオン／オフ時間を制御するためのスイッチ制御信号が含まれる。タイミングコントローラ（４１）からスキャン駆動部（４３）に印加されるタイミング制御信号（ＣＴＲＹ）にはスキャン駆動部（４３） 内のエネルギー回収回路と駆動スイッチ素子のオン／オフ時間を制御するためのスイッチ制御信号が含まれる。そしてタイミングコントローラ（４１）からサステイン駆動部（４４）に印加されるタイミング制御信号（ＣＴＲＺ）にはサステイン駆動部（４４）内のエネルギー回収回路と駆動スイッチ素子のオン／オフ時間を制御するためのスイッチ制御信号が含まれる。

駆動電圧発生部（４５）は正極性のセットアップ電圧（Ｖset-up）、アドレス期間の間に共通電圧に印加される正極性のバイアス電圧（Ｖscan-com、Ｖz-com）、スキャンラインを選択するための負極性のスキャン電圧（Ｖscan）、正極性のサステイン電圧（Ｖｓ）、プレ消去電圧（Ｖpre-erase）を発生させ、それらの発生させた電圧をスキャン駆動部（４３）に供給する。スキャン駆動部（４３）からセットアップ波形とセットダウン波形が連続的に発生する場合に、駆動電圧発生部（４５）は０Ｖ、基底電圧（ＧＮＤ）及び負極性電圧の中のいずれかに選択されるセットダウン電圧（Ｖset-down）をスキャン駆動部（４３）に供給する。セットアップ電圧（Ｖset-up）はサステイン電圧（Ｖｓ）より高く設定される。スキャンバイアス電圧（Ｖscan-com）はほぼ８０〜１３０Ｖの間で選択されて、スキャン電圧（Ｖscan）は−７０〜−１００Ｖ内で選択される。サステイン電圧（Ｖｓ）は１８０〜２００Ｖ内で選択される。プレ消去電圧（Ｖpre-erase）はアドレス期間とサステイン期間の間に別のプレ消去信号が供給される時、スキャン駆動部（４３）とサステイン駆動部（４４）に供給される。このプレ消去電圧（Ｖpre-erase）はプレ消去信号が供給されている間、アドレス電極（Ｘ１〜Ｘｍ）に供給される電圧のレベルにより変わる。これはプレ消去電圧（Ｖpre-erase）が印加されるスキャン電極（Ｙ１〜Ｙｎ）及びサステイン電極（Ｚ）とそれに対向するアドレス電極（Ｘ１〜Ｘｍ）の間の電位差が放電を起こすことができる程度の放電開始電圧以上の時、プレ消去放電が起きるからである。したがって、プレ消去電圧（Ｖpre-erase）はプレ消去信号が供給されている間、アドレス電極（Ｘ１〜Ｘｍ）に印加される電圧が正極性で、その電圧レベルが高いほど電圧レベルが低くなるが、アドレス電極（Ｘ１〜Ｘｍ）に印加される電圧を考慮して０Ｖとセットダウン電圧（Ｖset-down）の間で選択される。

また、駆動電圧発生部（４５）は正極性のデータ電圧（Ｖｄ）を発生してその電圧（Ｖｄ）をデータ駆動部（４２）に供給して、スキャンバイアス電圧（Ｖscan-com）と同一に設定されるバイアス電圧（Ｖz-com）をサステイン駆動部（４４）に供給する。データ電圧（Ｖｄ）は５０〜８０Ｖの間で選択される。

一方、スキャン駆動部（４３）とサステイン駆動部（４４）のそれぞれで同時に発生する初期化波形は時間が経過するとともに電圧が漸進的にまたは段階的に高くなる形態の波形と、電圧が漸進的にまたは段階的に低くなる波形として構成される。また、スキャン駆動部（４３）とサステイン駆動部（４４）のそれぞれで同時に発生する初期化波形は、時間が経過するとともに電圧が漸進的にまたは段階的に高くなる波形だけで構成されてもよい。このように、初期化波形を電圧が高くなる波形だけで構成するのが好ましい。このように電圧が高くなる波形だけで全セルを初期化させると、全セル内に形成されたスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）の上に十分な量の負極性壁電荷が蓄積されるのでそれだけ、駆動電圧を低くすることができる。すなわち、このように電圧が高くなる波形だけで全セルを初期化させるとスキャン電極（Ｙ）の上に十分な量の負極性壁電荷を形成するためアドレスに必要な外部駆動電圧（Ｖscan、Ｖｄ）がそれだけ、低くなりスキャン電極（Ｙ）とサステイン電極（Ｚ）の上に形成された負極性壁電荷がアドレス期間が終わるまで維持されるので、サステイン放電に必要な電圧を低くすることができる。また、電圧が高くなる波形だけで全セルを初期化させると初期化期間を減少させることができる。

図５及び図６は本発明の第１実施形態に係るＰＤＰの駆動方法を説明するための波形図である。図７は図６の波形図が適用される場合にオンセル内での時間経過による壁電荷分布の変化を示したものである。図８Ａ〜図８Ｄは初期化期間の間、壁電荷分布の変化を詳細に示すシミュレーション結果である。図８Ａ〜図８Ｄにおいて、縦軸は電荷量［Ｃ］をそして横軸は距離［μｍ］である。

図５〜図８を参照すると、本実施形態に係るＰＤＰの駆動方法は１フレーム期間を多数のサブフィールドに分割して駆動する。それぞれのサブフィールドは、スキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形のみを供給して、全画面のセルを初期化させるための初期化期間、セルを選択するためのアドレス期間、サステインに不必要な壁電荷を消去させるためのプレ消去期間及び選択されたセルの放電を維持させるためのサステイン期間を含む。

初期化期間（リセット期間）において、 上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）は電圧がほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで上昇する上昇期間とその電圧を所定時間維持する維持期間を含む。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）と同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形により全画面のセル内で光がほとんど発生しない暗放電が起きて、その結果図７及び図８のようにスキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。スキャン電極（Ｙ）とサステイン電極（Ｚ）の上の壁電荷はその電荷量と分布特性が図８のように対称的に増加する。スキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に同一の電圧が印加されるためにスキャン電極（Ｙ）とアドレス電極（Ｘ）の間の電位差とサステイン電極（Ｚ）とアドレス電極（Ｘ）の間の電位差はアドレス放電に必要なスキャン電極（Ｙ）とアドレス電極（Ｘ）の間の対向放電の開始電圧と同じになる。一方、図７及び図８で分かるようにスキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電位差はない。スキャン電極（Ｙ）とサステイン電極（Ｚ）それぞれでの壁電荷量は初期化期間の以前状態すなわち、初期条件が違っていても、上昇ランプ波形（Ｒａｍｐ−ｕｐ）による放電の結果で同じになる。

上記したように、本実施形態では、アドレス放電を開始する前にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電位差がなく、二つの電極それぞれに形成された壁電荷値が同一に維持されるので、ＰＤＰを５０℃以上の高温環境で使っても高温環境でアドレス放電が開始される前の壁電荷変動により発生する誤放電が起きることがない。

アドレス期間は正極性のスキャンバイアス電圧（Ｖscan-com）がスキャン電極（Ｙ）に同時に印加されて、そのスキャンバイアス電圧（Ｖscan-com）と実質的に同一なバイアス電圧（Ｖz-com）がサステイン電極（Ｚ）に同時に印加されることで開始する。このように、アドレス期間の間、同一の電圧（Ｖscan-com、Ｖｚ−scan）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加されるので、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電位差はない。引き続いて、負極性のスキャン電圧（Ｖscan）まで低下するスキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次的に印加され、同時にスキャンパルス（ｓｃａｎ）に同期して正極性のデータ電圧（Ｖｄ）まで上昇するデータパルス（ｄａｔａ）がアドレス電極（Ｘ）に印加される。スキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差に初期化期間に生成された壁電荷が加わってデータパルス（ｄａｔａ）が印加されたオンセル（ｏｎ−ｃｅｌｌ）内にアドレス放電が発生する。アドレス放電により選択されたオンセル内にはサステイン電圧（Ｖｓ）が印加される時の放電を起こさせることができる程度の壁電荷が形成される。

アドレス期間の終了時点にはスキャン電極（Ｙ）上の電圧を０Ｖまたは基底電圧（ＧＮＤ）まで漸進的に降下させる。このように所定の傾斜度で低くなる電圧（ＳＬＰ）によりサステイン放電に必要ではないスキャン電極（Ｙ）の上の過剰壁電荷が消去される。

プレ消去期間には０Ｖまたは基底電圧（ＧＮＤ）からほぼサステイン電圧（Ｖｓ）まで所定の傾斜度で上昇するプレ消去波形（Ｐｒｅ−ｅｒｓ）がサステイン電極（Ｚ）に同時に供給される。プレ消去波形（Ｐｒｅ−ｅｒｓ）はパルス幅が小さくて電圧レベルがほぼサステイン電圧（Ｖｓ）に設定される。プレ消去波形（Ｐｒｅ−ｅｒｓ）により、アドレス放電により選択されなかったオフセル内のサステイン電極（Ｚ）とスキャン電極（Ｙ）の間、またはサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に微弱な暗放電が発生する。その結果、プレ消去放電が起こったことによりオフセル内に初期化期間から残留していた壁電荷が消去される。したがって、オフセル内に残留する壁電荷によりサステイン期間に供給されるサステインパルス（ｓｕｓ）により発生することがある誤放電を根本的に防止することができる。

プレ消去波形（Ｐｒｅ−ｅｒｓ）はサステイン電極（Ｚ）かスキャン電極（Ｙ）のいずれかに供給するが、スキャン電極（Ｙ）とサステイン電極（Ｚ）の双方に供給するしてもよい。

サステイン期間にはスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互にサステインパルス（ｓｕｓ）が印加される。アドレス放電により選択されたオンセルはセル内の壁電圧とサステインパルス（ｓｕｓ）が加わってサスティンパルス（ｓｕｓ）が印加されるごとにスキャン電極（Ｙ）とサステイン電極（Ｚ）の間にサステイン放電、すなわち表示放電が発生する。

サステイン放電が完了した後に割り当てられているポスト消去期間にはサステイン放電により生成された壁電荷を消去させるためのパルス幅が小さい球形波または図６のようなランプ波形のポスト消去信号（Ｐｓｔ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）の少なくとも一つに供給される。しかし、このポスト消去信号（Ｐｓｔ−ｓｒｓ）とポスト消去期間は省略してもよい。

結果的に、本発明の第１実施形態に係るＰＤＰの駆動方法及び装置は、従来のセットダウン期間をなくしてセットアップ放電だけでＰＤＰを初期化させるため初期化所要時間を減らすことができ、スキャン電極（Ｙ）の上に十分な量の負極性壁電荷を形成するためアドレスに必要な外部駆動電圧（Ｖscan、Ｖｄ）を大幅に低くすることができる。また、本発明の第１実施形態に係るＰＤＰの駆動方法及び装置はスキャン電極（Ｙ）とサステイン電極（Ｚ）の上に形成された負極性壁電荷がアドレス期間が終わるまで維持されるので、サステイン放電に必要な外部駆動電圧（Ｖｓ）を低くすることができる。さらに、本発明の第１実施形態に係るＰＤＰの駆動方法及び装置は、プレ消去波形（Ｐｒｅ−ｅｒｓ）がサステイン放電を開始する前にサステイン電極（Ｚ）に印加されるので、オフセル内に不必要に蓄積された壁電荷を除去することができる。したがって、サステイン期間での誤放電を予防することができる。プレ消去波形（Ｐｒｅ−ｅｒｓ）のパルス幅は１０〜２０［μｓ］であり、その電圧はほぼサステイン電圧（Ｖｓ）である。このプレ消去波形（Ｐｒｅ−ｅｒｓ）のパルス幅と電圧は、セル内の壁電荷と他の電極に印加される電圧により調整することができる。アドレス期間に選択されたオンセルはアドレス放電によりアドレス電極（Ｘ）の上に負極性壁電荷が蓄積され、スキャン電極（Ｙ）の上に正極性の壁電荷が蓄積されているのでサステイン電極（Ｚ）に正極性のプレ消去波形（Ｐｒｅ−ｅｒｓ）が印加されても放電が発生しない。

一方、日本特許出願の公開公報第２００１−１３５２３８号にはＰＤＰ内に封入された放電ガスのＸｅ成分を高くして、従来の低密度Ｘｅパネルに比べて放電効率を高くしたＤＰを提案した事がある。だが、このようなＨｉ−ＸｅのＰＤＰは放電特性が不安定になり、アドレス動作とサステイン動作の信頼性が低下するとい問題がある。このような高密度Ｘｅパネルに本発明を適用すると、アドレス放電を安定させることができるので、放電ガスでＸｅ成分を高めることでＰＤＰの效率を高くして、同時にアドレス動作とサステイン動作を安定させることができる。

本発明の第１実施形態に係るＰＤＰの效果を立証するためにシミュレーション道具で広く使われる‘ＰＳＰＩＣＥ’を利用してシミュレーションが行われた。図９及び図１０にそのシミュレーション結果を示す。このシミュレーションにおいて、上昇ランプ波形（Ｒａｍｐ−ｕｐ）は２００Ｖから３８０Ｖまでほぼ０．２［ｍｓ］の間上昇するように設定した。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）はスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加された。スキャン電極（Ｙ）に供給されるスキャンパルス（ｓｃａｎ）はそのパルス幅が１．４［μｓ］であり、サステインパルス（ｓｕｓ）はそのパルス幅が２［μｓ］である。サステインパルス（ｓｕｓ）の間の間隔は２［μｓ］である。スキャンパルス（ｓｃａｎ）とサステインパルス（ｓｕｓ）それぞれの立ち上がり時間と立ち下がり時間は２００［ｎｓ］に設定した。スキャン電圧（Ｖscan）の電圧レベルは−８０Ｖに設定し、スキャンバイアス電圧（Ｖscan-com、Ｖｚ−scan）の電圧レベルは１１０Ｖに設定した。そしてデータ電圧（Ｖｄ）の電圧レベルは５５［Ｖ］に設定し、サステイン電圧（Ｖｓ）の電圧レベルは１９０Ｖに設定した。

図１０で分かるように、アドレス放電を開始する前にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電圧差は０Ｖを維持する。

スキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に供給される上昇ランプ波形（Ｒａｍｐ−ｕｐ）は、その上昇期間が線形的に増加させることもできるが、図１１及び図１２の第２、第３実施形態のように指数関数的に、すなわち緩い曲線形態で増加させることもできる。また、共振回路を利用して図１３の第４実施形態のようにサイン波の形態で増加するようにすることもできる。指数関数的波形またはサイン波形の波形は本出願人により出願された大韓民国特許出願第１０−２００１−０００３００５号、第１０−２００１−００１５７５５号、 第１０−２００２−０００２４８３号に開示された回路を応用して実現されることができる。

図１４は本発明の第５実施形態に係るＰＤＰの駆動方法を説明するための波形図である。
図１４を参照すると、本実施形態に係るＰＤＰの駆動方法は、１フレーム期間を多数のサブフィールドに分割して駆動するのであるが、それぞれのアドレス期間とサステイン期間の間に、ある傾斜度で降下する降下ランプ波形形態の消去信号（Ｐｒｅ−ｅｒｓ）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給してオフセル内の残留壁電荷を消去させるようにしている。

初期化期間（リセット期間）には図３のように上昇ランプ波形と降下ランプ波形を連続でスキャン電極（Ｙ）に供給したり、先の実施形態のように上昇ランプ波形のみをスキャン電極（Ｙ）とサステイン電極に供給して全画面のセルを初期化させることができる。これに対する詳細な説明は後述する。また、初期化波形は後述される他の実施形態で説明される初期化波形を利用することができる。

アドレス期間とサステイン期間に供給される波形とそれによる動作は先の実施形態と実質的に同一なので省略する。

本実施形態はアドレス期間とサステイン期間の間にプレ消去期間が割り当てられている。このプレ消去期間にはデータ電圧（Ｖｄ）と実質的に同じ正極性の直流電圧（Ｖx-com）がアドレス電極（Ｘ）に供給されると同時に、降下傾斜のプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給される。プレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）はセル内の放電条件により変えることができるが、ほぼ２０［μｓ］以内で発生させることが好ましい。このプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）の電圧レベルはスキャン電圧（Ｖscan）以下まで低下する。一方、消去放電に必要な二つの電極間の電圧差は、アドレス電極（Ｘ）の電圧に対するスキャン電極（Ｙ）とサステイン電極（Ｚ）の放電開始電圧によって決まる。このためにプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）はアドレス電極（Ｘ）の電圧によりその電圧レベルが変わる。このプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）によりアドレス電極（Ｘ）とスキャン電極（Ｙ）の間と、アドレス電極（Ｘ）とサステイン電極（Ｚ）の間に光がほとんど発生しない暗放電が発生する。この暗放電によりオフセル内に初期化期間から残留していた壁電荷が消去される。その結果、オフセルはサステイン期間の間サステインパルス（ｓｕｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給される場合にも、その内部の壁電圧が０（ゼロ）またはそれに近いので各電極（Ｘ、Ｙ、Ｚ）の間の電圧が放電開始電圧以下を維持するので放電が起きない。一方、オンセルはアドレス電極（Ｘ）の上に負極性電荷が、そしてスキャン電極（Ｙ）の上に正極性の電荷が帯電されているので、負極性電圧のプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に印加されても各電極（Ｘ、Ｙ、Ｚ）の間に放電が起きない。

一方、プレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）は第６実施形態を示す図１５のようにマルチステップ波形（ＭＳＰｒｅ−ｅｒｓ）でその電圧レベルが段階的に低くなるものでもよい。

第７実施形態を示す図１６は図５に図示された初期化波形を図１４に図示された駆動波形に適用した例を示した波形図である。第８実施形態を示す図１７は図５に図示された初期化波形を図１５に図示された駆動波形に適用した例を示した波形図である。

図１６及び図１７を参照すると、これらの実施形態に係るＰＤＰの駆動方法は各サブフィールドで初期化期間の間、上昇ランプ波形（Ｒａｍｐ−ｕｐ）のみを利用して全画面のセルを初期化させてアドレス期間とサステイン期間の間に設けられたプレ消去期間の間の電圧が漸進的にまたは段階的に低くなるプレ消去波形（Ｐｒｅ−ｅｒｓ、 ＭＳＰｒｅ−ｅｒｓ）を利用してオフセル内の残留電荷を消去する。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜度で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形により全画面のセル内で光がほとんど発生しない暗放電が起き、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。スキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に同一の電圧が印加されるので、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間の電位差とサステイン電極（Ｚ）とアドレス電極（Ｘ）の間の電位差はアドレス放電に必要なスキャン電極（Ｙ）とアドレス電極（Ｘ）の間の対向放電開始電圧と同一になる。一方、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電位差はない。スキャン電極（Ｙ）とサステイン電極（Ｚ）それぞれでの壁電荷量は初期化期間の以前状態すなわち、初期条件が違っていても上昇ランプ波形（Ｒａｍｐ−ｕｐ）による放電の結果で同じになる。

一方、アドレス放電を開始する前にはスキャン電極（Ｙ）とサステイン電極（Ｚ）の間に電位差がなく、二つの電極（Ｙ、Ｚ）それぞれに形成された壁電荷の量が同一なので５０℃以上の高温環境でも誤放電が起きない。

アドレス期間は、正極性のスキャンバイアス電圧（Ｖscan-com）がスキャン電極（Ｙ）に同時に印加され、そのスキャンバイアス電圧（Ｖscan-com）と実質的に同一のバイアス電圧（Ｖz-com）がサステイン電極（Ｚ）に同時に印加されることにより開始される。このようにアドレス期間の間、同一の電圧（Ｖscan-com、Ｖｚ−scan）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加されるので、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電位差はない。引き続いて、負極性のスキャン電圧（Ｖscan）まで低下するスキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次に印加され、このスキャンパルス（ｓｃａｎ）に同期して正極性のデータ電圧（Ｖｄ）まで上昇するデータパルス（ｄａｔａ）がアドレス電極（Ｘ）に印加される。スキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差に初期化期間に生成された壁電圧が加わってデータパルス（ｄａｔａ）が印加されるオンセル内にはアドレス放電が発生する。アドレス放電により選択されたオンセル内にはサステイン電圧（Ｖｓ）が印加された時放電を起こさせることができる程度の壁電荷が形成される。

プレ消去期間には降下傾斜のプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ、ＭＳＰｒｅ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に供給される。このプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ、ＭＳＰｒｅ−ｅｒｓ）はアドレス電極（Ｘ）の電圧とセル内の放電条件により、その電圧レベルと傾斜度またはステップ数を変えることができる。このプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ、ＭＳＰｒｅ−ｅｒｓ）によりアドレス電極（Ｘ）及びスキャン電極（Ｙ）の間と、アドレス電極（Ｘ）とサステイン電極（Ｚ）の間に光がほとんど発生しない暗放電が発生する。この暗放電によりオフセル内で初期化期間から残留していた壁電荷が消去される。その結果オフセルはサステイン期間の間サステインパルス（ｓｕｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給される場合にも放電が起きない。一方、オンセルはアドレス電極（Ｘ）の上に負極性電荷が、そしてスキャン電極（Ｙ）の上に正極性電荷が蓄積されているので負極性電圧のプレ消去ランプ信号（Ｐｒｅ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に印加されても各電極（Ｘ、Ｙ、Ｚ）の間に放電が起きない。

サステイン期間にはスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互にサステインパルス（ｓｕｓ）が印加される。アドレス放電により選択されたオンセルはセル内の壁電圧とサステインパルス（ｓｕｓ）が加わってサスティンパルス（ｓｕｓ）が印加されるごとにスキャン電極（Ｙ）とサステイン電極（Ｚ）の間にサステイン放電すなわち、表示放電が発生する。

その際、サステイン放電が安定して起きるように、スキャン電極（Ｙ）とサステイン電極（Ｚ）に最初に供給されるサステインパルスはそれ以後の正常なサステインパルスに比べてそのパルス幅をより広く設定される。また、スキャン電極（Ｙ）とサステイン電極（Ｙ）に最後に供給されるサステインパルスもそれ以前の正常なサステインパルスに比べてパルス幅が広く設定される。特に、実験的に明らかになったことによるとサブフィールドごとに最後のサステインパルスをサステイン電極（Ｚ）に印加することが好ましい。

サステイン放電が完了した後に設けられるポスト消去期間には、サステイン放電により生成された壁電荷を消去させるためのランプ波形のポスト消去信号（Ｐｏｓｔ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）の少なくとも一方に供給される。このポスト消去信号（Ｐｏｓｔ−ｅｒｓ）によりオンセル内に消去放電が起きて残留壁電荷が消去される。このポスト消去信号（Ｐｏｓｔ−ｅｒｓ）とポスト消去期間は省略してもよい。

一方、プレ消去期間とサステイン期間には図１８及び図１９（第９、第１０実施形態）のようにデータ電圧（Ｖｄ）と実質的に同じ正極性の直流電圧（Ｖx-com）をアドレス電極（Ｘ）に供給することができる。このようにプレ消去期間とサステイン期間の間にアドレス電極（Ｘ）に正極性の直流電圧が印加されるとプレ消去放電がより容易に発生し、プレ消去信号（Ｐｒｅ−ｅｒｓ、ＭＳＰｒｅ−ｅｒｓ）の電圧の絶対値をさらに低くすることができることは勿論、サステイン放電がスキャン電極（Ｙ）とサステイン電極（Ｚ）の間で確実に発生する。

スキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に供給される上昇ランプ波形（Ｒａｍｐ−ｕｐ）はその上昇期間を線形的に増加させることもできるが、図２０及び図２１（第１１、第１２実施形態）のように指数関数形態すなわち、緩い曲線形態で増加させることもでき、また共振回路を利用して図２２（第１３実施形態）のようにサイン波の形態で増加させることもできる。

図２３は本発明の第１４実施形態に係るＰＤＰの駆動方法を説明するための波形図である。図２４は図２３の波形図が適用される場合にオンセル内での時間経過による壁電荷分布の変化を示したものである。図２５Ａ〜図２５Ｐは図２３の駆動波形がセルに印加された時にそのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。図２５Ａ〜図２５Ｐにおいて、縦軸は電荷量［Ｃ］を、そして横軸は距離［μｍ］である。

図２３〜図２５を参照すると、本発明の第１４実施形態に係るＰＤＰの駆動方法は、それぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）と降下ランプ波形（Ｒａｍｐ−ｄｎ）を連続的に供給して全画面のセルを初期化させるようにしている。

また、本実施形態に係るＰＤＰの駆動方法は、それぞれのサブフィールドに初期化期間の他にオンセルを選択するためのアドレス期間と選択されたオンセルの表示を行うためのサステイン期間を備えている。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜度で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形により全画面のセル内で光がほとんど発生しない暗放電が起きて、その結果図２４と図２５Ａ〜図２５Ｄのようにスキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。スキャン電極（Ｙ）とサステイン電極（Ｚ）の上の壁電荷はその電荷量と分布特性が図２５Ａ〜図２５Ｄのように対称的に増加する。スキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に同一の電圧が印加されるので、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電位差はない。スキャン電極（Ｙ）とサステイン電極（Ｚ）それぞれでの壁電荷量は初期化期間の以前の状態すなわち、初期条件が違っていても上昇ランプ波形（Ｒａｍｐ−ｕｐ）による放電の結果で同一になる。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から負極性のスキャン電圧（Ｖscan）まで降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。この時アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、図２４と図２５Ｅ〜図２５Ｇのようにアドレス放電に不必要な過剰壁電荷が消去される。そして全セル内には均一な壁電荷が残留する。

一般的に赤色、緑色及び青色のサブピクセルは蛍光体物質の特性により放電開始電圧に差がある。降下ランプ波形がセル内に印加されて消去放電を起こすと、サブピクセルの放電開始電圧の差にかかわらず放電開始条件を均一にできる。したがって、降下ランプ波形による消去放電は全セル内での放電条件を均一にさせて駆動マージンを高くすることができる。

アドレス期間は先の実施形態と実質的に同一なのでそれに対する詳細な説明を省略する。アドレス放電により選択されたセル内には図２４のようにスキャン電極（Ｙ）と対向するアドレス電極（Ｘ）の上に負極性の壁電荷が蓄積される。図２５Ｈはアドレス放電直後のスキャン電極（Ｙ）とサステイン電極（Ｚ）の上の壁電荷分布を示す。

サステイン期間には最初にスキャン電極（Ｙ）とサステイン電極（Ｚ）にパルス幅が広いサステインパルス（ｓｕｓ）が印加された後に、サステイン電極（Ｚ）とスキャン電極（Ｘ）に交互にパルス幅が小さい正常なサステインパルス（ｓｕｓ）が交互に供給される。そしてパルス幅が広い最後のサステインパルス（ｓｕｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給される。アドレス放電により選択されたオンセルはセル内の壁電圧にサステインパルス（ｓｕｓ）が加わってサスティンパルス（ｓｕｓ）が印加されるごとにスキャン電極（Ｙ）とサステイン電極（Ｚ）の間にサステイン放電すなわち、表示放電が発生する。図２５Ｉ〜図２５Ｎはサスティンパルスが印加されるごとに発生するサステイン放電の時のスキャン電極（Ｙ）とサステイン電極（Ｚ）の上の壁電荷分布の変化を示す。

ポスト消去期間にはサステイン放電により生成された壁電荷を消去させるための上昇傾斜のポスト消去信号（Ｐｏｓｔ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互に供給される。このポスト消去信号（Ｐｏｓｔ−ｅｒｓ）によりセル内に残留する電荷が消去される。図２５Ｏと図２５Ｐはポスト消去信号（Ｐｏｓｔ−ｅｒｓ）により消去放電が起きたときに発生した直後のスキャン電極（Ｙ）とサステイン電極（Ｚ）の上の壁電荷分布の変化を示す。このポスト消去信号（Ｐｏｓｔ−ｅｒｓ）は省略してもよい。

図２６は本発明の第１５実施形態に係るＰＤＰの駆動波形を説明するための波形図である。

図２６を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、上昇ランプ波形の開始電圧と異なる電圧から降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させる。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜度で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起き、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積されるようになりアドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）とスキャンバイアス電圧（Ｖscan-com）の間の電圧（Ｖ１）から降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。この時アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過剰が消去される。そして全セル内には均一な壁電荷が残留する。

降下ランプ波形（Ｒａｍｐ−ｄｎ）は図３に図示された従来の波形や先の実施形態と違い、その開始電圧が上昇ランプ波形（Ｒａｍｐ−ｕｐ）の開始電圧より低い。このために降下ランプ波形（Ｒａｍｐ−ｄｎ）が供給される期間が短くなり初期化期間が減少し、アドレス期間とサステイン期間をそれだけさらに確保することができる。

アドレス期間、サステイン期間及びポスト消去期間は図２３に図示された波形と実質的に同一なのでこれに対する詳細な説明を省略する。

図２７は本発明の第１６実施形態に係るＰＤＰの駆動波形を説明するための波形図である。

図２７を参照すると、本実施形態に係るＰＤＰの駆動方法は、それぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後に、相互に異なるランプの傾斜度（Ｒａｍｐ ｒａｔｅ）を持つ降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させるよ
うになっている。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜度で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起き、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から降下する第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）がスキャン電極（Ｙ）に印加されると同時に、第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）の傾斜度より小さい傾斜度で電圧が降下する第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）がサステイン電極（Ｚ）に印加される。第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）より第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の傾斜度が低いので、第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の終了電圧（Ｖｚｒ）は第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）の終了より電圧高くなる。すなわち、第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の終了電圧の絶対値は、第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）と第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の傾斜度の差により第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）のそれに比べてさらに小さくなる。この時、アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過剰壁電荷が消去される。そして全セル内には均一な壁電荷が残留する。

サステイン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ２）の傾斜度すなわち、ランプの傾斜度がスキャン電極（Ｙ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ１）に比べて小さいのでサステイン電極（Ｚ）とアドレス電極（Ｘ）の間の消去放電がスキャン電極（Ｙ）とアドレス電極（Ｘ）の間の消去放電より小さく発生する。その結果、サステインパルスがスキャン電極（Ｙ）に最初に供給されるまでサステイン電極（Ｚ）の上に残留する負極性の壁電荷量がスキャン電極（Ｙ）の上に残留する壁電荷より多く残留する。したがって、サステインパルスがスキャン電極（Ｙ）に最初に供給される時、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電圧差がさらに大きくなるのでサステイン放電が起きやすくなる。また、サステイン期間の始めの時点までサステイン電極（Ｚ）の上に残留する負極性の壁電荷量が多くなるほど、サステイン電圧（Ｖｓ）をよ
り低くすることができる。

アドレス期間、サステイン期間及びポスト消去期間は図２３に図示された波形と同一なのでこれに対する詳細な説明を省略する。

図２８は図２７に図示された波形が印加される時の電圧と電流特性をシミュレーションしてその結果を示している。

図２９は本発明の第１７実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。
図２９を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、終了電圧（Ｖscan、Ｖｚｒ）が相互に異なる降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させる。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜度で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起きて、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から降下する第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）がスキャン電極（Ｙ）に印加されると同時にランプの傾斜度（Ｒａｍｐ）が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）と同一であるか異なり、終了電圧（Ｖｚｒ）が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）より高い第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）がサステイン電極（Ｚ）に印加される。第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の終了電圧が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）より高いので第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の供給時間が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）に比べてより短い。この時アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過剰壁電荷が消去される。そして全セル内には均一な壁電荷が残留する。

サステイン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ２）の終了電圧（Ｖｚｒ）がスキャン電極（Ｙ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ１）に比べて高いのでサステイン電極（Ｚ）とアドレス電極（Ｘ）の間の消去放電がスキャン電極（Ｙ）とアドレス電極（Ｘ）の間の消去放電より短い時間発生する。すなわち、第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の終了電圧の絶対値は第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）に比べて小さい。その結果、サステインパルスがスキャン電極（Ｙ）に最初に供給されるまでサステイン電極（Ｚ）の上に残留する負極性の壁電荷量がスキャン電極（Ｙ）の上に残留する壁電荷より多く残留する。したがって、サステインパルスがスキャン電極（Ｙ）に最初に供給される時、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電圧差がより大きくなるので、サステイン放電がさらに易しく起きる。また、サステイン期間の始めの時点までサステイン電極（Ｚ）の上に残留する負極性の壁電荷量が多くなるほど、サステイン電圧（Ｖｓ）をさらに低くすることができる。

アドレス期間、サステイン期間及びポスト消去期間は図２３に図示された波形と実質的に同一なのでこれに対する詳細な説明を省略する。

図３０は本発明の第１８実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。
図３０を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、開始電圧（Ｖ１、Ｖ２）が相互に異なる降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させる。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起き、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）とスキャンバイアス電圧（Ｖscan-com）の間の電圧（Ｖ１）から降下する第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）がスキャン電極（Ｙ）に印加されると同時にランプの傾斜度と終了時点が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）と同一で開始電圧（Ｖ２）が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）より高い第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）がサステイン電極（Ｚ）に印加される。第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の開始電圧はほぼサステイン電圧（Ｖｓ）に選択される。第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）と第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）が同一なランプの傾斜度を持ち、開始電圧（Ｖ１、Ｖ２）が異なるので、第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の終了電圧（Ｚｒ）は第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）に比べてより高くなる。このように第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の開始電圧（Ｖ２）が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）のそれ（Ｖ１）より高いので、サステイン電極（Ｚ）とアドレス電極（Ｘ）の間の電圧差がスキャン電極（Ｘ）とアドレス電極（Ｘ）の間の電圧差より小さくなる。この時アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過度壁電荷が消去される。そして全セル内には均一な壁電荷が
残留する。

サステイン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ２）の開始電圧（Ｖ２）がスキャン電極（Ｙ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ１）に比べて高いのでサステイン電極（Ｚ）とアドレス電極（Ｘ）の間の消去放電がスキャン電極（Ｙ）とアドレス電極（Ｘ）の間の消去放電より弱く起きる。その結果、サステインパルスがスキャン電極（Ｙ）に最初に供給されるまでサステイン電極（Ｚ）の上に残留する負極性の壁電荷量がスキャン電極（Ｙ）の上に残留する壁電荷より多く残留する。したがって、サステインパルスがスキャン電極（Ｙ）に最初に供給される時、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電圧差がより大きくなるので、サステイン放電が起こりやすい。また、サステイン期間の始めの時点までサステイン電極（Ｚ）の上に残留する負極性の壁電荷量が多くなるほどサステイン電圧（Ｖｓ）をより低くすることができる。

アドレス期間、サステイン期間及びポスト消去期間は図２３に図示された波形と実質的に同一なのでこれに対する詳細な説明を省略する。

図３１は本発明の第１９実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。

図３１を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドの初期化期間の間、上昇ランプ波形（Ｒａｍｐ−ｕｐ）と降下ランプ波形（Ｒａｍｐ−ｄｎ）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させ、それぞれのサブフィールドのアドレス期間の間、相互に異なるバイアス電圧（Ｖscan-com、Ｖz-com）をサステイン電極（Ｚ）とスキャン電極（Ｘ）に供給する。

初期化期間、サステイン期間及びポスト消去期間は図２３に図示された波形と実質的に同一なのでこれに対する詳細な説明を省略する。

アドレス期間の間、スキャン電極（Ｙ）には正極性のスキャンバイアス電圧（Ｖscan-com）が供給され、サステイン電極（Ｚ）にはスキャンバイアス電圧（Ｖscan-com）より高いバイアス電圧（Ｖz-com）が供給される。そしてオンセルを選択するためにアドレス期間の間、負極性のスキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次的に印加されると同時にスキャンパルス（ｓｃａｎ）に同期される正極性のデータパルス（ｄａｔａ）がアドレス電極（Ｘ）に印加される。スキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧が加わってデータパルス（ｄａｔａ）が印加されるオンセル内にはアドレス放電が発生する。アドレス放電により選択されたオンセル内にはサステイン電圧（Ｖｓ）が印加される時放電が起きる程度の壁電荷が形成される。アドレス期間の間サステイン電極（Ｚ）のバイアス電圧（Ｖz-com）がスキャン電極（Ｙ）のバイアス電圧（Ｖscan-com）より高く設定されるので、アドレス放電の時発生する負極性の壁電荷がの他の実施形態に比べてより多くサステイン電極（Ｚ）の上に蓄積される。

このようにサステイン電極（Ｚ）の上の負極性壁電荷の量がさらに多くなるのでサステインパルスがスキャン電極（Ｙ）に最初に供給される時、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の電圧差がより大きくなるのでサステイン放電が起こりやすい。また、サステイン期間が始まる時点までにサステイン電極（Ｚ）の上に残留する負極性の壁電荷量が多くなるほど、サステイン電圧（Ｖｓ）がより低くなる。

図３２は本発明の第２０実施形態に係るＰＤＰの駆動波形を説明するための波形図である。
図３２を参照すと、本実施形態に係るＰＤＰの駆動方法は、それぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、相互に異なるランプの傾斜度（Ｒａｍｐ ｒａｔｅ）と終了電圧（Ｖscan、０Ｖ）を持つ降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させる。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起き、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から降下する第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）がスキャン電極（Ｙ）に印加されると同時に第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）の傾斜より低い傾斜で０Ｖや基底電圧（ＧＮＤ）まで降りる第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）がサステイン電極（Ｚ）に印加される。この時アドレス電極（Ｘ）は０Ｖか基底電圧（ＧＮＤ）に維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過度壁電荷が消去される。そして全セル内には均一な壁電荷が残留する。

この実施形態の第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）は図２７の降下ランプ波形（Ｒａｍｐ−ｄｎ２）と似ているが、その終了電圧が０Ｖや基底電圧（ＧＮＤ）に設定されて図２７の降下ランプ波形（Ｒａｍｐ−ｄｎ２）に比べてさらに高い。したがって、この実施形態でサステイン放電が開始される前までサステイン電極（Ｚ）の上に残留する負極性壁電荷の量は図２７に図示された駆動波形に比べてより高くなる。

図３３は本発明の第２１実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。
図３３を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、終了電圧（Ｖscan、０Ｖ）が相互に異なる降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させる。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により前画面のセル内で光がほとんど発生しない暗放電が起き、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から降下する第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）がスキャン電極（Ｙ）に印加されると同時にランプの傾斜度が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）と同一か異なるように電圧が降下して０Ｖや基底電圧（ＧＮＤ）まで降下する第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）がサステイン電極（Ｚ）に印加される。第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の開始電圧は、第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）と同一に、ほぼサステイン電圧（Ｖｓ）と同じ値に選択されたり、それと異なるように選択される。第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の終了電圧が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）より高いので、第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）の供給時間が第１降下ランプ波形（Ｒａｍｐ−ｄｎ１）に比べて短い。この時アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ１、Ｒａｍｐ−ｄｎ２）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過度壁電荷が消去される。そして全セル内には均一な壁電荷が残留する。

この実施形態の第２降下ランプ波形（Ｒａｍｐ−ｄｎ２）は前期図２９の降下ランプ波形（Ｒａｍｐ−ｄｎ２）と類似であるが、その終了電圧が０Ｖや基底電圧（ＧＮＤ）に設定されて図２９の降下ランプ波形（Ｒａｍｐ−ｄｎ２）に比べてより高い。したがって、本実施形態でサステイン放電が開始される前までサステイン電極（Ｚ）の上に残留する負極性壁電荷の量は図２９に図示された駆動波形に比べてより高くなる。

図３４は本発明の第２２実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。
図３４を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、降下ランプ波形（Ｒａｍｐ−ｄｎ）をスキャン電極（Ｙ）にだけ供給して全画面のセルを初期化させる。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起きて、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）がスキャン電極（Ｙ）に印加されると同時にスキャンバイアス電圧（Ｖscan-com）と同一であるかそれより高い電圧のバイアス電圧（Ｖz-com）がサステイン電極（Ｚ）に印加される。この時アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。サステイン電極（Ｚ）に印加されるバイアス電圧（Ｖz-com）はアドレス期間まで維持される。スキャン電極（Ｙ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、スキャン電極（Ｙ）とアドレス電極（Ｘ）の上の過度壁電荷が消去される。一方に、上昇ランプ波形（Ｒａｍｐ−ｕｐ）によるセットアップ放電の時発生したサステイン電極（Ｙ）の上の壁電荷の大部分はサステイン放電が開始されるまでそのまま維持される。

初期化期間の間スキャン電極（Ｙ）とアドレス電極（Ｘ）の間でのみ消去放電が起きる一方、サステイン電極（Ｚ）とアドレス電極（Ｘ）の間には消去放電が起きない。このためにサステイン放電が開始される前までサステイン電極（Ｚ）の上に残留する負極性壁電荷の量が十分になり、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間のサステイン放電を起こしやすくなる。

図３５は本発明の第２３実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。
図３５を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、降下ランプ波形（Ｒａｍｐ−ｄｎ）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給すると同時に正極性の直流バイアス電圧（Ｖｘｂ１）をアドレス電極（Ｘ）に供給して全画面のセルを初期化させる。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起き、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に印加されると同時にデータ電圧（Ｖｄ）と同一であるか、あるいは異なる正極性の直流バイアス電圧（Ｖｘｂ１）がアドレス電極（Ｚ）に印加される。スキャン電極（Ｙ）とサステイン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過度壁電荷が各電極（Ｘ、Ｙ、Ｚ）の上で消去される。

降下ランプ波形（Ｒａｍｐ−ｄｎ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給されている間、アドレス電極（Ｘ）に正極性の直流バイアス電圧（Ｖｘｂ１）が印加されるので、消去放電の時スキャン電極（Ｙ）とアドレス電極（Ｘ）の間の電圧差とサステイン電極（Ｚ）とアドレス電極（Ｚ）の間の電圧差がより大きくなる。このために降下ランプ波形（Ｒａｍｐ−ｄｎ）の終了電圧（−Ｖｙｒ、−Ｖｚｒ）はさらに高くなることができる。すなわち、降下ランプ波形（Ｒａｍｐ−ｄｎ）の終了電圧の絶対値はさらに低くなる。

一方、サステイン放電がより起きやすくなるように、サステイン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ）は、そのランプの傾斜度、開始電圧、終了電圧がスキャン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ）と異なることある。

図３６は本発明の第２４実施形態に係るＰＤＰの駆動波形を説明するための波形図である。
図３６を参照すると、本実施形態に係るＰＤＰの駆動方法は、それぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、上昇ランプ波形の開始電圧と異なる電圧から降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させて、サステイン期間とポスト消去期間の間、正極性の直流バイアス電圧（Ｖｘｂ２）をアドレス電極（Ｘ）に供給する。

初期化期間（リセット期間）において、ほぼサステイン電圧（Ｖｓ）からセットアップ電圧（Ｖsetup）まで所定の傾斜で上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）がすべてのスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。これと同時に、アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）が印加される。このようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内で光がほとんど発生しない暗放電が起きて、その結果スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれに負極性（−）の壁電荷が蓄積され、アドレス電極（Ｘ）の上に正極性（＋）の壁電荷が蓄積される。

上昇ランプ波形（Ｒａｍｐ−ｕｐ）に引き続いて、ほぼサステイン電圧（Ｖｓ）から降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に同時に印加される。この時アドレス電極（Ｘ）は０Ｖや基底電圧（ＧＮＤ）を維持する。この降下ランプ波形（Ｒａｍｐ−ｄｎ）によりスキャン電極（Ｙ）とアドレス電極（Ｘ）の間、そしてサステイン電極（Ｚ）とアドレス電極（Ｘ）の間に暗放電が発生する。この放電の結果で、アドレス放電に不必要な過度壁電荷が消去される。そして全セル内には均一な壁電荷が残留する。

アドレス期間は先の実施形態と実質的に同一なので詳細な説明を省略する。アドレス放電により選択されたセル内にはスキャン電極（Ｙ）と対向するアドレス電極（Ｘ）の上に負極性の壁電荷が蓄積される。

サステイン期間には先にスキャン電極（Ｙ）とサステイン電極（Ｚ）にパルス幅が広いサステインパルス（ｓｕｓ）が印加された後に、サステイン電極（Ｚ）とスキャン電極（Ｘ）とに交互にパルス幅が小さな正常なサステインパルス（ｓｕｓ）が供給される。そしてパルス幅が広い最後のサステインパルス（ｓｕｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給される。このようなサステイン期間の間アドレス電極（Ｘ）には正極性の直流バイアス電圧（Ｖｘｂ２）が供給される。この直流バイアス電圧（Ｖｘｂ２）はサステインパルス（ｓｕｓ）が供給されるスキャン電極（Ｙ）とサステイン電極（Ｚ）に対するアドレス電極（Ｘ）の電圧差を減少させることで、サステイン放電をスキャン電極（Ｙ）とサステイン電極（Ｚ）の間で起こさせる。アドレス放電により選択されたオンセルはセル内の壁電圧にサステインパルス（ｓｕｓ）が加わってサスティンパルス（ｓｕｓ）が印加される度にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間にサステイン放電が発生する。

ポスト消去期間にはサステイン放電により生成された壁電荷を消去させるための上昇傾斜のポスト消去信号（Ｐｏｓｔ−ｅｒｓ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に相互に供給される。この消去期間の間、アドレス電極（Ｘ）の上の電圧は正極性の直流バイアス電圧（Ｖｘｂ２）を維持する。このポスト消去信号（Ｐｏｓｔ−ｅｒｓ）により各電極（Ｘ、Ｙ、Ｚ）の間に消去放電が起きる。

一方、上昇ランプ波形（Ｒａｍｐ−ｕｐ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給されて発生するセットアップ放電の時、アドレス電極（Ｘ）の上に正極性の壁電荷がより多く蓄積されていると、アドレス電極（Ｘ）とスキャン電極（Ｙ）の間の電圧差、そしてアドレス電極（Ｘ）とサステイン電極（Ｚ）の間の電圧差がそれだけ小くなる。このために上昇ランプ波形（Ｒａｍｐ−ｕｐ）が発生する時アドレス電極（Ｘ）の上に正極性の壁電荷がたくさん蓄積されているとセットアップ放電が発生しにくい。この実施形態はポスト消去期間の間、アドレス電極（Ｘ）の上の電圧を高めることでアドレス電極（Ｘ）とスキャン電極（Ｙ）の間の電圧差とアドレス電極（Ｘ）とサステイン電極（Ｙ）の電圧差をアドレス電極（Ｘ）の上の電圧が０Ｖや基底電圧（ＧＮＤ）の場合に比べてより大きくする。その結果、ポスト消去放電が比較的大きく起き、アドレス電極（Ｘ）上の壁電荷、特に、正極性の壁電荷が初期化期間の前にさらに消去されるので初期化が安定的に成り立つ。

サステイン放電を起きやすくするように、サステイン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ）はそのランプの傾斜度、開始電圧、終了電圧がスキャン電極（Ｚ）に供給される降下ランプ波形（Ｒａｍｐ−ｄｎ）と異なることもある。

図３７は本発明の第２５実施形態に係るＰＤＰの駆動波形を説明するための波形図である。
図３７を参照すると、本実施形態に係るＰＤＰの駆動方法はそれぞれのサブフィールドでスキャン電極（Ｙ）とサステイン電極（Ｚ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）を供給した後、上昇ランプ波形の開始電圧と異なる電圧から降下する降下ランプ波形（Ｒａｍｐ−ｄｎ）をスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給して全画面のセルを初期化させて、ポスト消去期間の間に正極性の直流バイアス電圧（Ｖｘｂ３）をアドレス電極（Ｘ）に供給する。

初期化期間、アドレス期間及びポスト消去期間は図３６に図示された波形と実質的に同一なのでこれに対する詳細な説明を省略する。
この実施形態でサステイン期間の間アドレス電極（Ｘ）には０Ｖや基底電圧（ＧＮＤ）を維持する。
この実施形態は第２４実施形態と同じくポスト消去期間の間、アドレス電極（Ｘ）の上の電圧を高めることで初期化期間のセットアップ放電を安定化させる。

本発明の実施形態で開示された駆動波形は、１フレーム期間に含まれたサブフィールドの全てに適用してもよく、また、一部のサブフィールドにだけ限定的に適用してもよい。また、本発明で開示された実施形態の駆動波形はアドレス期間にオフセルを選択する選択的消去方式のサブフィールドやアドレス期間にオンセルを選択する選択的書き込み方式のサブフィールドに適用することができる。

また、ポスト消去信号（Ｐｏｓｔ−ｅｒｓ）を実施形態のようにスキャン電極（Ｙ）とサステイン電極（Ｚ）に供給することもできるが、スキャン電極（Ｙ）にだけ供給してもポスト期間の消去放電と初期化期間のセットアップ放電が安定する。また、実施形態ではサステイン放電をさらに安定化させるためにサステイン電極（Ｚ）に印加される降下ランプ波形のランプの傾斜度、開始電圧、終了電圧などをスキャン電極（Ｙ）と異なるように設定する例を中心に説明されたが、これと類似の效果を得るためにサステイン電極（Ｚ）に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）のランプの傾斜度、開始電圧、上限電圧などをスキャン電極（Ｙ）と異なるように設定することもできる。

本願出願人はアメリカ合衆国特許出願第０９／８０３，９９３号を通して図３８のように１フレーム期間の間に選択的書き込みサブフィールドと選択的消去サブフィールドを一緒に配置してＰＤＰのコントラスト特性と輝度を高くした上で、高速駆動ができるようにするＳＷＳＥ方式（Ｓｅｌｅｃｉｔｉｖｅ ｗｒｉｔｉｎｇ ａｎｄ ｓｅｌｅｃｔｉｖｅ ｅｒａｓｕｒｅ）を提案した事がある。このＳＷＳＥ方式は図３８で分かるように１フレームの間に選択的書き込みサブフィールド（ＷＳＦ）と選択的消去サブフィールド（ＥＳＦ）を配置する。

選択的書き込みサブフィールド（ＷＳＦ）は、ｍ（ただし、ｍは０より大きい定数）個のサブフィールド（ＳＦ１〜ＳＦｍ）を含む。ｍ番目のサブフィールド（ＳＦｍ）を除いた第１〜第ｍ−１サブフィールド（ＳＦ１〜ＳＦｍ−１）のそれぞれは全画面のセルに一定な量の壁電荷を均一に形成するためのリセット期間、書き込み放電を利用してオンセル（ｏｎ−ｃｅｌｌｓ）を選択する選択的書き込みアドレス期間（以下、“書き込みアドレス期間”という）、選択されたオンセルに対してサステイン放電を起こさせるサステイン期間及びサステイン放電後、セル内の壁電荷を消去させるためのポスト消去期間に分けられる。選択的書き込みサブフィールド（ＷＳＦ）の最後のサブフィールドである第ｍサブフィールド（ＳＦｍ）はリセット期間、書き込みアドレス期間及びサステイン期間に分けられる。選択的書き込みサブフィールド（ＷＳＦ）のリセット期間、書き込みアドレス期間及び消去期間は各サブフィールド（ＳＦ１〜ＳＦｍ）ごとに同じであるのに対して、サステイン期間はあらかじめ設定した輝度加重値が同一か異なるように設定される。ここで、選択的書き込みサブフィールド（ＷＳＦ）に配置されたリセット期間は省略してもよい。

一方、選択的書き込みサブフィールド（ＷＳＦ）の最初のサブフィールド（ＳＦ１）の前には以前のフレームで蓄積されたセル内の壁電荷をすべて消去するために、スキャン電極ライン（Ｙ）とサステイン電極ライン（Ｚ）の少なくとも一方に消去信号を供給するための別の消去期間を設けてもよい。

選択的消去サブフィールド（ＥＳＦ）は、ｎ−ｍ（ただし、ｎはｍより大きい定数）個のサブフィールド（ＳＦｍ＋１〜ＳＦｎ）を含む。第ｍ＋１〜第ｎ−１サブフィールド（ＳＦｍ＋１〜ＳＦｎ−１）のそれぞれは消去放電を利用してオフセル（ｏｆｆ−ｃｅｌｌ）を選択するための選択的消去アドレス期間（以下、“消去アドレス期間”という）及びオンセルに対してサステイン放電を起こすためのサステイン期間に分けられる。選択的消去サブフィールド（ＥＳＦ）の最後のサブフィールドである第ｎサブフィールド（ＳＦｎ）は消去アドレス期間とサステイン期間以外にサステイン期間につながるように最終段に配置されるポスト消去期間をさらに含む。選択的消去サブフィールド（ＥＳＦ）のサブフィールド（ＳＦｍ＋１〜ＳＦｎ）における消去アドレス期間は同一に設定され、サステイン期間は輝度比により同一に設定したり異なるように設定される。

選択的消去サブフィールド（ＥＳＦ）の最後のサブフィールドである第ｎサブフィールド（ＳＦｎ）は選択的書き込みサブフィールド（ＷＳＦ）の第１〜第ｍ−１サブフィールド（ＳＦ１〜ＳＦｍ−１）と同様に、ポスト消去期間が終わりに配置されて選択的書き込みサブフィールド（ＷＳＦ）の最後のサブフィールドである第ｍサブフィールド（ＳＦｍ）には選択的消去サブフィールド（ＷＳＦ）の第ｍ＋１〜第ｎ−１サブフィールド（ＳＦｍ＋１〜ＳＦｎ−１）と同一にポスト消去期間がない。

このようなＳＷＳＥ方式はフレームの前の方に配置された第１〜第５サブフィールド（ＳＦ１〜ＳＦ５）はバイナリコーディングでセルの輝度を決定してグレイスケール値を表現する。本発明の実施形態に開示された駆動波形をＳＷＳＥ方式で選択的書き込みサブフィールドに適用することができる。図３９は図５、図６、図１１〜図２２に図示された駆動波形がＳＷＳＥ方式の選択的書き込みサブフィールド（ＷＳＦ）に適用された場合である。

図４０は図２３、図２６、図２７、図２９〜図３７に図示された駆動波形がＳＷＳＥ方式の選択的書き込みサブフィールド（ＷＳＦ）に適用された場合を示している。

図３９及び図４０を参照すると、選択的書き込みサブフィールド（ＷＳＦ）の初期化期間の間に上昇ランプ波形だけが、または上昇ランプ波形と降下ランプ波形がスキャン電極（Ｙ）とサステイン電極に同時に供給される。選択的書き込みサブフィールド（ＷＳＦ）の最後のサブフィールド（ＳＦｍ）にはポスト信号が印加されない。図３９及び図４０において、‘ＳＷＤ’は選択的書き込みサブフィールド（ＷＳＦ）からオンセル（ｏｎ−ｃｅｌｌ）を選択するための書き込みデータであり、‘ＳＷＳＣＮ’は選択的書き込みサブフィールド（ＷＳＦ）で書くデータが書き込みされる水平ラインを選択するための書き込みスキャンパルスである。そして‘ＳＥＤ’は選択的消去サブフィールド（ＥＳＦ）からオフセル（ｏｆｆ−ｃｅｌｌ）を選択するための消去データであり、‘ＳＥＳＣＮ’は選択的消去サブフィールド（ＥＳＦ）で消去データが書き込みされる水平ラインを選択するための消去スキャンパルスである。

従来の３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示す平面図である。 ２５６グレイスケールを実現するための８ビートデフォルトコードのフレーム構成を示す図である。 従来のＰＤＰを駆動するための駆動波形を示す波形図である。 本発明の実施形態に係るプラズマディスプレイパネルの駆動装置を概略的に示すブロック図である。 本発明の第１実施形態に係るＰＤＰの駆動方法を説明するための波形図である。 図５の波形にポスト消去信号が追加された波形を示す波形図である。 図６の波形図が適用される場合にオンセル内での時間経過による壁電荷の分布の変化を示したものである。 初期化期間の間、壁電荷の分布の変化を詳しく示すシミュレーションの結果である。 初期化期間の間、壁電荷の分布の変化を詳しく示すシミュレーションの結果である。 初期化期間の間、壁電荷の分布の変化を詳しく示すシミュレーションの結果である。 初期化期間の間、壁電荷の分布の変化を詳しく示すシミュレーションの結果である。 本発明の第１実施形態に係るプラズマディスプレイパネルの駆動方法及び装置に対する效果を立証するためのシミュレーションで利用された駆動波形を示すシミュレーション画面である。 図９の波形が印加される時、スキャン電極とサステイン電極の間の電位差を示すシミュレーション画面である。 本発明の第２実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第３実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第４実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第５実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第６実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第７実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第８実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第９実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第１０実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第１１実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第１２実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第１３実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第１４実施形態に係るＰＤＰの駆動方法を説明するための波形図である。 図２３の波形図が適用される場合、オンセル内での時間経過による壁電荷分布の変化を示したものである。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 図２３の駆動波形がセルに印加される時、そのセルの壁電荷分布の変化を詳しく示すシミュレーション結果である。 本発明の第１５実施形態に係るＰＤＰの駆動方法を説明するための波形図である。 本発明の第１６実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 図２７に図示された波形が印加される時の電圧と電流特性をシミュレーションした結果である。 本発明の第１７実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第１８実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第１９実施形態に係るＰＤＰの駆動方法を説明するための波形図である。 本発明の第２０実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第２１実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第２２実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第２３実施形態に係るＰＤＰの駆動方法を説明するための波形図である。 本発明の第２４実施形態に係るＰＤＰの駆動方法に適用される波形を示す波形図である。 本発明の第２５実施形態に係るＰＤＰの駆動方法を説明するための波形図である。 ＳＷＳＥ方式のフレーム構成を示す図でである。 本発明の実施形態などに係るＰＤＰの駆動波形がＳＷＳＥ方式に適用された一つの例を示す波形面である。 本発明の実施形態などに係るＰＤＰの駆動波形がＳＷＳＥ方式に適用された一つの例を示す波形面である。

符号の説明

４１…タイミングコントローラ、４２…データ駆動部、４３…スキャン駆動部、４４…サステイン駆動部、４５…駆動電圧発生部。

Claims (47)

1. スキャン電極とサステイン電極とが形成されている上部基板及びアドレス電極が形成されている下部基板を含むプラズマディスプレイパネルを駆動するための方法であって、
   前記スキャン電極と前記サステイン電極にそれぞれ第１及び第２初期化信号を印加するステップと、
   前記スキャン電極にスキャン信号を印加し、前記アドレス電極にデータ信号を印加するステップと、
   前記スキャン電極と前記サステイン電極とにサステイン信号を印加するステップと
   を含み、
   前記第１及び第２初期化信号の電圧は、上昇期間の間に次第に増加し、前記第１初期化信号の電圧は、第１電圧から第２電圧に次第に減少し、前記第２初期化信号の電圧は、下降期間の間に第３電圧を維持することを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記第３電圧は、前記第２電圧より大きいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 前記第３電圧は、前記第１電圧より小さいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
4. 前記スキャン信号は、スキャンバイアス電圧からスキャン電圧まで下降し、前記第３電圧は、前記スキャンバイアス電圧より大きいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
5. アドレス期間の間に前記サステイン電極に印加される電圧は、特定電圧を維持することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
6. 前記特定電圧は、前記第３電圧と実質的に同じレベルであることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
7. 前記第１初期化信号は、前記上昇期間の間に第４電圧から第５電圧まで次第に上昇し、前記第４電圧は、前記第１電圧と実質的に同じレベルであることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
8. 前記サステイン信号のうち、最初のサステイン信号と最後のサステイン信号の少なくとも１つの幅は、残りのサステイン信号の幅より大きいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
9. 前記第３電圧は、サステイン期間の間に前記スキャン電極または前記サステイン電極に印加されるサステイン電圧より小さいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
10. 前記第１及び第２初期化信号の電圧は、前記上昇期間及び下降期間の間の特定期間中に維持されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
11. 前記スキャン信号は、スキャンバイアス電圧からスキャン電圧まで下降し、前記第１電圧は、前記スキャンバイアス電圧より大きいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
12. 前記スキャン信号は、スキャンバイアス電圧からスキャン電圧まで下降し、前記第２電圧は、前記スキャン電圧と実質的に同じレベルであることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
13. 前記上昇期間の間に前記プラズマディスプレイパネルから可視光線が放出しないことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
14. スキャン電極とサステイン電極とが形成されている上部基板及びアドレス電極が形成されている下部基板を含むプラズマディスプレイパネルを駆動するための方法であって、
    セルを初期化して前記スキャン電極と前記サステイン電極にそれぞれ第１及び第２初期化信号を印加するステップと、
    前記スキャン電極にスキャン信号を印加し、前記アドレス電極にデータ信号を印加するステップと、
    前記スキャン電極と前記サステイン電極にサステイン信号を交互に印加するステップと
    を含み、
    前記第１及び第２初期化信号の電圧は、上昇期間の間に次第に増加し、前記第１初期化信号の電圧は、第１電圧から第２電圧に次第に減少し、前記第２初期化信号の電圧は、下降期間の間に第３電圧を維持し、
    少なくとも１つの選択的記録サブフィールド及び選択的消去サブフィールドが１つのフレーム期間内に配置されることを特徴とするプラズマディスプレイパネルの駆動方法。
15. 前記１つのフレーム期間は、前記選択的記録サブフィールドを含む前半部及び前記選択的消去サブフィールドを含む後半部に区分されることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
16. 前記１つのフレーム期間の第１サブフィールドは、前記選択的記録サブフィールドであり、残りのサブフィールドは、前記選択的消去サブフィールドであることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
17. 前記選択的消去サブフィールドは、リセット期間を含まないことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
18. 前記第３電圧は、前記第２電圧より大きいことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
19. 前記第３電圧は、前記第１電圧より小さいことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
20. 前記スキャン信号は、スキャンバイアス電圧からスキャン電圧まで下降し、前記第３電圧は、前記スキャンバイアス電圧より大きいことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
21. アドレス期間の間に前記サステイン電極に印加される電圧は、特定電圧を維持することを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
22. 前記特定電圧は、前記第３電圧と実質的に同じレベルであることを特徴とする請求項２１に記載のプラズマディスプレイパネルの駆動方法。
23. 前記サステイン信号のうち、最初のサステイン信号と最後のサステイン信号の少なくとも１つの幅は、残りのサステイン信号の幅より大きいことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
24. 前記第３電圧は、サステイン期間の間に前記スキャン電極または前記サステイン電極に印加されるサステイン電圧より小さいことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
25. 前記少なくとも１つの選択的記録サブフィールドは、少なくとも１つのセル内に前記少なくとも１つのセルを充電させるために記録アドレス放電を起こすことによって、ターンオンするセルをアドレッシングし、前記選択的消去サブフィールドは、少なくとも１つのセル内に前記少なくとも１つのセルに残っている電荷を消去するために消去アドレス放電を起こすことによって、ターンオフするセルをアドレッシングすることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
26. 前記上昇期間の間に前記プラズマディスプレイパネルから可視光線が放出しないことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
27. 前記第２電圧は、グランド電圧レベルより少ないことを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
28. 前記選択的消去サブフィールドは、選択的消去アドレス期間及びサステイン期間を含み、前記選択的消去アドレス期間は、選択的消去サブフィールド毎に同様に設定されることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
29. 前記選択的消去サブフィールドは、選択的消去アドレス期間及びサステイン期間を含み、前記サステイン期間は、選択的消去サブフィールド毎に同様に設定されることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
30. 前記選択的消去サブフィールドは、選択的消去アドレス期間及びサステイン期間を含み、前記サステイン期間は、前記選択的消去サブフィールドに割り当てられた輝度加重値に関して異なって設定されることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動方法。
31. スキャン電極とサステイン電極とが形成されている上部基板及びアドレス電極が形成されている下部基板を含むプラズマディスプレイパネルを駆動するための装置であって、
    前記スキャン電極に第１初期化信号、スキャン信号、及びサステイン信号を印加するスキャン駆動部と、
    前記サステイン電極に第２初期化信号とサステイン信号とを印加するサステイン駆動部と、
    前記アドレス電極にデータ信号を印加するデータ駆動部と
    を含み、
    前記第１及び第２初期化信号の電圧は、上昇期間の間に次第に増加し、前記第１初期化信号の電圧は、第１電圧から第２電圧に次第に減少し、前記第２初期化信号の電圧は、下降期間の間に第３電圧を維持することを特徴とするプラズマディスプレイパネルの駆動装置。
32. 前記第３電圧は、前記第２電圧より大きいことを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
33. 前記第３電圧は、前記第１電圧より小さいことを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
34. 前記スキャン信号は、スキャンバイアス電圧からスキャン電圧まで下降し、前記第３電圧は、前記スキャンバイアス電圧より大きいことを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
35. アドレス期間の間に前記サステイン電極に印加される電圧は、特定電圧を維持することを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
36. 前記特定電圧は、前記第３電圧と実質的に同じレベルであることを特徴とする請求項３５に記載のプラズマディスプレイパネルの駆動装置。
37. 前記第３電圧は、サステイン期間の間に前記スキャン電極または前記サステイン電極に印加されるサステイン電圧より小さいことを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
38. 前記スキャン信号は、スキャンバイアス電圧からスキャン電圧まで下降し、前記第１電圧は、前記スキャンバイアス電圧より大きいことを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
39. 前記上昇期間の間に前記プラズマディスプレイパネルから可視光線が放出しないことを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
40. 少なくとも１つの選択的記録サブフィールド及び選択的消去サブフィールドが１つのフレーム期間内に配置されることを特徴とする請求項３１に記載のプラズマディスプレイパネルの駆動装置。
41. 前記１つのフレーム期間は、前記選択的記録サブフィールドを含む前半部及び前記選択的消去サブフィールドを含む後半部に区分されることを特徴とする請求項４０に記載のプラズマディスプレイパネルの駆動装置。
42. 前記１つのフレーム期間の第１サブフィールドは、前記選択的記録サブフィールドであり、残りのサブフィールドは、前記選択的消去サブフィールドであることを特徴とする請求項４０に記載のプラズマディスプレイパネルの駆動装置。
43. 前記選択的消去サブフィールドは、リセット期間を含まないことを特徴とする請求項４０に記載のプラズマディスプレイパネルの駆動装置。
44. 前記少なくとも１つの選択的記録サブフィールドは、少なくとも１つのセル内に前記少なくとも１つのセルを充電させるために記録アドレス放電を起こすことによって、ターンオンするセルをアドレッシングし、前記選択的消去サブフィールドは、少なくとも１つのセル内に前記少なくとも１つのセルに残っている電荷を消去するために消去アドレス放電を起こすことによって、ターンオフするセルをアドレッシングすることを特徴とする請求項４０に記載のプラズマディスプレイパネルの駆動装置。
45. 前記選択的消去サブフィールドは、選択的消去アドレス期間及びサステイン期間を含み、前記選択的消去アドレス期間は、選択的消去サブフィールド毎に同様に設定されることを特徴とする請求項４０に記載のプラズマディスプレイパネルの駆動装置。
46. 前記選択的消去サブフィールドは、選択的消去アドレス期間及びサステイン期間を含み、前記サステイン期間は、選択的消去サブフィールド毎に同様に設定されることを特徴とする請求項４０に記載のプラズマディスプレイパネルの駆動装置。
47. 前記選択的消去サブフィールドは、選択的消去アドレス期間及びサステイン期間を含み、前記サステイン期間は、前記選択的消去サブフィールドに割り当てられた輝度加重値に関して異なって設定されることを特徴とする請求項４０に記載のプラズマディスプレイパネルの駆動装置。

Images