JP2008047684A - 半導体発光素子、その製造方法および半導体発光装置 - Google Patents

半導体発光素子、その製造方法および半導体発光装置 Download PDF

Info

Publication number
JP2008047684A
JP2008047684A JP2006221668A JP2006221668A JP2008047684A JP 2008047684 A JP2008047684 A JP 2008047684A JP 2006221668 A JP2006221668 A JP 2006221668A JP 2006221668 A JP2006221668 A JP 2006221668A JP 2008047684 A JP2008047684 A JP 2008047684A
Authority
JP
Japan
Prior art keywords
layer
quantum dot
barrier layer
type
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006221668A
Other languages
English (en)
Other versions
JP4937673B2 (ja
Inventor
Nobuaki Hatori
伸明 羽鳥
Takayuki Yamamoto
剛之 山本
Yoshiaki Nakada
義昭 中田
Yasuhiko Arakawa
泰彦 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
University of Tokyo NUC
Original Assignee
Fujitsu Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, University of Tokyo NUC filed Critical Fujitsu Ltd
Priority to JP2006221668A priority Critical patent/JP4937673B2/ja
Priority to US11/889,364 priority patent/US20080042122A1/en
Publication of JP2008047684A publication Critical patent/JP2008047684A/ja
Application granted granted Critical
Publication of JP4937673B2 publication Critical patent/JP4937673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1237—Lateral grating, i.e. grating only adjacent ridge or mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34353—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光効率を高める。
【解決手段】半導体基板上に形成されたＮ型クラッド層２と、Ｎ型クラッド層２上に形成された障壁層３と、障壁層３上に形成され、バンドギャップが障壁層３よりも小さい量子ドット５ａと、バンドギャップが量子ドット５ａよりも大きく、量子ドット５ａの側面を覆う埋め込み層６と、を有する量子ドット層５と、量子ドット層５上に形成され、バンドギャップが障壁層３よりも小さいＰ型半導体層７と、Ｐ型半導体層７上に形成され、バンドギャップが量子ドット５ａとＰ型半導体層７よりも大きい障壁層８と、障壁層８上に形成されたＰ型クラッド層９が設けられるため、Ｐ型半導体層７で発生するホールの、障壁層８または埋め込み層６への流れが妨げられる。
【選択図】図１

Description

本発明は半導体発光素子、その製造方法および半導体発光装置に関し、特に量子ドットを有する半導体発光素子、その製造方法および半導体発光装置に関する。
Ｐ型量子ドット半導体レーザは、障壁層、ウェッティング層、量子ドットと量子ドットを覆う歪緩和層、および一部にＰ型不純物がドープされた障壁層を有する量子ドット活性層（例えば、非特許文献１参照。）、または、障壁層、ウェッティング層および量子ドットと量子ドットを覆うＰ型障壁層を有する量子ドット活性層（例えば、特許文献１参照。）が２つのクラッド層により挟まれることにより構成される半導体発光素子を有する。
このＰ型量子ドット半導体レーザは、従来のノンドープ量子ドット半導体レーザと比べて、微分利得が増大するため変調特性を向上することができ、レーザの温度依存性を大幅に抑制することができるなどの優れた特徴を有する。このため、このような半導体発光素子はメトロ／アクセス系光ファイバ通信用光源として開発が進められている。
エレクトロニクスレターズ（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）２００２， Ｖｏｌ．３８， ｎｏ．１４， ｐ．７１２−７１３ 特開２００３−０２３２１９号公報
しかし、量子ドットを有する半導体発光素子には以下のような問題点があった。
従来例として以下に２つ挙げて説明する。
第１の従来例として、図１２は、従来の半導体発光素子の要部断面模式図であり、図１３は、図１２のＸ−Ｘ’の断面の構造のバンドダイアグラムを説明する模式図、そして、図１４は、図１２のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。
図１２の半導体発光素子１０１は、基板（不図示）上にＮ型アルミニウムガリウム砒素（Ｎ−ＡｌＧａＡｓ）クラッド層１０２、ガリウム砒素（ＧａＡｓ）障壁層１０３、ウェッティング層１０４、インジウム砒素（ＩｎＡｓ）量子ドット１０５ａと、ＩｎＡｓ量子ドット１０５ａ上を覆うインジウムガリウム砒素（ＩｎＧａＡｓ）歪緩和層１０６、とを有する量子ドット層１０５、一部にＰ型不純物がドープされたＰ型ＧａＡｓ（Ｐ−ＧａＡｓ）障壁層１０７を有するＧａＡｓ障壁層１０８およびＰ型ＡｌＧａＡｓ（Ｐ−ＡｌＧａＡｓ）クラッド層１０９が順に形成されることにより構成されている。そして、図１３および図１４は、図１２のＸ−Ｘ’およびＹ−Ｙ’の断面のバンドダイアグラムを模式的に表したものである。
図１３および図１４によれば、Ｐ−ＧａＡｓ障壁層１０７およびその周りのＧａＡｓ障壁層１０８はいずれもＧａＡｓであり、Ｐ−ＧａＡｓ障壁層１０７で発生したホール１０７ａにとって、ポテンシャル障壁は存在しない。このため、Ｐ−ＧａＡｓ障壁層１０７で発生したホール１０７ａの多くはＧａＡｓ障壁層１０８に留まり、効率よくＩｎＡｓ量子ドット１０５ａに捕獲されずに、ホール１０７ａのＩｎＡｓ量子ドット１０５ａへの注入効率が低下してしまうという問題があった。そこで、ホール１０７ａのＩｎＡｓ量子ドット１０５ａへの十分な注入効率を得るために、Ｐ型不純物を多量にドープすると、Ｐ−ＧａＡｓ障壁層１０７の結晶性が低下し発光効率が低下するという問題があった。
次に第２の従来例として、図１５は、従来の半導体発光素子の要部断面模式図であり、図１６は、図１５のＸ−Ｘ’の断面の構造のバンドダイアグラムを説明する模式図、そして、図１７は、図１５のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。
図１５は第１の従来例と異なり、ＩｎＡｓ量子ドット２０５ａがＰ−ＧａＡｓ障壁層２０７に完全に埋め込まれる場合の構成である。すなわち、半導体発光素子２０１は、基板（不図示）上にＮ−ＡｌＧａＡｓクラッド層２０２、ＧａＡｓ障壁層２０３、ウェッティング層２０４、ＩｎＡｓ量子ドット２０５ａと、ＩｎＡｓ量子ドット２０５ａを覆うＰ−ＧａＡｓ障壁層２０７と、を有する量子ドット層２０５、Ｐ−ＡｌＧａＡｓクラッド層２０９が順に形成されることにより構成されている。そして、図１６および図１７は、図１５のＸ−Ｘ’およびＹ−Ｙ’の断面のバンドダイアグラムを模式的に表したものである。
図１６および図１７によれば、第１の従来例と同様に、Ｐ−ＧａＡｓ障壁層２０７で発生したホール２０７ａの多くはＰ−ＧａＡｓ障壁層２０７に留まり、効率よくＩｎＡｓ量子ドット２０５ａに捕獲されない。このため、ホール２０７ａのＩｎＡｓ量子ドット２０５ａへの注入効率が低下してしまうという問題があった。また、ホール２０７ａのＩｎＡｓ量子ドット２０５ａへの十分な注入効率を得るために、Ｐ型不純物を多量にドープすると、Ｐ−ＧａＡｓ障壁層２０７の結晶性が低下し発光効率が低下する。さらに、ＩｎＡｓ量子ドット２０５ａの側壁がＰ−ＧａＡｓ障壁層２０７に埋もれているため、ＩｎＡｓ量子ドット２０５ａの形状が確定しない状況の中でＰ−ＧａＡｓ障壁層２０７中のＰ型不純物がＩｎＡｓ量子ドット２０５ａの側壁に接触するために、ＩｎＡｓ量子ドット２０５ａの結晶性が低下してしまうという問題もあった。
本発明はこのような点に鑑みてなされたものであり、発光効率を高めることが可能な半導体発光素子、その製造方法および半導体発光装置を提供することを目的とする。
本発明では上記課題を解決するために、図１に示すように、量子ドット５ａを有する半導体発光素子１において、半導体基板（不図示）上に形成されたＮ型クラッド層２と、Ｎ型クラッド層２上に形成された障壁層３と、障壁層３上に形成され、バンドギャップが障壁層３よりも小さい量子ドット５ａと、バンドギャップが量子ドット５ａよりも大きく、量子ドット５ａの側面を覆う埋め込み層６と、を有する量子ドット層５と、量子ドット層５上に形成され、バンドギャップが障壁層３よりも小さいＰ型半導体層７と、Ｐ型半導体層７上に形成され、バンドギャップが量子ドット５ａとＰ型半導体層７よりも大きい障壁層８と、障壁層８上に形成されたＰ型クラッド層９と、を有することを特徴とする半導体発光素子１が提供される。
上記の構成によれば、バンドギャップがＰ型半導体層７よりも大きい障壁層３，８およびバンドギャップが量子ドット５ａよりも大きい埋め込み層６が設けられるため、Ｐ型半導体層７で発生するホールの、障壁層８または埋め込み層６への流れが妨げられる。
また本発明では、量子ドットを有する半導体発光素子の製造方法において、半導体基板上に第１の導電型クラッド層を形成する工程と、前記第１の導電型クラッド層上に第１の障壁層を形成する工程と、前記第１の障壁層上に、バンドギャップが前記第１の障壁層よりも小さい前記量子ドットと、バンドギャップが前記量子ドットよりも大きく、前記量子ドットの側面を覆う埋め込み層と、を有する量子ドット層を形成する工程と、前記量子ドット層上に、バンドギャップが前記第１の障壁層よりも小さいＰ型半導体層を形成する工程と、前記Ｐ型半導体層上に、バンドギャップが前記量子ドットと前記Ｐ型半導体層よりも大きい第２の障壁層を形成する工程と、前記第２の障壁層上に第２の導電型クラッド層を形成する工程と、を有することを特徴とする半導体発光素子の製造方法が提供される。
上記の方法によれば、半導体基板上に第１の導電型クラッド層が形成され、第１の導電型クラッド層上に第１の障壁層が形成され、第１の障壁層上に、バンドギャップが第１の障壁層よりも小さい量子ドットと、バンドギャップが量子ドットよりも大きく、量子ドットの側面を覆う埋め込み層と、を有する量子ドット層が形成され、量子ドット層上に、バンドギャップが第１の障壁層よりも小さいＰ型半導体層が形成され、Ｐ型半導体層上に、バンドギャップが量子ドットとＰ型半導体層よりも大きい第２の障壁層が形成され、第２の障壁層上に第２の導電型クラッド層が形成されるため、Ｐ型半導体層で発生するホールの、第２の障壁層または埋め込み層への流れが妨げられる。
本発明の半導体発光素子によれば、半導体基板上に形成された第１の導電型クラッド層と、第１の導電型クラッド層上に形成された第１の障壁層と、第１の障壁層上に形成され、バンドギャップが第１の障壁層よりも小さい量子ドットと、バンドギャップが量子ドットよりも大きく、量子ドットの側面を覆う埋め込み層と、を有する量子ドット層と、量子ドット層上に形成され、バンドギャップが第１の障壁層よりも小さいＰ型半導体層と、Ｐ型半導体層上に形成され、バンドギャップが量子ドットとＰ型半導体層よりも大きい第２の障壁層と、第２の障壁層上に形成された第２の導電型クラッド層を設けることができるため、Ｐ型半導体層で発生するホールの、第２の障壁層または埋め込み層への流れを妨げるようにした。これにより、Ｐ型半導体層で発生するホールの量子ドットへの注入効率が高まり、発光効率を向上させることができる。
また、本発明の半導体発光素子の製造方法によれば、半導体基板上に第１の導電型クラッド層を形成し、第１の導電型クラッド層上に第１の障壁層を形成し、第１の障壁層上に、バンドギャップが第１の障壁層よりも小さい量子ドットと、バンドギャップが量子ドットよりも大きく、量子ドットの側面を覆う埋め込み層と、を有する量子ドット層を形成し、量子ドット層上に、バンドギャップが第１の障壁層よりも小さいＰ型半導体層を形成し、Ｐ型半導体層上に、バンドギャップが量子ドットとＰ型半導体層よりも大きい第２の障壁層を形成し、第２の障壁層上に第２の導電型クラッド層を形成するため、Ｐ型半導体層で発生するホールの量子ドットへの注入効率が高まり、発光効率を向上させることができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、本発明の動作原理の概要について説明する。
図１は、半導体発光素子の要部断面模式図である。
半導体発光素子１は、半導体基板（不図示）上にＮ型クラッド層２、障壁層３、バンドギャップが障壁層３，８よりも小さい量子ドット５ａと、量子ドット５ａの側面を覆い、バンドギャップが量子ドット５ａより大きい埋め込み層６と、を有する量子ドット層５、バンドギャップが障壁層３，８より小さいＰ型半導体層７、障壁層８およびＰ型クラッド層９が順に形成されることにより構成されている。
本構成によると、Ｐ型半導体層７のバンドギャップを埋め込み層６および障壁層３，８よりも小さくしたために、Ｐ型半導体層７で発生するホールが埋め込み層６や障壁層８へは流れずに、量子ドット５ａに効率よく注入される。このため、図１２および図１５のような従来の半導体発光素子１０１，２０１と比べて、Ｐ型不純物のドープ量を減少させることが可能となり、再結合によるしきい値電流の増大を抑制することが可能となる。
また、量子ドット５ａの側面を覆う埋め込み層６は不純物を有せず、そして、Ｐ型半導体層７へのＰ型不純物のドープは量子ドット５ａの形成後に行うため、量子ドット５ａを形成している間、量子ドット５ａの側壁にＰ型不純物が接触せず、Ｐ型不純物の量子ドット５ａへの影響を抑制でき、量子ドット５ａの品質を保つことが可能となる。
以上のことから、半導体発光素子１は、障壁層３、バンドギャップが障壁層３，８よりも小さい量子ドット５ａと、量子ドット５ａの側面を覆い、バンドギャップが量子ドット５ａより大きい埋め込み層６と、を有する量子ドット層５、バンドギャップが障壁層３，８より小さいＰ型半導体層７、障壁層８およびＰ型クラッド層９が順に形成されることによって、量子ドット５ａの品質が保たれると共に、量子ドット５ａへのホールの注入効率が高まることにより、発光効率の向上が可能となる。
なお、埋め込み層６の格子定数が基板の格子定数よりも大きい時、埋め込み層６に歪みが生じ、この歪みによって、量子ドット５ａのバンドギャップを変化させることができる。このときの埋め込み層６を歪緩和層と呼ぶことができる。
次に、第１の実施の形態について説明する。
図２は、第１の実施の形態の半導体発光素子の要部断面模式図である。また、図３は、図２のＸ−Ｘ’の断面の構造のバンドダイアグラムを説明する模式図であり、図４は、図２のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。
図２に示す半導体発光素子１１は、Ｎ−ＧａＡｓ（００１）基板（不図示）の上に、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２、ＧａＡｓ障壁層１３、ウェッティング層１４、ＩｎＡｓ量子ドット１５ａと、ＩｎＡｓ量子ドット１５ａの側壁を覆うＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６と、を有する量子ドット層１５、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７、ＧａＡｓ障壁層１８およびＰ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９が順に形成されることにより構成されている。このような半導体発光素子１１は、例えば、次のようにして形成される。
まず、Ｎ−ＧａＡｓ（００１）基板（不図示）の上に、分子線エピタキシー成長（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２（膜厚１．４μｍ程度）を形成する。
続いて、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２上に、ＭＢＥ法により、ＧａＡｓ障壁層１３（膜厚３３ｎｍ程度）を形成する。
続いて、ＧａＡｓ障壁層１３上に、自己形成法により、ＩｎＡｓ量子ドット１５ａを面密度４×１０10ｃｍ-2程度形成する。なお、この時、ＩｎＡｓ量子ドット１５ａと同時にウェッティング層１４も形成される。
続いて、ＩｎＡｓ量子ドット１５ａの側壁を覆うように、ＭＢＥ法により、不純物を有さないＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６を形成する。この時のＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６の膜厚はＩｎＡｓ量子ドット１５ａの高さよりも薄く形成する。
続いて、ＩｎＡｓ量子ドット１５ａの頂上部を、ＭＢＥ法を行う炉内の温度を上昇させてフラッシング法を用いて再蒸発させることにより、ＩｎＡｓ量子ドット１５ａの高さをＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６の膜厚と等しい高さにする。本工程により、ＩｎＡｓ量子ドット１５ａと、ＩｎＡｓ量子ドット１５ａの側面を覆うＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６と、を有する量子ドット層１５が形成される。
続いて、量子ドット層１５上に、ＭＢＥ法により、Ｐ型不純物濃度が５×１０17ｃｍ-3程度のＰ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７（膜厚１０ｎｍ程度）を形成する。
続いて、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７上に、ＭＢＥ法により、ＧａＡｓ障壁層１８（膜厚２３ｎｍ程度）を形成する。
続いて、ＧａＡｓ障壁層１８上に、ＭＢＥ法により、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９を形成する。
以上により、半導体発光素子１１が作製される。
第１の実施の形態において、ＩｎＡｓ量子ドット１５ａの側面を覆うＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６は不純物を有せず、また、量子ドット層１５上のＰ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７はＩｎＡｓ量子ドット１５ａの形成後に形成される。すなわち、ＩｎＡｓ量子ドット１５ａは不純物と接触することがないために、結晶性の低下が防がれ、品質が保たれたＩｎＡｓ量子ドット１５ａを形成することが可能となる。
一方、図３に示すように、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７に発生したホール１７ａは、バンドギャップが大きいＧａＡｓ障壁層１８へは流れず、ほとんどのホール１７ａがＩｎＡｓ量子ドット１５ａへ流れるようになる。また、図４に示すように、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７に発生したホール１７ａは、バンドギャップがホール１７ａよりも大きいＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６とＧａＡｓ障壁層１８へは流れることができないため、結果としてホール１７ａのほとんどがＩｎＡｓ量子ドット１５ａへ流れることになる。よって、第１の実施の形態の構成によって、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７に発生したホール１７ａがＩｎＡｓ量子ドット１５ａに効率的に注入される。
さらに、ＩｎＡｓ量子ドット１５ａへのホール１７ａの注入量について、以下に説明を行う。
第１の実施の形態では、Ｐ型不純物濃度が５×１０17ｃｍ-3程度のＰ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７（膜厚１０ｎｍ程度）中で発生されるホール１７ａの面密度は５×１０11ｃｍ-2程度である。そして、ＩｎＡｓ量子ドット１５ａの面密度が４×１０10ｃｍ-2程度であるため、およそ１つのＩｎＡｓ量子ドット１５ａへ注入されるホール数はおよそ１２個に相当する。一方、従来例である図１２の半導体発光素子１０１において、ＧａＡｓ障壁層１０８（膜厚３３ｎｍ程度）中に、Ｐ型不純物濃度が５×１０17ｃｍ-3程度のＰ−ＧａＡｓ障壁層１０７（膜厚１０ｎｍ）がある。この結果、ホール１０７ａはＧａＡｓ障壁層１０８の全体へ広がり、実効的にホール１０７ａの面密度は１．５×１０11ｃｍ-2程度となり、およそ１つのＩｎＡｓ量子ドット１０５ａへ注入されるホール数はおよそ３．７個に相当する。しかし、図１２ではＩｎＡｓ量子ドット１０５ａの側面をＧａＡｓ障壁層１０８よりもバンドギャップが小さいＩｎＧａＡｓ歪緩和層１０６で覆うように形成しているため、図１３，図１４に示すように、ＧａＡｓ障壁層１０８へ留まるホール１０７ａが存在し、１つのＩｎＡｓ量子ドット１０５ａへ注入されるホール数は３．７個よりも低下する。
以上のことから、第１の実施の形態では、量子ドットの品質を保ちつつ、従来よりも少量のＰ型不純物のドープにより、結晶性が保たれ、効率よくホールを量子ドットへ注入することが可能となり、無効電流を低減させ、発光効率を向上させることができる。
なお、第１の実施の形態では、ＭＢＥ法を用いて形成された層は、公知従来の結晶成長法を適宜用いて形成することが可能である。
また、第１の実施の形態では、Ｉｎ0.2Ｇａ0.8Ａｓ歪緩和層１６の格子定数がＮ−ＧａＡｓ（００１）基板（不図示）の格子定数よりも大きい材料とする。これは、Ｉｎ0.2Ｇａ0.8Ａｓ歪緩和層１６の格子定数がＮ−ＧａＡｓ（００１）基板（不図示）の格子定数よりも大きくすることにより、Ｉｎ0.2Ｇａ0.8Ａｓ歪緩和層１６に歪みが生じ、この歪みによりＩｎＡｓ量子ドット１５ａのバンドギャップを変化させることが可能になる。
また、第１の実施の形態では、量子ドット層１５上に、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７が１０ｎｍ全域にわたってＰ型不純物がドープされている場合の構成について説明したが、例えば、下部５ｎｍをＩｎ0.23Ｇａ0.77Ａｓ層、上部５ｎｍをＰ−Ｉｎ0.23Ｇａ0.77Ａｓ層とした層構造の組み合わせで形成されても、第１の実施の形態と同様の効果を得ることができる。ただし、この場合、１０ｎｍ全域にＰ型不純物をドープする場合と同程度のＰ型不純物の濃度の効果を得るためにはドープする不純物濃度を上げる必要がある。しかし、ＩｎＡｓ量子ドット１５ａの頂上部はＰ型不純物を直接接触しないため、ＩｎＡｓ量子ドット１５ａへのＰ型不純物の影響が抑制され、ＩｎＡｓ量子ドット１５ａの品質を保つことが可能となる。さらに、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７を薄くしてＰ型デルタドープ構造としても同様の効果が得られる。
また、第１の実施の形態では、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７のインジウム（Ｉｎ）組成の化学量論比を０．２３とした場合の構成について説明したが、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７において、ＩｎＡｓ量子ドット１５ａに近づくに従いＩｎ組成の化学量論比を０．２６まで変化させても第１の実施の形態と同様の効果が得られる。なお、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７は、そのＩｎ組成の化学量論比を大きくすることにより、バンドギャップが小さくなるために、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７中に留まるホール数が減少し、ＩｎＡｓ量子ドット１５ａへ効率よくホールを注入することができる。そして、Ｉｎ組成の化学量論比の変化によるバンドギャップの変化は線形もしくは複数の階段状になっても第１の実施の形態と同様の効果が得られる。
また、第１の実施の形態では、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７のＩｎ組成の化学量論比を０．２３、Ｉｎ0.2Ｇａ0.8Ａｓ歪緩和層１６のＩｎ組成の化学量論比を０．２とした構成の場合について説明したが、これらのＩｎ組成の化学量論比は同一であっても構わない。Ｉｎ組成の化学量論比を同一にしても、Ｐ−ＩｎＧａＡｓ層はＧａＡｓ障壁層１３，１８で挟まれているため、ホール閉じ込め効果を有する。
また、第１の実施の形態では、歪緩和層としてＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６を用いて構成する場合について説明したが、ＩｎＧａＡｓ以外に、例えば、ＡｌＧａＡｓを用いることにより、第１の実施の形態と同様の効果が得られる。
また、第１の実施の形態の構成を次のような構成にすることも可能である。すなわち、Ｎ−ＧａＡｓ（００１）基板（不図示）にインジウムリン（ＩｎＰ）基板、ＧａＡｓ障壁層１３，１８にアルミニウムガリウムインジウム砒素（ＡｌＧａＩｎＡｓ）障壁層またはインジウムガリウム砒素リン（ＩｎＧａＡｓＰ）障壁層、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７に、Ｐ型アルミニウムガリウムインジウム砒素（Ｐ−ＡｌＧａＩｎＡｓ）層またはＰ型ＩｎＧａＡｓＰ（Ｐ−ＩｎＧａＡｓＰ）を構成することが可能である。なお、この時、Ｐ−ＡｌＧａＩｎＡｓ層をＩｎＰ基板に格子整合させて形成することにより、半導体発光素子１１への歪エネルギーが蓄積されなくなり、積層構造が容易となる。
次に、第２の実施の形態について説明する。
図５は、第２の実施の形態の半導体発光素子の要部断面模式図であり、図６は、第２の実施の形態における半導体発光レーザ装置の斜視模式図である。
第２の実施の形態の半導体発光素子１１ａは、第１の実施の形態の半導体発光素子１１において、ＧａＡｓ障壁層１３上に、ウェッティング層１４、量子ドット層１５、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７およびＧａＡｓ障壁層１８が交互に複数回積層された場合の構成をしている。ＧａＡｓ障壁層１３上に、ウェッティング層１４、量子ドット層１５、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７およびＧａＡｓ障壁層１８が交互に複数回積層された量子ドット活性層１５ｂを有する半導体発光素子１１ａおよび半導体発光レーザ装置１１ｂは、例えば、次のようにして形成される。
まず、Ｎ−ＧａＡｓ（００１）基板（不図示）の上に、ＭＢＥ法により、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２（膜厚１．４μｍ程度）を形成する。
続いて、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２上に、ＭＢＥ法により、ＧａＡｓ障壁層１３（膜厚３３ｎｍ程度）を形成することができる。
続いて、ＧａＡｓ障壁層１３上に、自己形成法により、ＩｎＡｓ量子ドット１５ａを面密度４×１０10ｃｍ-2程度形成する。なお、この時、ＩｎＡｓ量子ドット１５ａと同時にウェッティング層１４も形成される。
続いて、ＩｎＡｓ量子ドット１５ａの側壁を覆うように、ＭＢＥ法により、Ｉｎ0.2Ｇａ0.8Ａｓ歪緩和層１６を形成する。この時のＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６の膜厚はＩｎＡｓ量子ドット１５ａの高さよりも薄く形成する。
続いて、ＩｎＡｓ量子ドット１５ａの頂上部を、ＭＢＥ法を行う炉内の温度を上昇させてフラッシング法を用いて再蒸発させることにより、ＩｎＡｓ量子ドット１５ａの高さをＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６の膜厚と等しい高さにする。本工程により、ＩｎＡｓ量子ドット１５ａと、ＩｎＡｓ量子ドット１５ａの側面を覆うＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６と、を有する量子ドット層１５が形成される。
続いて、量子ドット層１５上に、ＭＢＥ法により、Ｐ型不純物濃度が５×１０17ｃｍ-3程度のＰ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７（膜厚１０ｎｍ程度）を形成する。
続いて、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７上に、ＭＢＥ法により、ＧａＡｓ障壁層１８（膜厚２３ｎｍ程度）を形成する。
ここで、量子ドット層１５、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層１７およびＧａＡｓ障壁層１８を交互に９回積層し、量子ドット層１５が１０層になるようにする。そして、ＧａＡｓ障壁層１３から最上層のＧａＡｓ障壁層１８を有する量子ドット活性層１５ｂが形成される。
続いて、量子ドット活性層１５ｂ上に、ＭＢＥ法により、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９を形成する。
続いて、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９上に、ＭＢＥ法により、Ｐ−ＧａＡｓコンタクト層１９ａを形成する。
以上により、半導体発光素子１１ａが作製される。
次に、半導体発光素子１１ａを、図６に示すような半導体発光レーザ装置１１ｂに加工する。
半導体発光レーザ装置１１ｂは、Ｎ−ＧａＡｓ基板１２ａ上に、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２、量子ドット活性層１５ｂ、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９およびＰ−ＧａＡｓコンタクト層１９ａが順に積層されて、リッジ導波路が形成されている。そして、リッジ導波路を絶縁体４００にて埋め込み、上部および下部にＰ型電極１９ｂおよびＮ型電極１２ｂが形成されている。また、必要に応じて、端面に高反射膜４０１または無反射膜４０２が設置される（図６では、高反射膜４０１を設置。）。このような半導体発光レーザ装置１１ｂは、例えば、次のようにして形成される。
まず、半導体発光素子１１ａに酸化シリコン（ＳｉＯ2）膜（不図示）を膜厚３００ｎｍ程度成膜する。
続いて、フォトリソグラフィ工程により、ＳｉＯ2膜上に、リッジ導波路パターンを形成する。
続いて、このパターンをドライエッチング工程によって、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９に転写し、不必要な箇所を除去し、リッジ導波路構造を形成する。
続いて、リッジ導波路を紫外線硬化樹脂などの絶縁体４００で埋め込む。
続いて、上部と下部に電流注入用のＰ型電極１９ｂおよびＮ型電極１２ｂをそれぞれ形成し、端面には必要に応じて高反射膜４０１または無反射膜４０２を設置する（図６では、高反射膜４０１を設置。）。
以上により、半導体発光レーザ装置１１ｂが作製される。
なお、第２の実施の形態では、量子ドット活性層１５ｂをエッチングしないリッジ構造としているが、量子ドット活性層１５ｂをエッチングしたハイメサ構造としても、同様の効果が得られる。
また、第２の実施の形態では、量子ドット層１５の積層数が１０回の場合で構成しているが、半導体発光素子１１ａの使用目的により、積層数を変化させることができる。
その他、層構造などについては、第１の実施の形態と同様に様々な形態が可能である。
次に、第３の実施の形態について説明する。
図７は第３の実施の形態の半導体発光素子の要部断面模式図であり、図８は、図７のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。なお、図７のＸ−Ｘ’の断面の構造のバンドダイアグラムを説明する模式図は、図３を参照することができる。
半導体発光素子２１は、Ｎ−ＧａＡｓ（００１）基板（不図示）の上に、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層２２、ＧａＡｓ障壁層２３、ウェッティング層２４、ＩｎＡｓ量子ドット２５ａと、ＩｎＡｓ量子ドット２５ａの側壁を覆うＧａＡｓ埋め込み層２６と、を有する量子ドット層２５、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層２７、ＧａＡｓ障壁層２８およびＰ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層２９が順に形成されることにより構成されており、第１の実施の形態の半導体発光素子１１におけるＩｎ0.2Ｇａ0.8Ａｓ歪緩和層１６に代わって、ＧａＡｓ埋め込み層２６が形成されている。このような半導体発光素子２１は、例えば、次のようにして形成される。
まず、Ｎ−ＧａＡｓ（００１）基板（不図示）の上に、ＭＢＥ法により、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層２２（膜厚１．４μｍ程度）を形成する。
続いて、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層２２上に、ＭＢＥ法により、ＧａＡｓ障壁層２３（膜厚３３ｎｍ程度）を形成する。
続いて、ＧａＡｓ障壁層２３上に、自己形成法により、ＩｎＡｓ量子ドット２５ａを面密度４×１０10ｃｍ-2程度形成する。なお、この時、ＩｎＡｓ量子ドット２５ａと同時にウェッティング層２４も形成される。
続いて、ＩｎＡｓ量子ドット２５ａの側壁を覆うように、ＭＢＥ法により、ＧａＡｓ埋め込み層２６を形成する。この時のＧａＡｓ埋め込み層２６の膜厚はＩｎＡｓ量子ドット２５ａの高さよりも薄く形成する。
続いて、ＩｎＡｓ量子ドット２５ａの頂上部を、ＭＢＥ法を行う炉内の温度を上昇させてフラッシング法を用いて再蒸発させることにより、ＩｎＡｓ量子ドット２５ａの高さをＧａＡｓ埋め込み層２６の膜厚と等しい高さにする。本工程により、ＩｎＡｓ量子ドット２５ａと、ＩｎＡｓ量子ドット２５ａの側面を覆うＧａＡｓ埋め込み層２６と、を有する量子ドット層２５が形成される。
続いて、量子ドット層２５上に、ＭＢＥ法により、Ｐ型不純物濃度が５×１０17ｃｍ-3程度のＰ−Ｉｎ0.23Ｇａ0.77Ａｓ層２７（膜厚１０ｎｍ程度）を形成する。
続いて、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層２７上に、ＭＢＥ法により、ＧａＡｓ障壁層２８（膜厚２３ｎｍ程度）を形成する。
続いて、ＧａＡｓ障壁層２８上に、ＭＢＥ法により、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層２９を形成する。
以上により、半導体発光素子２１が作製される。
第３の実施の形態では、第１の実施の形態と同様に、ＩｎＡｓ量子ドット２５ａは不純物と接触しないために、結晶性の低下が防がれ、品質が保たれたＩｎＡｓ量子ドット２５ａを形成することが可能となる。他方、図８に示すように、Ｙ−Ｙ’の断面において、バンドギャップがＰ−Ｉｎ0.23Ｇａ0.77Ａｓ層２７よりも大きなＧａＡｓ埋め込み層２６およびＧａＡｓ障壁層２８に挟まれることにより、ホール２７ａは、ＧａＡｓ埋め込み層２６およびＧａＡｓ障壁層２８へは流れることができず、結果として、ＩｎＡｓ量子ドット２５ａに流れることになり、ＩｎＡｓ量子ドット２５ａへの注入効率が向上する。
また、第３の実施の形態では、第２の実施の形態と同様に、量子ドット層２５、Ｐ−Ｉｎ0.23Ｇａ0.77Ａｓ層２７およびＧａＡｓ障壁層２８を交互に複数回積層し半導体発光レーザ装置を作製することができる。
その他、層構造などについては、第１，２の実施の形態と同様に様々な形態が可能である。
次に、第４の実施の形態について説明する。
図９は、第４の実施の形態における半導体発光レーザ装置の斜視模式図である。
第４の実施の形態では、第２の実施の形態の半導体発光素子１１ａにおけるＮ−ＧａＡｓ基板１２ａに代わってＰ−ＧａＡｓ基板１２ｃにて構成される場合であり、この時、量子ドット活性層１５ｂ以外の層構造の伝導性は第２の実施の形態と逆方向になる。
半導体発光レーザ装置１１ｃは、Ｐ−ＧａＡｓ基板１２ｃ上にＰ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９、量子ドット活性層１５ｂ、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２およびＮ−ＧａＡｓコンタクト層１９ｃが順に積層されて、リッジ導波路が形成されている。そして、リッジ導波路を絶縁体４００にて埋め込み、上部および下部にＮ型電極１２ｂおよびＰ型電極１９ｂが形成されている。また、必要に応じて、端面に高反射膜４０１または無反射膜４０２が設置される（図９では、高反射膜４０１を設置。）。
このような半導体発光レーザ装置１１ｃは、第２の実施の形態における半導体発光素子１１ａの作製において、Ｎ−ＧａＡｓ（００１）基板１２ａをＰ−ＧａＡｓ基板１２ｃに、Ｎ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２をＰ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９に、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９をＮ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２に、Ｐ型電極１９ｂをＮ型電極１２ｂに、Ｎ型電極１２ｂをＰ型電極１９ｂに代えて作製することができる。
第４の実施の形態によれば、ＰＮジャンクション接合面積が第２の実施の形態と比較して小さくなる。このため、半導体発光レーザ装置１１ｃの静電容量も小さくなるので、高速変調動作が可能となる。
その他、層構造などについては、第１，２の実施の形態と同様に様々な形態が可能である。
次に、第５の実施の形態について説明する。
図１０は、第５の実施の形態における半導体発光レーザ装置の斜視模式図である。
第５の実施の形態では、第２の実施の形態の半導体発光素子１１ａと同様の層構造であるが、第２の実施の形態の半導体発光レーザ装置１１ｂにおいて、リッジ導波路の側壁に垂直に回折格子を施した半導体発光レーザ装置、すなわち、第５の実施の形態は垂直回折格子ＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ ＦｅｅｄＢａｃｋ）レーザ装置である。
半導体発光レーザ装置１１ｄは、Ｎ−ＧａＡｓ基板１２ａ上にＮ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１２、量子ドット活性層１５ｂ、Ｐ−Ａｌ0.4Ｇａ0.6Ａｓクラッド層１９およびＰ−ＧａＡｓコンタクト層１９ａが順に積層されて、リッジ導波路の側壁に垂直に一定の周期に回折格子が形成され、そのリッジ導波路を絶縁体４００にて覆い、上部および下部にＰ型電極１９ｂおよびＮ型電極１２ｂが形成されている。また、必要に応じて、端面に、高反射膜４０１または無反射膜４０２が設置される（図１０では、無反射膜４０２を設置。）。このような半導体発光レーザ装置１１ｄは、例えば、次のようにして形成される。
まず、半導体発光素子１１ａにＳｉＯ2膜（不図示）を膜厚３００ｎｍ程度成膜する。
続いて、フォトリソグラフィ工程により、ＳｉＯ2膜上に、リッジ導波路パターンを形成する。
続いて、電子線露光工程により、ＳｉＯ2膜上に、回折格子およびリッジ導波路パターンを形成する。
続いて、リッジ導波路を紫外線硬化樹脂などの絶縁体４００で埋め込む。
続いて、上部と下部に電流注入用のＰ型電極１９ｂおよびＮ型電極１２ｂをそれぞれ形成し、端面には必要に応じて高反射膜４０１または無反射膜４０２を設置する（図１０では、無反射膜４０２を設置。）。
以上により、半導体発光レーザ装置１１ｄが作製される。
第５の実施の形態によって、リッジ導波路の側壁に一定の周期に垂直に回折格子が形成されることにより、複数の波長を有する光のうち、この周期に対応する波長を有する光のみを発振させ、増幅作用を起こさせることにより、単一モードの光を出力させることができるＤＦＢレーザとして利用することが可能となる。
その他、層構造などについては、第１，２の実施の形態と同様に様々な形態が可能である。
次に、第６の実施の形態について説明する。
図１１は、第６の実施の形態における半導体発光レーザ装置の斜視模式図である。
第６の実施の形態では、半導体発光レーザ装置３０の量子ドット活性層３３に第２の実施の形態の半導体発光素子１１ａの量子ドット活性層１５ｂを用いた場合の構成である。
半導体発光レーザ装置３０は、Ｎ−ＧａＡｓ基板３１上に、Ｎ型｛ＧａＡｓ／アルミニウム砒素（ＡｌＡｓ）｝多層膜反射鏡３２、量子ドット活性層３３、Ｐ−ＡｌＡｓ電流狭窄層３４、Ｐ型｛ＧａＡｓ／Ａｌ0.9Ｇａ0.1Ａｓ｝多層膜反射鏡３５、Ｐ−ＧａＡｓコンタクト層３６、絶縁体３７、Ｐ型電極３８およびＮ型電極３９が順に形成される。このような半導体発光レーザ装置３０は、例えば、次のようにして形成される。
まず、Ｎ−ＧａＡｓ基板３１上に、ＭＢＥ法によって、Ｎ型｛ＧａＡｓ／ＡｌＡｓ｝多層膜反射鏡３２を形成する。
続いて、Ｎ型｛ＧａＡｓ／ＡｌＡｓ｝多層膜反射鏡３２上に、第２の実施の形態と同様の量子ドット活性層３３を形成する。この時、量子ドット活性層３３の中心に定在波の腹がくるようにするために、量子ドット活性層３３の上下にＧａＡｓ層（不図示）を入れることで調節を行う。
続いて、量子ドット活性層３３上に、ＭＢＥ法により、Ｐ−ＡｌＡｓ電流狭窄層（不図示）を形成する。
続いて、Ｐ−ＡｌＡｓ電流狭窄層（不図示）上に、Ｐ型｛ＧａＡｓ／Ａｌ0.9Ｇａ0.1Ａｓ｝多層膜反射鏡（不図示）を形成する。
続いて、Ｐ型｛ＧａＡｓ／Ａｌ0.9Ｇａ0.1Ａｓ｝多層膜反射鏡（不図示）上に、Ｐ−ＧａＡｓコンタクト層（不図示）を形成する。
続いて、Ｐ−ＧａＡｓコンタクト層（不図示）形成後、通常のフォトリソグラフィ工程により、Ｐ−ＡｌＡｓ電流狭窄層３４、Ｐ型｛ＧａＡｓ／Ａｌ0.9Ｇａ0.1Ａｓ｝多層膜反射鏡３５およびＰ−ＧａＡｓコンタクト層３６を露出させたメサ構造を形成する。
続いて、メサ構造形成後、自然酸化法によるＡｌＡｓを酸化させ電流狭窄構造を形成する。
最後に、メサ構造を紫外線硬化樹脂などの絶縁体３７で埋め込み、上部および下部に電流注入用のＰ型電極３８およびＮ型電極３９を形成する。
以上により、半導体発光レーザ装置３０が作製される。
なお、第１，２の実施の形態と同様の量子ドット活性層３３の層構造には、様々な形態が可能である。
以上、示した実施の形態においては、半導体発光素子を構成する材料として、Ｎ型のＧａＡｓ基板上に形成するＩｎＡｓ／ＡｌＧａＡｓ系化合物半導体とＩｎＰ基板上に形成するＧａＩｎＡｓＰ系化合物半導体およびＡｌＧａＩｎＡｓ系化合物半導体とした。また、その他の半導体レーザ装置を構成することが可能な材料系の組み合わせにおいても同様の効果が得られることは明らかである。そして、基板の導電型もＮ型／Ｐ型基板のみならず、高抵抗基板上に形成することも可能である。また、実施の形態では１回の結晶成長とエッチングによるレーザ装置を形成する例を示したが、埋め込み成長を含む複数の結晶成長によるレーザ装置に適用することも可能である。
（付記１） 量子ドットを有する半導体発光素子において、
半導体基板上に形成された第１の導電型クラッド層と、
前記第１の導電型クラッド層上に形成された第１の障壁層と、
前記第１の障壁層上に形成され、バンドギャップが前記第１の障壁層よりも小さい前記量子ドットと、バンドギャップが前記量子ドットよりも大きく、前記量子ドットの側面を覆う埋め込み層と、を有する量子ドット層と、
前記量子ドット層上に形成され、バンドギャップが前記第１の障壁層よりも小さいＰ型半導体層と、
前記Ｐ型半導体層上に形成され、バンドギャップが前記量子ドットと前記Ｐ型半導体層よりも大きい第２の障壁層と、
前記第２の障壁層上に形成された第２の導電型クラッド層と、
を有することを特徴とする半導体発光素子。
（付記２） 前記半導体基板にガリウム砒素、前記第１，第２の障壁層にガリウム砒素、前記Ｐ型半導体層にＰ型インジウムガリウム砒素、を用いることを特徴とする付記１記載の半導体発光素子。
（付記３） 前記埋め込み層の格子定数が、前記半導体基板よりも大きいことを特徴とする付記１記載の半導体発光素子。
（付記４） Ｐ型インジウムガリウム砒素を用いた前記Ｐ型半導体層のインジウム組成を、前記量子ドット層に近づくに従って、０．２３から０．２６まで変化させることを特徴とする付記２記載の半導体発光素子。
（付記５） 前記埋め込み層に、インジウムガリウム砒素、アルミニウムガリウム砒素またはガリウム砒素を用いることを特徴とする付記１記載の半導体発光素子。
（付記６） 前記半導体基板にインジウムリン、前記第１，第２の障壁層にアルミニウムガリウムインジウム砒素またはインジウムガリウム砒素リン、前記Ｐ型半導体層にＰ型アルミニウムガリウムインジウム砒素またはＰ型インジウムガリウム砒素リン、を用いることを特徴とする付記１記載の半導体発光素子。
（付記７） Ｐ型アルミニウムガリウムインジウム砒素を用いた前記Ｐ型半導体層と、インジウムリンを用いた前記半導体基板と、を格子整合させることを特徴とする付記６記載の半導体発光素子。
（付記８） 前記第１の障壁層上に、交互に積層された前記量子ドット層と、前記Ｐ型半導体層と、前記第２の障壁層と、を有することを特徴とする付記１記載の半導体発光素子。
（付記９） 量子ドットを有する半導体発光素子の製造方法において、
半導体基板上に第１の導電型クラッド層を形成する工程と、
前記第１の導電型クラッド層上に第１の障壁層を形成する工程と、
前記第１の障壁層上に、バンドギャップが前記第１の障壁層よりも小さい前記量子ドットと、バンドギャップが前記量子ドットよりも大きく、前記量子ドットの側面を覆う埋め込み層と、を有する量子ドット層を形成する工程と、
前記量子ドット層上に、バンドギャップが前記第１の障壁層よりも小さいＰ型半導体層を形成する工程と、
前記Ｐ型半導体層上に、バンドギャップが前記量子ドットと前記Ｐ型半導体層よりも大きい第２の障壁層を形成する工程と、
前記第２の障壁層上に第２の導電型クラッド層を形成する工程と、
を有することを特徴とする半導体発光素子の製造方法。
（付記１０） 前記半導体基板にガリウム砒素、前記第１，第２の障壁層にガリウム砒素、前記Ｐ型半導体層にＰ型インジウムガリウム砒素、を用いることを特徴とする付記９記載の半導体発光素子の製造方法。
（付記１１） 前記埋め込み層の格子定数が、前記半導体基板よりも大きいことを特徴とする付記９記載の半導体発光素子の製造方法。
（付記１２） Ｐ型インジウムガリウム砒素を用いた前記Ｐ型半導体層のインジウム組成を、前記量子ドット層に近づくに従って、０．２３から０．２６まで変化させることを特徴とする付記１０記載の半導体発光素子の製造方法。
（付記１３） 前記埋め込み層に、インジウムガリウム砒素、アルミニウムガリウム砒素またはガリウム砒素を用いることを特徴とする付記９記載の半導体発光素子の製造方法。
（付記１４） 前記半導体基板にインジウムリン、前記第１，第２の障壁層にアルミニウムガリウムインジウム砒素またはインジウムガリウム砒素リン、前記Ｐ型半導体層にＰ型アルミニウムガリウムインジウム砒素またはＰ型インジウムガリウム砒素リン、を用いることを特徴とする付記９記載の半導体発光素子の製造方法。
（付記１５） Ｐ型アルミニウムガリウムインジウム砒素を用いた前記Ｐ型半導体層と、インジウムリンを用いた前記半導体基板と、を格子整合させることを特徴とする付記９記載の半導体発光素子の製造方法。
（付記１６） 前記第１の障壁層上に、交互に積層された前記量子ドット層と、前記Ｐ型半導体層と、前記第２の障壁層と、を有することを特徴とする付記９記載の半導体発光素子の製造方法。
（付記１７） 量子ドットを有する半導体発光素子を備える半導体発光装置において、
半導体基板上に形成された第１の導電型クラッド層と、前記第１の導電型クラッド層上に形成された第１の障壁層と、前記第１の障壁層上に形成され、バンドギャップが前記第１の障壁層よりも小さい前記量子ドットと、バンドギャップが前記量子ドットよりも大きく、前記量子ドットの側面を覆う埋め込み層と、を有する量子ドット層と、前記量子ドット層上に形成され、バンドギャップが前記第１の障壁層よりも小さいＰ型半導体層と、前記Ｐ型半導体層上に形成され、バンドギャップが前記量子ドットと前記Ｐ型半導体層よりも大きい第２の障壁層と、前記第２の障壁層上に形成された第２の導電型クラッド層と、を有する半導体発光素子を備えたことを特徴とする半導体発光装置。
半導体発光素子の要部断面模式図である。 第１の実施の形態の半導体発光素子の要部断面模式図である。 図２のＸ−Ｘ’の断面の構造のバンドダイアグラムを説明する模式図である。 図２のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。 第２の実施の形態の半導体発光素子の要部断面模式図である。 第２の実施の形態における半導体発光レーザ装置の斜視模式図である。 第３の実施の形態の半導体発光素子の要部断面模式図である。 図７のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。 第４の実施の形態における半導体発光レーザ装置の斜視模式図である。 第５の実施の形態における半導体発光レーザ装置の斜視模式図である。 第６の実施の形態における半導体発光レーザ装置の斜視模式図である。 従来の半導体発光素子の要部断面模式図（その１）である。 図１２のＸ−Ｘ’の断面の構造のバンドダイアグラムを説明する模式図である。 図１２のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。 従来の半導体発光素子の要部断面模式図（その２）である。 図１５のＸ−Ｘ’の断面の構造のバンドダイアグラムを説明する模式図である。 図１５のＹ−Ｙ’の断面の構造のバンドダイアグラムを説明する模式図である。
符号の説明
１ 半導体発光素子
２ Ｎ型クラッド層
３、８ 障壁層
５ 量子ドット層
５ａ 量子ドット
６ 埋め込み層
７ Ｐ型半導体層
９ Ｐ型クラッド層

Claims (10)

  1. 量子ドットを有する半導体発光素子において、
    半導体基板上に形成された第１の導電型クラッド層と、
    前記第１の導電型クラッド層上に形成された第１の障壁層と、
    前記第１の障壁層上に形成され、バンドギャップが前記第１の障壁層よりも小さい前記量子ドットと、バンドギャップが前記量子ドットよりも大きく、前記量子ドットの側面を覆う埋め込み層と、を有する量子ドット層と、
    前記量子ドット層上に形成され、バンドギャップが前記第１の障壁層よりも小さいＰ型半導体層と、
    前記Ｐ型半導体層上に形成され、バンドギャップが前記量子ドットと前記Ｐ型半導体層よりも大きい第２の障壁層と、
    前記第２の障壁層上に形成された第２の導電型クラッド層と、
    を有することを特徴とする半導体発光素子。
  2. 前記半導体基板にガリウム砒素、前記第１，第２の障壁層にガリウム砒素、前記Ｐ型半導体層にＰ型インジウムガリウム砒素、を用いることを特徴とする請求項１記載の半導体発光素子。
  3. 前記埋め込み層に、インジウムガリウム砒素、アルミニウムガリウム砒素またはガリウム砒素を用いることを特徴とする請求項１記載の半導体発光素子。
  4. 前記半導体基板にインジウムリン、前記第１，第２の障壁層にアルミニウムガリウムインジウム砒素またはインジウムガリウム砒素リン、前記Ｐ型半導体層にＰ型アルミニウムガリウムインジウム砒素またはＰ型インジウムガリウム砒素リン、を用いることを特徴とする請求項１記載の半導体発光素子。
  5. 前記第１の障壁層上に、交互に積層された前記量子ドット層と、前記Ｐ型半導体層と、前記第２の障壁層と、を有することを特徴とする請求項１記載の半導体発光素子。
  6. 量子ドットを有する半導体発光素子の製造方法において、
    半導体基板上に第１の導電型クラッド層を形成する工程と、
    前記第１の導電型クラッド層上に第１の障壁層を形成する工程と、
    前記第１の障壁層上に、バンドギャップが前記第１の障壁層よりも小さい前記量子ドットと、バンドギャップが前記量子ドットよりも大きく、前記量子ドットの側面を覆う埋め込み層と、を有する量子ドット層を形成する工程と、
    前記量子ドット層上に、バンドギャップが前記第１の障壁層よりも小さいＰ型半導体層を形成する工程と、
    前記Ｐ型半導体層上に、バンドギャップが前記量子ドットと前記Ｐ型半導体層よりも大きい第２の障壁層を形成する工程と、
    前記第２の障壁層上に第２の導電型クラッド層を形成する工程と、
    を有することを特徴とする半導体発光素子の製造方法。
  7. 前記半導体基板にガリウム砒素、前記第１，第２の障壁層にガリウム砒素、前記Ｐ型半導体層にＰ型インジウムガリウム砒素、を用いることを特徴とする請求項６記載の半導体発光素子の製造方法。
  8. 前記半導体基板にインジウムリン、前記第１，第２の障壁層にアルミニウムガリウムインジウム砒素またはインジウムガリウム砒素リン、前記Ｐ型半導体層にＰ型アルミニウムガリウムインジウム砒素またはＰ型インジウムガリウム砒素リン、を用いることを特徴とする請求項６記載の半導体発光素子の製造方法。
  9. 前記第１の障壁層上に、交互に積層された前記量子ドット層と、前記Ｐ型半導体層と、前記第２の障壁層と、を有することを特徴とする請求項６記載の半導体発光素子の製造方法。
  10. 量子ドットを有する半導体発光素子を備える半導体発光装置において、
    半導体基板上に形成された第１の導電型クラッド層と、前記第１の導電型クラッド層上に形成された第１の障壁層と、前記第１の障壁層上に形成され、バンドギャップが前記第１の障壁層よりも小さい前記量子ドットと、バンドギャップが前記量子ドットよりも大きく、前記量子ドットの側面を覆う埋め込み層と、を有する量子ドット層と、前記量子ドット層上に形成され、バンドギャップが前記第１の障壁層よりも小さいＰ型半導体層と、前記Ｐ型半導体層上に形成され、バンドギャップが前記量子ドットと前記Ｐ型半導体層よりも大きい第２の障壁層と、前記第２の障壁層上に形成された第２の導電型クラッド層と、を有する半導体発光素子を備えたことを特徴とする半導体発光装置。

JP2006221668A 2006-08-15 2006-08-15 半導体発光素子、その製造方法および半導体発光装置 Active JP4937673B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006221668A JP4937673B2 (ja) 2006-08-15 2006-08-15 半導体発光素子、その製造方法および半導体発光装置
US11/889,364 US20080042122A1 (en) 2006-08-15 2007-08-13 Semiconductor light emitting element, method of manufacturing the same and semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006221668A JP4937673B2 (ja) 2006-08-15 2006-08-15 半導体発光素子、その製造方法および半導体発光装置

Publications (2)

Publication Number Publication Date
JP2008047684A true JP2008047684A (ja) 2008-02-28
JP4937673B2 JP4937673B2 (ja) 2012-05-23

Family

ID=39100542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221668A Active JP4937673B2 (ja) 2006-08-15 2006-08-15 半導体発光素子、その製造方法および半導体発光装置

Country Status (2)

Country Link
US (1) US20080042122A1 (ja)
JP (1) JP4937673B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116153A1 (ja) * 2008-03-19 2009-09-24 富士通株式会社 半導体発光素子及びその製造方法
JP2012099698A (ja) * 2010-11-04 2012-05-24 Fujitsu Ltd 光半導体素子及びその製造方法
JP2013016539A (ja) * 2011-06-30 2013-01-24 Fujitsu Ltd 半導体光増幅器及び光通信システム
JP2013197301A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 光半導体素子及び光半導体素子の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320641B2 (en) * 2004-10-28 2012-11-27 DigitalOptics Corporation Europe Limited Method and apparatus for red-eye detection using preview or other reference images
WO2010089892A1 (ja) * 2009-02-09 2010-08-12 トヨタ自動車株式会社 太陽電池
CN103779463A (zh) * 2014-01-28 2014-05-07 苏州强明光电有限公司 一种自旋光电子器件及其自旋注入方法
CN104701431B (zh) * 2014-11-27 2017-03-29 厦门市三安光电科技有限公司 一种发光二极管的外延结构及其制作方法
CN107394017B (zh) * 2017-07-31 2019-02-05 天津三安光电有限公司 发光二极管及其制备方法
US20210408324A1 (en) * 2020-06-26 2021-12-30 Board Of Regents, The University Of Texas System Enhanced room temperature mid-ir leds with integrated semiconductor 'metals'
CN114137660B (zh) * 2021-11-29 2023-03-21 中国科学院上海微***与信息技术研究所 一种混合集成光量子芯片的制备方法及其结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148682A (ja) * 1995-11-20 1997-06-06 Furukawa Electric Co Ltd:The 半導体光素子
JPH11326964A (ja) * 1998-05-19 1999-11-26 Fujitsu Ltd 波長変換装置
JP2000012961A (ja) * 1998-06-23 2000-01-14 Fujitsu Ltd 半導体レーザ
JP2000196065A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 量子ドットを備えた素子
JP2002134841A (ja) * 2000-10-25 2002-05-10 Nec Corp 量子ドット半導体レーザ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126803A (en) * 1991-03-11 1992-06-30 The Boeing Company Broadband quantum well LED
JP2002184970A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置
JP5023419B2 (ja) * 2001-07-10 2012-09-12 日本電気株式会社 半導体量子ドット・デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148682A (ja) * 1995-11-20 1997-06-06 Furukawa Electric Co Ltd:The 半導体光素子
JPH11326964A (ja) * 1998-05-19 1999-11-26 Fujitsu Ltd 波長変換装置
JP2000012961A (ja) * 1998-06-23 2000-01-14 Fujitsu Ltd 半導体レーザ
JP2000196065A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 量子ドットを備えた素子
JP2002134841A (ja) * 2000-10-25 2002-05-10 Nec Corp 量子ドット半導体レーザ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116153A1 (ja) * 2008-03-19 2009-09-24 富士通株式会社 半導体発光素子及びその製造方法
US8304757B2 (en) 2008-03-19 2012-11-06 Fujitsu Limited Semiconductor light-emitting device, optical module, transmitter, and optical communication system
JP2012099698A (ja) * 2010-11-04 2012-05-24 Fujitsu Ltd 光半導体素子及びその製造方法
JP2013016539A (ja) * 2011-06-30 2013-01-24 Fujitsu Ltd 半導体光増幅器及び光通信システム
JP2013197301A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 光半導体素子及び光半導体素子の製造方法

Also Published As

Publication number Publication date
US20080042122A1 (en) 2008-02-21
JP4937673B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
JP4937673B2 (ja) 半導体発光素子、その製造方法および半導体発光装置
US20070195847A1 (en) Semiconductor laser diode and integrated semiconductor optical waveguide device
JP5026905B2 (ja) 半導体発光素子及びその製造方法
JP4983790B2 (ja) 光半導体装置とその製造方法
JP2006286902A (ja) 半導体レーザ及びその製造方法
US8716044B2 (en) Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method
JP2000216492A (ja) 半導体光素子、その製造方法及び半導体光学装置
US8304757B2 (en) Semiconductor light-emitting device, optical module, transmitter, and optical communication system
JP2014508420A5 (ja)
JP6084428B2 (ja) 半導体光集積素子及びその製造方法
US6546033B2 (en) InGaAsP semiconductor laser device in which near-edge portions are filled with non-absorbent layer, and lower optical waveguide layer includes InGaP intermediate layer
JP2005051124A (ja) 面発光型半導体素子
JP5137658B2 (ja) 長波長帯域面発光レーザ素子
JP2011134967A (ja) 半導体発光素子
JP4345673B2 (ja) 半導体レーザ
JP2002111125A (ja) 分布帰還型半導体レーザ
JP2010135506A (ja) 半導体装置
JP2009076640A (ja) 半導体発光素子
JP2007005642A (ja) 半導体発光素子
JP2003332695A (ja) ひずみ補償長波長半導体発光素子
CN114039275A (zh) 脊型波导高功率半导体激光器芯片及其制备方法
JP2006059870A (ja) 半導体レーザ素子およびこれを用いた半導体レーザアレイ、並びに半導体レーザ素子の製造方法
JP2008282975A (ja) 半導体光素子
JP2010109237A (ja) 光位相制御素子および半導体発光素子
WO2004023614A1 (ja) 半導体発光素子および半導体発光素子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4937673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250