KR20050036336A - 테스트용 클럭신호 발생장치 - Google Patents

Abstract

외부의 환경에 거의 영향을 받지 않고, 집적소자의 내부에서 발생한 클럭신호의 동작특성을 정확하게 측정한다.

집적소자의 내부에 구비되는 클럭 발생기가 입력 클럭신호에 동기되게 출력 클럭신호를 발생하고, 테스트 제어신호에 따라 선택 분주기가 상기 입력 클럭신호 또는 출력 클럭신호를 선택하고 선택한 클럭신호를 분주 코드신호에 따라 분주하여 집적소자의 외부에 테스트용 클럭신호로 출력하며, 선택 분주기는, 테스트 제어신호에 따라 클럭신호 스위칭부가 상기 입력 클럭신호 또는 출력 클럭신호를 선택하고, 상기 클럭신호 스위칭부에서 선택된 클럭신호를 분주기가 분주 코드신호의 값에 따라 분주하여 집적소자의 외부에 테스트용 클럭신호로 출력하며, 상기 클럭신호 스위칭부는, 상기 테스트 제어신호에 따라 상기 입력 클럭신호를 통과시켜 상기 분주기로 입력시키는 제 1 스위치와, 상기 테스트 제어신호를 반전시키는 인버터와, 상기 인버터에서 반전된 테스트 제어신호에 따라 상기 출력 클럭신호를 통과시켜 상기 분주기로 입력시키는 제 2 스위치로 구성된다.

Description

테스트용 클럭신호 발생장치{Apparatus for generating test clock signal}

본 발명은 VLSI(Very Large Scale Integration) 등과 같은 집적소자 내에 내장되어 그 집적소자가 일정한 속도로 동작되도록 하는 클럭신호의 동작특성을 테스트하기 위한 테스트 클럭신호를 발생하는 테스트용 클럭신호 발생장치에 관한 것이다.

일반적으로 VLSI 등과 같은 집적소자는 PLL(Phase Locked Loop) 회로, DLL(Delay Locked Loop) 회로 또는 주파수 신데사이저(Frequency Synthesizer) 등과 같이 소정의 클럭신호를 발생하는 클럭 발생기를 구비하고, 그 클럭 발생기에서 발생하는 클럭신호에 따라 집적소자가 일정한 속도로 동작하도록 하고 있다.

그리고 집적소자의 제조 기술이 발전됨에 따라 그 집적소자를 동작시키기 위한 클럭신호의 주파수도 점점 높아지게 되었으며, 그 클럭신호를 발생하는 클럭 발생기의 동작특성도 매우 중요하게 되었다. 그러므로 집적소자를 제조할 경우에 그 집적소자 내에 구비된 클럭 발생기에서 생성되는 클럭신호의 동작특성을 테스트하고 있다.

클럭신호의 동작특성을 테스트하기 위하여 종래에는 집적소자에서 외부로 클럭신호를 출력하고, 그 출력하는 클럭신호를 오실로스코프 등과 같은 측정기기로 클럭신호의 동작특성을 측정하였다.

그러나 클럭신호의 주파수가 매우 높으므로 외부에서 클럭신호를 입력받는 회로부의 보드(board)의 동작특성 및 외부에 기생하는 인덕턴스 및 커패시턴스 등의 외부 환경에 매우 민감하게 변동되어 클럭신호의 동작특성을 정확하게 측정하는데 한계가 있었다.

본 발명의 목적은 외부의 환경에 거의 영향을 받지 않고, 집적소자의 내부에서 발생한 클럭신호의 동작특성을 정확하게 측정할 수 있는 테스트용 클럭신호 발생장치를 제공하는데 있다.

본 발명의 다른 목적은 집적소자 내부의 클럭 발생기에서 발생된 클럭신호와, 클럭 발생기에서 클럭신호가 발생되도록 그 클럭 발생기에 입력시키는 클럭신호를 선택적으로 외부로 출력하여 클럭 발생기에서 발생되는 클럭신호의 동작특성을 보다 정확하게 측정할 수 있도록 하는 테스트용 클럭신호 발생장치를 제공하는데 있다.

이러한 목적을 가지는 본 발명의 테스트용 클럭신호 발생장치는, 클럭 발생기에서 발생되는 초고주파수의 클럭신호를 분주한 후 집적소자의 외부에 테스트용 클럭신호로 출력함으로써 초고주파수의 클럭신호를 낮은 주파수로 변환하여 외부환경에 영향을 받지 않고, 클럭신호의 특성을 정확하게 테스트할 수 있다.

또한 집적소자의 외부로 출력하는 테스트용 클럭신호의 특성이 집적소자의 내부에서 분주될 때 변화될 수 있다. 그러므로 본 발명에서는 클럭 발생기로 입력되는 입력 클럭신호와 클럭 발생기에서 출력되는 출력 클럭신호를 선택적으로 분주한 후 외부에 테스트용 클럭신호로 출력하여 클럭신호의 특성이 집적소자 내부의 분주기로 인한 것인지 또는 클럭 발생기의 자체 특성으로 인한 것인지의 여부를 판단할 수 있도록 한다.

그러므로 본 발명의 테스트용 클럭신호 발생장치에 따르면, 집적소자의 내부에 구비되는 클럭 발생기가 입력 클럭신호에 동기되게 출력 클럭신호를 발생하고, 테스트 제어신호에 따라 선택 분주기가 상기 입력 클럭신호 또는 출력 클럭신호를 선택하고 선택한 클럭신호를 분주 코드신호에 따라 분주하여 집적소자의 외부에 테스트용 클럭신호로 출력하는 것을 특징으로 한다.

상기 선택 분주기는, 테스트 제어신호에 따라 클럭신호 스위칭부가 상기 입력 클럭신호 또는 출력 클럭신호를 선택하고, 상기 클럭신호 스위칭부에서 선택된 클럭신호를 분주기가 분주 코드신호의 값에 따라 분주하여 집적소자의 외부에 테스트용 클럭신호로 출력하며, 상기 클럭신호 스위칭부는, 상기 테스트 제어신호에 따라 상기 입력 클럭신호를 통과시켜 상기 분주기로 입력시키는 제 1 스위치와, 상기 테스트 제어신호를 반전시키는 인버터와, 상기 인버터에서 반전된 테스트 제어신호에 따라 상기 출력 클럭신호를 통과시켜 상기 분주기로 입력시키는 제 2 스위치로 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 테스트용 클럭신호 발생장치를 상세히 설명한다.

도 1은 본 발명의 테스트용 클럭신호 발생장치의 구성을 보인 블록도이다. 여기서, 부호 100은 소정 주파수의 출력 클럭신호(OUTCLK)를 발생하는 클럭 발생기이다. 상기 클럭 발생기(100)는, PLL 회로, DLL 회로 또는 주파수 신데사이저 등으로 이루어지는 것으로서 입력 클럭신호(INCLK)의 위상을, 상기 클럭 발생기(100)에서 출력되어 지연기 등의 궤환회로(도면에 도시되지 않았음)를 통해 궤환되는 기준 클럭신호(REFCLK)의 위상과 비교하면서 그 입력 클럭신호(INCLK)와 동기되는 소정 주파수의 출력 클럭신호(OUTCLK)를 발생한다.

부호 110은 상기 입력 클럭신호(INCLK) 및 출력 클럭신호(OUTCLK)를 선택하여 분주 출력하는 선택 분주기이다. 상기 선택 분주기(110)는, 테스트 제어신호(TESTCTL)에 따라 입력 클럭신호(INCLK) 또는 출력 클럭신호(OUTCLK)를 선택하고 선택한 클럭신호를 분주 코드신호(DIVCD)에 따라 분주하여 집적소자의 외부로 테스트용 클럭신호(TESTCLK)를 출력한다.

도 2는 도 1의 선택 분주기의 구성을 보인 회로도이다. 여기서, 부호 200은 클럭신호 스위칭부이다. 상기 클럭신호 스위칭부(200)는, 상기 테스트 제어신호(TESTCTL)에 따라 상기 입력 클럭신호(INCLK)를 통과시키는 제 1 스위치(201)와, 상기 테스트 제어신호(TESTCTL)를 반전시키는 인버터(203)와, 상기 인버터(203)에서 반전된 테스트 제어신호(TESTCTL)에 따라 상기 출력 클럭신호(OUTCLK)를 통과시키는 제 2 스위치(205)를 구비한다.

부호 210은 상기 클럭신호 스위칭부(200)에서 선택적으로 출력되는 입력 클럭신호(INCLK) 또는 출력 클럭신호(OUTCLK)를 상기 분주 코드신호(DIVCD)의 값에 따라 분주하여 테스트용 클럭신호(TESTCLK)로 출력하는 분주기이다.

이와 같이 구성된 본 발명의 테스트용 클럭신호 발생장치는 입력 클럭신호(INCLK)에 따라 클럭 발생기(100)가 소정 주파수의 출력 클럭신호(OUTCLK)를 발생하여 출력하고, 그 출력 클럭신호(OUTCLK)는 궤환회로를 통해 클럭 발생기(100)에 기준 클럭신호(REFCLK)로 궤환 입력되어 클럭 발생기(100)는 입력 클럭신호(INCLK)와 기준 클럭신호(REFCLK)의 위상을 비교하면서 그 입력 클럭신호(INCLK)에 동기되게 출력 클럭신호(CLK)를 발생하게 된다.

그리고 상기 입력 클럭신호(INCLK)와, 클럭 발생기(100)에서 발생된 출력 클럭신호(OUTCLK)는 선택 분주기(110)의 클럭신호 스위칭부(200)로 입력된다.

여기서, 출력 클럭신호(OUTCLK)를 외부로 출력하여 테스트할 경우에 테스트 제어신호(TESTCTL)가 저전위로 입력되고, 인버터(203)를 통해 고전위로 반전된 후 제 2 스위치(205)의 제어단자에 인가되어 그가 접속된다.

그러면, 상기 출력 클럭신호(OUTCLK)가 제 2 스위치(205)를 통해 분주기(210)로 입력되는 것으로서 분주기(210)는 분주 코드신호(DIVCD)의 값에 따라 상기 출력 클럭신호(OUTCLK)를 분주한 후 외부에 테스트용 클럭신호(TESTCLK)로 출력하게 된다.

그리고 입력 클럭신호(INCLK)를 외부로 출력하여 테스트할 경우에 테스트 제어신호(TESTCTL)가 고전위로 입력되고, 그 고전위의 테스트 제어신호(TESTCTL)가 제 1 스위치(201)의 제어단자에 인가되어 그가 접속된다.

그러면, 상기 입력 클럭신호(INCLK)가 제 1 스위치(201)를 통해 분주기(210)로 입력되는 것으로서 분주기(210)는 분주 코드신호(DIVCD)의 값에 따라 상기 입력 클럭신호(INCLK)를 분주한 후 외부에 테스트용 클럭신호(TESTCLK)로 출력하게 된다.

이와 같이 분주기(210)에서 분주되어 외부로 출력되는 테스트용 클럭신호(TESTCLK)는 오실로스코프 등의 측정기기로 측정하여 동작특성을 테스트할 수 있다.

한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

이상에서 설명한 바와 같이 본 발명은 출력 클럭신호(OUTCLK)를 분주하여 주파수를 낮춘 후 외부로 출력하여 동작특성을 테스트하므로 집적소자의 외부환경에 거의 영향을 받지 않고, 동작특성을 정확하게 테스트할 수 있고, 또한 입력 클럭신호(INCLK)와 출력 클럭신호(OUTCLK)를 선택적으로 분주기(210)에서 분주하여 테스트용 클럭신호(TESTCLK)로 출력하므로 출력 클럭신호(OUTCLK)의 동작특성이 나쁠 경우에 클럭 발생기(100)의 동작특성으로 인한 것인지 또는 분주기(210)의 동작 특성으로 인한 것인지의 여부를 정확하게 판단할 수 있으며, 이로 인하여 초고주파수로 동작하는 집적소자를 설계 및 제작할 경우에 그 집적소자의 동작속도를 정확하게 예측하고, 보완 작업을 할 수 있는 등의 효과가 있다.

도 1은 본 발명의 테스트용 클럭신호 발생장치의 구성을 보인 블록도.

도 2는 도 1의 선택 분주기의 구성을 보인 회로도.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 클럭 발생기 110 : 선택 분주기

200 : 클럭신호 스위칭부 201 : 제 1 스위치

203 : 인버터 205 : 제 2 스위치

210 : 분주기 INCLK : 입력 클럭신호

OUTCLK : 출력 클럭신호 REFCLK : 기준 클럭신호

TESTCLK : 테스트용 클럭신호 TESTCTL : 테스트 제어신호

DIVCD : 분주 코드신호

Claims (3)

1. 집적소자의 내부에 구비되고, 입력 클럭신호에 동기되게 출력 클럭신호를 발생하는 클럭 발생기; 및

   집적소자의 내부에 구비되어, 테스트 제어신호에 따라 상기 입력 클럭신호 또는 출력 클럭신호를 선택하고 선택한 클럭신호를 분주 코드신호에 따라 분주하여 집적소자의 외부에 테스트용 클럭신호로 출력하는 선택 분주기로 이루어진 테스트용 클럭신호 발생장치.
2. 제 1 항에 있어서, 상기 선택 분주기는;

   테스트 제어신호에 따라 상기 입력 클럭신호 또는 출력 클럭신호를 선택하는 클럭신호 스위칭부; 및

   상기 클럭신호 스위칭부에서 선택된 클럭신호를 분주 코드신호의 값에 따라 분주하여 집적소자의 외부에 테스트용 클럭신호로 출력하는 분주기로 구성됨을 특징으로 하는 테스트용 클럭신호 발생장치.
3. 제 2 항에 있어서, 상기 클럭신호 스위칭부는;

   상기 테스트 제어신호에 따라 상기 입력 클럭신호를 통과시켜 상기 분주기로 입력시키는 제 1 스위치;

   상기 테스트 제어신호를 반전시키는 인버터; 및

   상기 인버터에서 반전된 테스트 제어신호에 따라 상기 출력 클럭신호를 통과시켜 상기 분주기로 입력시키는 제 2 스위치로 구성됨을 특징으로 하는 테스트용 클럭신호 발생장치.