JP2008016871A - Cof用フレキシブルプリント配線板およびその製造方法 - Google Patents

Cof用フレキシブルプリント配線板およびその製造方法 Download PDF

Info

Publication number
JP2008016871A
JP2008016871A JP2007257902A JP2007257902A JP2008016871A JP 2008016871 A JP2008016871 A JP 2008016871A JP 2007257902 A JP2007257902 A JP 2007257902A JP 2007257902 A JP2007257902 A JP 2007257902A JP 2008016871 A JP2008016871 A JP 2008016871A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
cof
release
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007257902A
Other languages
English (en)
Inventor
Masaru Sakata
賢 坂田
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2007257902A priority Critical patent/JP2008016871A/ja
Publication of JP2008016871A publication Critical patent/JP2008016871A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

【解決手段】本発明の半導体チップが実装される側とは反対側の面上に、シラザン化合物を含有する離型剤、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層が設けられている絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンとを有してなり、該絶縁層が、導電層の表面に塗布されたポリアミド前駆体の硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、100〜200℃の温度で1〜120分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴としている。
【効果】本発明によれば、ボンディングツールの先端の汚染を防止しつつ、絶縁層裏面から半導体チップを実装することができる。
【選択図】図3

Description

本発明は、ICあるいはLSIなどの電子部品を実装するCOFフィルムキャリアテープ、COF用フレキシブルプリント回路(FPC)などのフレキシブルプリント配線板及びその製造方法ならびに半導体装置に関する。
エレクトロニクス産業の発達に伴い、IC(集積回路)、LSI(大規模集積回路)等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではTAB(Tape Automated Bonding)テープ、T−BGA(Ball Grid Array)テープ、ASICテープ、FPC(フレキシブルプリント回路)等の電子部品実装用フィルムキャリアテープを用いた実装方式が採用されている。特に、パーソナルコンピュータ、携帯電話等のように、高精細化、薄型化、液晶画面の額縁面積の狭小化が要望されている液晶表示素子(LCD)を使用する電子産業において、その重要性が高まっている。
また、より小さいスペースで、より高密度の実装を行う実装方法として、裸のICチップをフレキシブルプリント配線板上に直接搭載するCOF(チップ・オン・フィルム)が実用化されている。
このCOFに用いられるフレキシブルプリント配線板はデバイスホールを具備しないので、導体層と絶縁層とが予め積層された積層フィルムが用いられ、ICチップの配線パターン上への直接搭載の際には、例えば、絶縁層を透過して視認されるインナーリードや位置決めマークを介して位置決めを行い、その状態で加熱ツールによりICチップと、配線パターン、すなわちインナーリードとの接合が行われる(例えば、特許文献1等参照)。
特開2002−289651号公報(図4〜図6、段落[0004]、[0005]等)
このような半導体チップの実装は、絶縁層が加熱ツールに直接接触した状態で行われるが、この状態で加熱ツールによりかなり高温に加熱されるので、絶縁層が加熱ツールに融着する現象が生じ、製造装置の停止の原因となり、また、テープの変形が生じるという問題がある。また、加熱ツールと融着した場合には、加熱ツールに汚れが発生し、信頼性、生産性を阻害するという問題があった。
このような加熱ツールの融着は、デバイスホールのないCOFフィルムキャリアテープやCOF用FPCへの半導体チップの実装の際に問題となる。
本発明は、このような事情に鑑み、絶縁層が加熱ツールに熱融着することがなく、半導体チップ実装ラインの信頼性及び生産性を向上させるCOF用フレキシブルプリント配線板及びその製造方法を提供することを課題とする。
本発明のCOF用フレキシブルプリント配線板は、半導体チップが実装される側とは反対側の面上に、シラザン化合物を含有する離型剤、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層が設けられている絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンとを有してなり、該絶縁層が、導電層の表面に塗布されたポリアミド前駆体の硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、100〜200℃の温度で1〜120分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴としている。
本発明のCOF用フレキシブルプリント配線板は、半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層が設けられている絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンとを有してなり、該絶縁層が、導電層の表面に塗布されたポリアミド前駆体の硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、100〜200℃の温度で1〜120分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴としている。
本発明のCOF用フレキシブルプリント配線板の製造法は、半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層を有する絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程とを有し、該絶縁層が、離型層が、導電層の表面にポリアミド前駆体を塗布して硬化させた硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、100〜200℃の温度で1〜120分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴としている。
本発明のCOF用フレキシブルプリント配線板の製造法は、半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層を有する絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程とを有し、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、50〜200℃の温度で1〜120分間加熱して離型層を形成する工程を具備することを特徴としている。
本発明の半導体装置は、上記のCOF用フレキシブルプリント配線板に電子部品が実装されてなる。
本発明によれば、半導体チップ実装時に、加熱ツールが離型層と接触するので、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
本発明のCOFフィルムキャリアテープやCOF用FPCなどのCOF用フレキシブルプリント配線板は、特定のシリコーン系化合物からなる離型層を設けることにより、半導体チップ実装時に加熱ツールと絶縁層とが熱融着するのを防止することができ、半導体チップ実装ラインの信頼性及び生産性を向上させるという効果を奏する。
本発明のCOFフィルムキャリアテープやCOF用FPCなどのCOF用フレキシブルプリント配線板は、導体層と絶縁層とを有する。かかるCOF用フレキシブルプリント配線板に用いられる導体層と絶縁層との積層フィルムとしては、ポリイミドフィルムなどの絶縁フィルムにニッケルなどの密着強化層をスパッタした後、銅メッキを施した積層フィルムを挙げることができる。また、積層フィルムとしては、銅箔にポリイミドフィルムを塗布法により積層したキャスティングタイプや、銅箔に熱可塑性樹脂・熱硬化性樹脂などを介し絶縁フィルムを熱圧着した熱圧着タイプの積層フィルムを挙げることができる。本発明では、何れを用いてもよい。
本発明のCOF用フレキシブルプリント配線板並びに本発明方法で製造されるCOF用フレキシブルプリント配線板は、上述した積層フィルムの導体層とは反対側の絶縁層に離型層を設けたものである。かかる離型層は、半導体チップの実装時に加熱ツールと密着しないような離型性を有しており且つこのような加熱により熱融着しない材料で形成されていればよく、有機材料でも無機材料でもよい。例えば、シリコーン系離型剤、エポキシ系離型剤、フッ素系離型剤などを用いるのが好ましい。
このような離型層は、シリコーン系化合物、エポキシ系化合物又はフッ素系化合物からなるのが好ましいが、特に、シリコーン系化合物からなるもの、すなわち、シロキサン結合(Si−O−Si結合)を有する化合物を形成するものがよい。シリコーン系化合物からなる離型層は、比較的容易に形成でき、半導体装置実装面に転写したとしても、半導体チップ実装後のモールド樹脂の接着性に悪影響を起こし難いからである。
ここで、シリコーン系化合物、すなわち、シロキサン結合を有する化合物からなる離型層を形成する離型剤としては、シリコーン系離型剤を挙げることができ、具体的には、ジシロキサン、トリシロキサンなどのシロキサン化合物から選択される少なくとも一種を含有するものである。
また、好ましい離型剤としては、塗布後反応によりシリコーン系化合物に変化する化合物、すなわち、モノシラン、ジシラン、トリシランなどのシラン化合物、又はシリカゾル系化合物等を含む離型剤を用いるのが好ましい。
さらに、特に好ましい離型剤としては、シラン化合物の一種であるアルコキシシラン化合物や、シロキサン結合の前駆体であるSi−NH−Si構造を有する、ヘキサメチルジ
シラザン、ペルヒドロポリシラザンなどのシラザン化合物を含有する離型剤を挙げることができる。これらは、塗布することにより、又は塗布後空気中の水分等と反応することにより、シロキサン結合を有する化合物となるが、例えば、シラザン化合物については、Si−NH−Si構造が残存している状態であってもよい。
このように、離型剤を塗布した後、反応により変化して形成されたシリコーン系化合物からなる離型層が特に好ましい。
このような各種離型剤は、一般的には溶剤として有機溶剤を含有しているが、水溶液タイプのもの又はエマルジョンタイプのものを用いてもよい。
具体例としては、ジメチルシロキサンを主成分とするシリコーン系オイル、メチルトリ(メチルエチルケトオキシム)シラン、トルエン、リグロインを成分とするシリコーン系レジンSR2411(商品名:東レ・ダウコーニング・シリコーン社製)、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンSEPA−COAT(商品名:信越化学工業社製)などを挙げることができる。また、シラン化合物を含有するコルコートSP−2014S(商品名:コルコート株式会社製)などを挙げることができる。さらに、シリカゾルを含有する離型剤としては、コルコートP、N−103X(商品名:コルコート株式会社製)などを挙げることができる。なお、シリカゾルに含まれるシリカの粒子径は、例えば、0.005〜0.008μm[50〜80Å(オングストローム)]である。
ここで、半導体チップの実装時に加熱ツールと密着しないという離型性を有しており且つこのような加熱により熱融着しないという効果の点では、シラザン化合物を含有する離型剤でシリコーン系化合物からなる離型層を設けるのが特に好ましい。このようなシラザン化合物を含有する離型剤の一例としては、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンSEPA−COAT(商品名:信越化学工業社製)を挙げることができる。
かかる離型層の形成方法は特に限定されず、離型剤又はその溶液をスプレー、ディッピング、又はローラー塗布などにより塗布してもよいし、基材フィルムに形成された離型層を転写するようにしてもよい。また、何れの場合にも、絶縁層と離型層との間の剥離を防止するために、加熱処理等により両者の間の接合力を高めるようにしてもよい。また、離型層は、必ずしも全体的に均一に設けられている必要はなく、間隔をおいて島状に設けられていてもよい。例えば、COFフィルムキャリアテープに転写する場合には、後述するスプロケットホールの間の領域、あるいは後工程にて半導体チップ(IC)を実装する領域に対応して連続的に又は間欠的な島状に設けられていてもよい。
また、離型層は、半導体実装時までに設けられていればよいので、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設けてあってもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
例えば、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設ける場合などは、転写法を用いるのが好ましい。また、導体層をパターニングした後設ける場合には、塗布法を用いるのが好ましいが、勿論これに限定されず、導体層のパターニング前の初期の段階で塗布法により設けてもよいし、導体層のパターニング後に転写法により設けるようにしてもよい。
本発明の一製造方法では、離型層は、フォトリソグラフィー後、半導体実装時までに設けられていればよい。これは、フォトレジスト層の剥離液等により離型層が溶解する虞があるためであり、導体層をエッチング後、配線パターン用レジストマスクを除去後設けるようにするのが好ましい。すなわち、レジストマスクを除去後、スズメッキを施した後の工程、または、レジストマスクを除去後、ソルダーレジスト層を設け、リード電極にメッキを施した後の工程等に設けるのが好ましい。また、このような離型層は、離型剤の溶液を塗布し、自然乾燥により形成するようにしてもよいが、接合強度を高めるために加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を50〜200℃、好ましくは、100〜200℃とし、加熱時間を1分〜120分、好ましくは、30分〜120分とするのがよい。
また、本発明の他の製造方法では、離型層は、基材である転写用フィルムに形成された離型層を絶縁層の導体層とは反対側、すなわち、半導体チップ(IC)を実装する側とは反対側の面上に転写するようにする。ここで、転写条件としては、例えば、加熱温度を15〜200℃とし、ローラー又はプレスによる荷重を5〜50kg/cm2とし、処理時間を0.1秒〜2時間とするのがよい。さらに、絶縁層と離型層との間の剥離を防止するために、転写後、加熱処理等により両者の間の接合力を高めるようにしてもよい。このときの加熱条件としては、例えば、加熱温度を50〜200℃、好ましくは、100〜200℃とし、加熱時間を1分〜120分、好ましくは、30分〜120分とするのがよい。
かかる転写法では離型層は、半導体実装時までに設けられていればよいので、導体層を設けていない絶縁層に予め設けてもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
例えば、導体層を設けていない絶縁層に予め設ける場合などは、転写法を行うのに好適である。また、製造工程の初期段階で転写法により離型層を設ける場合、離型層が形成された基材フィルムを剥がさないで補強フィルムとして使用し、最終工程で基材フィルムを剥がすようにしてもよい。
本発明のCOF用フレキシブルプリント配線板は、半導体チップを実装して用いられる。この際、実装方法は特に限定されないが、例えば、チップステージ上に載置された半導体チップ上にCOF用フレキシブルプリント配線板を位置決め配置し、加熱ツールをCOF用フレキシブルプリント配線板に押しあてて半導体チップを実装する。この際に、加熱ツールは、最低でも200℃以上、場合によっては350℃以上に加熱されるが、絶縁層上に離型層が形成されているので、両者の間に熱融着が生じる虞がないという効果を奏する。
次に本発明のCOFフィルムキャリアテープを例にして、本発明の一実施形態に係るCOF用フレキシブルプリント配線板の一例である本発明をさらに詳細に説明する。なお、以下の実施形態ではCOFフィルムキャリアテープを例にとって説明するが、COF用FPCについても同様に実施できることはいうまでもない。
図1には、一実施形態に係るCOFフィルムキャリアテープ20を示す。
図1(a)、(b)に示すように、本実施形態のCOFフィルムキャリアテープ20は、銅層からなる導体層11とポリイミドフィルムからなる絶縁層12とからなるCOF用積層フィルムを用いて製造されたものであり、導体層11をパターニングした配線パターン21と、配線パターン21の幅方向両側に設けられたスプロケットホール22とを有する。また、配線パターン21は、絶縁層12の表面に連続的に設けられている。さらに、配線パターン21上には、ソルダーレジスト材料塗布溶液をスクリーン印刷法にて塗布して形成したソルダーレジスト層23を有する。なお、配線パターンは、絶縁層の両面に形成されていてもよく(2-metal COFフィルムキャリアテープ)、この場合には、加熱ツールが接触する領域のみに離型剤を塗布、あるいは転写用離型層を転写することで、離型層を形成すればよい。
ここで、導体層11としては、銅の他、アルミニウム、金、銀などを使用することもできるが、銅層が一般的である。また、銅層としては、蒸着やメッキで形成した銅層、電解銅箔、圧延銅箔など何れも使用することができる。導体層11の厚さは、一般的には、1〜70μmであり、好ましくは、5〜35μmである。
一方、絶縁層12としては、ポリイミドの他、ポリエステル、ポリアミド、ポリエーテルサルホン、液晶ポリマーなどを用いることができるが、ピロメリット酸2無水物と4,4‘−ジアミノジフェニルエーテルの重合によって得られる全芳香族ポリイミドを用いるのが好ましい。なお、絶縁層12の厚さは、一般的には、12.5〜125μmであり、好ましくは、12.5〜75μm、さらに好ましくは12.5〜50μmである。
ここで、COF用積層フィルムは、例えば、銅箔からなる導体層11上に、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層を形成し、溶剤を乾燥させて巻き取り、次いで、酸素をパージしたキュア炉内で熱処理し、イミド化して絶縁層12とすることにより形成されるが、勿論、これに限定されるものではない。
一方、離型層13は、シラザン化合物を含有するシリコーン系離型剤やシリカゾルを含有する離型剤を用いて形成することができる。離型層13は、離型剤を塗布等により設けた後、加熱処理して絶縁層12と強固に接合するのが好ましい。なお、離型層13の厚さは、例えば、0.1〜1μmである。
このような本発明のCOFフィルムキャリアテープは、例えば、搬送されながら半導体チップの実装やプリント基板などへの電子部品の実装工程に用いられ、COF実装されるが、この際、絶縁層12の光透過性が50%以上あるので、絶縁層12側から配線パターン21(例えば、インナーリード)をCCD等で画像認識することができ、さらに、実装する半導体チップやプリント基板の配線パターンを認識することができ、画像処理により相互の位置合わせを良好に行うことができ、高精度に電子部品を実装することができる。
次に、上述したCOFフィルムキャリアテープの一製造方法を図2を参照しながら説明する。
図2(a)に示すように、COF用積層フィルム10を用意し、図2(b)に示すように、パンチング等によって、導体層11及び絶縁層12を貫通してスプロケットホール22を形成する。このスプロケットホール22は、絶縁層12の表面上から形成してもよく、また、絶縁層12の裏面から形成してもよい。次に、図2(c)に示すように、一般的なフォトリソグラフィー法を用いて、導体層11上の配線パターン21が形成される領域に亘って、例えば、ネガ型フォトレジスト材料塗布溶液を塗布してフォトレジスト材料塗布層30を形成する。勿論、ポジ型フォトレジスト材料を用いてもよい。さらに、スプロケットホール22内に位置決めピンを挿入して絶縁層12の位置決めを行った後、フォトマスク31を介して露光・現像することで、フォトレジスト材料塗布層30をパターニングして、図2(d)に示すような配線パターン用レジストパターン32を形成する。次に、配線パターン用レジストパターン32をマスクパターンとして導体層11をエッチング液で溶解して除去し、さらに配線パターン用レジストパターン32をアルカリ溶液等にて溶解除去することにより、図2(e)に示すように配線パターン21を形成する。
ここで、配線パターン21を形成する際、これとは不連続に、スプロケットホール22の周囲にダミー配線を設けてもよい。ダミー配線は、絶縁層12を補強し、テープ製造時に、絶縁層12を確実且つ良好に搬送できるようにするものである。なお、ダミー配線は、絶縁層12の幅方向両側に、長手方向に亘って連続的に帯状に設けてもよいが、各スプロケットホール12の毎にその周囲に間欠的に設けて、確実に搬送可能な程度に剛性を向上できるようにしてもよい。
続いて、必要に応じて配線パターン21全体にスズメッキなどのメッキ処理を行った後、図2(f)に示すように、塗布法により離型層13を絶縁層12の配線パターン21側の面とは反対の面上に形成する。この離型層13は、塗布して乾燥するだけでもよいが、加熱ツールと熱融着しないという離型効果を向上させるためには、加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を50〜200℃、好ましくは、100〜200℃とし、加熱時間を1分〜120分、好ましくは、30分〜120分とするのがよい。次に、図2(g)に示すように、例えば、スクリーン印刷法を用いて、ソルダーレジスト層23を形成する。そして、ソルダーレジスト層23で覆われていないインナーリード及びアウターリードに必要に応じて金属メッキ層を施す。金属メッキ層は特に限定されず、用途に応じて適宜設ければよく、スズメッキ、スズ合金メッキ、ニッケルメッキ、金メッキ、金合金メッキなどを施す。
以上説明した実施形態では、離型層13の形成を配線パターン用レジストパターン32をアルカリ溶液等にて溶解除去した後、ソルダーレジスト層23を設ける前に行ったが、ソルダーレジスト層23を設けた後のソルダーレジスト製造工程最後に離型層13を形成するようにしてもよい。このように離型層13を形成すると、離型層13がエッチング液やフォトレジストの剥離液等に曝されないので、離型効果が高いという利点がある。なお、ここで製造工程最後とは、製品検査工程の前を意味する。
このように、本発明の離型層は、配線パターン21を形成するフォトリソグラフィー工程後そして半導体チップとのボンディング前までに形成するのが好ましい。これはフォトレジスト層の剥離工程で離型層が溶解する可能性があるからである。したがって、フォトレジスト工程終了直後、又はメッキ処理後、さらには、ソルダーレジスト層23形成後等に離型層を設けるのが好ましい。勿論、フォトリソグラフィー工程より前に行ってもよい。
さらに、離型層は、転写法により形成してもよい。一例としては、図3に示すようなCOF用積層フィルム10Aを用いて上述したようにCOFフィルムキャリアテープ20を製造してもよい。図3に示すCOF用積層フィルム10Aは、まず、銅箔からなる導体層11上に(図3(a))、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層12aを形成し(図3(b))、溶剤を乾燥させて巻き取る。次に、キュア炉内で熱処理し、イミド化して絶縁層12とする(図3(c))。次に、基材となる転写用フィルム14上に形成された離型層13aを絶縁層12の導体層11とは反対側に密着させ(図3(d))、これを加熱処理した後、転写用フィルム14を剥がし、離型層13Aを有するCOF用積層フィルム10Aとしたものである(図3(e))。ここで、転写条件としては、例えば、加熱温度を15〜200℃とし、ローラー又はプレスによる荷重を5〜50kg/cm2とし、処理時間を0.1秒〜2時間とするのがよい。また、加熱条件としては、例えば、加熱温度を50〜200℃、好ましくは、100〜200℃とし、加熱時間を1分〜120分、好ましくは、30分〜120分とするのがよい。勿論、このような転写法により離型層13Aの形成をフォトリソグラフィーの後の工程等で行ってもよい。ここで、転写用フィルム14の材質は、例えば、PET(ポリエチレンテレフタレート)、PI(ポリイミド)、及び液晶ポリマー等が挙げられる。このような転写用フィルム14の厚さとしては、例えば、15〜100μm、好ましくは、20〜75μmである。
本発明の半導体装置は、図4に示すように、このように製造されたCOFフィルムキャリアテープ20に半導体チップ30を実装することにより製造される。すなわち、半導体チップ30をチップステージ41上に載置し、COFフィルムキャリアテープ20を搬送する。この状態で、所定位置に位置決めした後、上部クランパー42が下降すると共に下部クランパー43が上昇してCOFフィルムキャリアテープ20を固定し、この状態で加熱ツール45が下降してテープを押し付け、加熱しながらさらに下降してCOFフィルムキャリアテープ20のインナーリードを半導体チップ30のバンプ31に所定時間押圧し、両者を接合する。なお、接合後、樹脂封止を行い、半導体装置とする。
なお、加熱ツール45の温度は、押圧時間、圧力等の条件によっても異なるが、200℃以上、好ましくは350℃以上である。本発明では、このように加熱ツール45の温度を高温にしても、COFフィルムキャリアテープ20の加熱ツール45との接触面に離型層13が設けられているので、加熱ツール45と熱融着することがない。すなわち、本発明によると、接合条件の温度を充分に高くできるので、充分な接合強度が確保でき、逆に、一定の接合強度を得るのに、加熱温度を高くすることにより、圧着時間を短縮することができるという利点がある。
(実施例)
(参考例1a〜1d)
種々の市販のポリイミド製のベースフィルム、エスパーフレックス(商品名:住友金属鉱山社製;参考例1a)、エスパネックス(商品名:新日鐵化学社製;参考例1b)、ネオフレックス(商品名:三井化学社製;参考例1c)およびユピセル(商品名:宇部興産社製;参考例1d)を用いたCOF用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン(シラン系化合物を含有する)であるSR2411(商品名:東レ・ダウコーニング・シリコーン社製)を塗布し、125℃で1時間加熱して離型層を形成したCOFフィルムキャリアテープを製造した。
(参考例2a〜2d)
参考例1a〜1dと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス(商品名:住友金属鉱山社製;参考例2a)、エスパネックス(商品名:新日鐵化学社製;参考例2b)、ネオフレックス(商品名:三井化学社製;参考例2c)およびユピセル(商品名:宇部興産社製;参考例2d)を用いたCOF用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン(シラザンを含有する)であるSEPA−COAT(商品名:信越化学工業社製)を塗布し、125℃で1時間加熱して離型層を形成したCOFフィルムキャリアテープを製造した。
(比較例1a〜1d、2a〜2d)
参考例1a〜1d、2a〜2dで離型層を設けない以外は同様なCOFフィルムキャリアテープを参考例1a〜1d、2a〜2dとした。
(試験例1)
参考例1a〜1d、2a〜2dおよび比較例1a〜1d、2a〜2dのCOFフィルムキャリアテープを用い、加熱ツール温度を260℃〜440℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表1に示す。
この結果、参考例1a〜1d及び参考例2a〜2dでは、離型層を有さない比較例1a〜1d、2a〜2dと比較して顕著な付着防止効果を示した。
(参考例3a〜3d)
参考例1a〜1dと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス(商品名:住友金属鉱山社製;参考例3a)、エスパネックス(商品名:新日鐵化学社製;参考例3b)、ネオフレックス(商品名:三井化学社製;参考例3c)およびユピセル(商品名:宇部興産社製;参考例3d)を用いたCOF用積層フィルムの導体層をフォトリソグラフィー法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系オイルであるSRX310(商品名:東レ・ダウコーニング・シリコーン社製)を塗布し、125℃で1時間加熱して離型層を形成したCOFフィルムキャリアテープを製造した。
(比較例3a〜3d)
参考例3a〜3dで離型層を設けない以外は同様なCOFフィルムキャリアテープを比較例3a〜3dとした。
(試験例2)
参考例3a〜3dおよび比較例3a〜3dのCOFフィルムキャリアテープを用い、加熱ツール温度を260℃〜400℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表2に示す。
この結果、参考例3a〜3cは、比較例3a〜3cと比較して顕著な効果が認められた。なお、参考例3dは、比較例3dと差はあるものの、効果は顕著ではなかった。しかしながら、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には200〜350℃程度の場合もあるので、付着温度が上昇する点では有効である。
(実施例4a、4b、4c、4d、4e、4f、参考例4g、4h)
SEPA−COAT(商品名:信越化学工業社製)の塗布時期を、COF用積層フィルムの原料に塗布し3時間以上乾燥して離型層を形成した(実施例4a)、乾燥の代わりに125℃で1時間熱処理して離型層を形成した(実施例4b)、導体層のパターニング前クリーニング工程で塗布し3時間以上乾燥して離型層を形成した(実施例4c)、乾燥の代わりに125℃で1時間熱処理して離型層を形成した(実施例4d)、導体層パターニング用のフォトレジスト現像をした後に塗布し3時間以上乾燥して離型層を形成した(実施例4e)、乾燥の代わりに125℃で1時間熱処理して離型層を形成した(実施例4f)、導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し3時間以上乾燥して離型層を形成した(参考例4g)、乾燥の代わりに125℃で1時間熱処理して離型層を形成した(参考例4h)以外は、実施例1aと同様にCOFフィルムキャリアテープを製造した。
(試験例3)
実施例4a、4b、4c、4d、4e、4f、参考例4g、4hのCOFフィルムキャリアテープを用い、加熱ツール温度を340℃〜490℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表3に示す。
この結果、フォトリソグラフィー工程のフォトレジストの剥離の際に離型層が溶解されるためか、その後に離型層を形成した参考例4g、4hが付着防止効果が高かった。また、離型層を塗布法で設ける場合には、自然乾燥よりも加熱処理した方が付着防止効果が向上することも認められた。
(参考例5a〜5e)
SEPA−COAT(商品名:信越化学工業社製)の希釈倍率を変化させて実施例4a〜4f、参考例4g、4hと同様に導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し3時間以上乾燥して離型層を形成したものと、乾燥の代わりに125℃で1時間熱処理して離型層を形成したものとをそれぞれ製造した(参考例5a〜5e)。この場合、希釈倍率を原液のままから2倍、3倍、5倍、10倍と酢酸エチルで希釈したシリコーン系レジンを用いたが、この場合の離型層の厚さ(計算値)を算出した。
(試験例4)
参考例5a〜5eのCOFフィルムキャリアテープを用い、加熱ツール温度を320℃〜460℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表4に示す。
この結果、離型層が0.05μm以上、好ましくは0.1μmを越える参考例5a〜5cで付着防止効果が特に顕著であった。
(実施例6)
導体層としての厚さ9μmの超低粗度銅箔上に、絶縁層として塗布法により厚さ40μmのポリイミド層を形成し、絶縁層の導体層とは反対側に転写法により厚さ0.1μmのシリコーン系化合物からなる離型層を設けて実施例6のCOF用積層フィルムとした。なお、シリコーン系化合物からなる離型層を転写した後、120℃で加熱処理した。
(実施例7)
実施例6で離型層を転写後、加熱処理を行わない以外は同様にして実施例7のCOF用積層フィルムとした。
(実施例8)
実施例6において、SEPA−COAT(商品名:信越化学工業社製)を用いて形成したシリコーン系化合物を転写して離型層とした以外は同様にして実施例8のCOF用積層フィルムとした。
(比較例4)
離型層を設けない以外は実施例6と同様にしてCOF用積層フィルムとした。
(試験例5)
実施例6〜8および比較例4のCOF用積層フィルムの導体層をパターニングし、加熱ツール温度を260℃〜440℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表5に示す。
この結果、比較例4では300℃を超えると付着が生じたが、実施例7では320℃を超えた際に一部に付着が生じる程度まで付着性が良好になり、実施例6及び8では400℃を越えるまでは付着が全く生じなかった。なお、実施例7は、比較例4と差はあるものの、効果は顕著ではなかったが、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には200〜350℃程度の場合もあるので、付着温度が上昇する点では有効である。
(参考例9a〜9c)
エスパーフレックス(商品名:住友金属鉱山社製)に、離型剤として、シリカゾル系のコルコートP(商品名:コルコート株式会社製;参考例9a)、コルコートN−103X(商品名:コルコート株式会社製;参考例9b)、シラン化合物系のコルコートSP−2014S(商品名、コルコート株式会社製;参考例9c)を用い、配線パターン全体にスズメッキを施した後、ベースフィルムに離型剤を塗布し、120℃の加熱温度で60分間乾燥して離型層を形成したCOFフィルムキャリアテープを製造した。
(試験例6)
参考例9a〜9cの半導体装置の製造の際の加熱ツール温度を440℃〜480℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表6に示す。
この結果、参考例9a〜9cは、上述した実施例と同様に顕著な効果が認められた。
以上説明したように、本発明のCOFフィルムキャリアテープやCOF用FPCなどのCOF用フレキシブルプリント配線板は、特定のシリコーン系化合物からなる離型層を設けることにより、半導体チップ実装時に加熱ツールと絶縁層とが熱融着するのを防止することができ、半導体チップ実装ラインの信頼性及び生産性を向上させるという効果を奏する。
本発明の一実施形態に係るCOFフィルムキャリアテープを示す概略構成図であって、(a)は平面図であり、(b)は断面図である。 本発明の一実施形態に係るCOFフィルムキャリアテープの製造方法の一例を示す断面図である。 本発明の他の実施形態に係るCOF用積層フィルムの製造方法の一例を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
符号の説明
10,10A COF用積層フィルム
11 導体層
12 絶縁層
13,13A 離型層
20 COFフィルムキャリアテープ
21 配線パターン
22 スプロケットホール
23 ソルダーレジスト層
30 半導体チップ
31 バンプ

Claims (5)

  1. 半導体チップが実装される側とは反対側の面上に、シラザン化合物を含有する離型剤、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層が設けられている絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンとを有してなり、該絶縁層が、導電層の表面に塗布されたポリアミド前駆体の硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、100〜200℃の温度で1〜120分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴とするCOF用フレキシブルプリント配線板。
  2. 半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層が設けられている絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンとを有してなり、該絶縁層が、導電層の表面に塗布されたポリアミド前駆体の硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、100〜200℃の温度で1〜120分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴とするCOF用フレキシブルプリント配線板。
  3. 半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層を有する絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程とを有し、該絶縁層が、離型層が、導電層の表面にポリアミド前駆体を塗布して硬化させた硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、100〜200℃の温度で1〜120分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴とするCOF用フレキシブルプリント配線板の製造方法。
  4. 半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層を有する絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程とを有し、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、50〜200℃の温度で1〜120分間加熱して離型層を形成する工程を具備することを特徴とするCOF用フレキシブルプリント配線板の製造方法。
  5. 請求項1または2に記載のCOF用フレキシブルプリント配線板に電子部品が実装されてなる半導体装置。
JP2007257902A 2002-03-13 2007-10-01 Cof用フレキシブルプリント配線板およびその製造方法 Pending JP2008016871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007257902A JP2008016871A (ja) 2002-03-13 2007-10-01 Cof用フレキシブルプリント配線板およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002068500 2002-03-13
JP2002321853 2002-11-05
JP2007257902A JP2008016871A (ja) 2002-03-13 2007-10-01 Cof用フレキシブルプリント配線板およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005256972A Division JP4038517B2 (ja) 2002-03-13 2005-09-05 Cof用フレキシブルプリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008016871A true JP2008016871A (ja) 2008-01-24

Family

ID=32830497

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2003068862A Expired - Lifetime JP3808049B2 (ja) 2002-03-13 2003-03-13 半導体装置及びその製造方法
JP2003068863A Expired - Fee Related JP3772843B2 (ja) 2002-03-13 2003-03-13 Cof用フレキシブルプリント配線基板
JP2003068864A Expired - Fee Related JP3914165B2 (ja) 2002-03-13 2003-03-13 離型層転写用フィルム及び積層フィルム並びにcof用フレキシブルプリント配線板の製造方法
JP2005256971A Expired - Fee Related JP4058443B2 (ja) 2002-03-13 2005-09-05 半導体装置及びその製造方法
JP2005256972A Expired - Fee Related JP4038517B2 (ja) 2002-03-13 2005-09-05 Cof用フレキシブルプリント配線板およびその製造方法
JP2007257902A Pending JP2008016871A (ja) 2002-03-13 2007-10-01 Cof用フレキシブルプリント配線板およびその製造方法
JP2007293691A Pending JP2008053761A (ja) 2002-03-13 2007-11-12 半導体装置およびその製造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2003068862A Expired - Lifetime JP3808049B2 (ja) 2002-03-13 2003-03-13 半導体装置及びその製造方法
JP2003068863A Expired - Fee Related JP3772843B2 (ja) 2002-03-13 2003-03-13 Cof用フレキシブルプリント配線基板
JP2003068864A Expired - Fee Related JP3914165B2 (ja) 2002-03-13 2003-03-13 離型層転写用フィルム及び積層フィルム並びにcof用フレキシブルプリント配線板の製造方法
JP2005256971A Expired - Fee Related JP4058443B2 (ja) 2002-03-13 2005-09-05 半導体装置及びその製造方法
JP2005256972A Expired - Fee Related JP4038517B2 (ja) 2002-03-13 2005-09-05 Cof用フレキシブルプリント配線板およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007293691A Pending JP2008053761A (ja) 2002-03-13 2007-11-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (7) JP3808049B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889700B2 (ja) 2002-03-13 2007-03-07 三井金属鉱業株式会社 Cofフィルムキャリアテープの製造方法
US7173322B2 (en) 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP4109689B2 (ja) 2004-09-29 2008-07-02 三井金属鉱業株式会社 Cof用フレキシブルプリント配線板の製造方法
JP4712663B2 (ja) * 2006-09-29 2011-06-29 大日本印刷株式会社 樹脂製複製版、及びその製造方法
KR101657260B1 (ko) * 2011-01-03 2016-09-13 주식회사 엘지화학 태양전지용 전극의 제조방법 및 이로부터 제조된 전극
CN102237334A (zh) * 2011-06-09 2011-11-09 深圳市华星光电技术有限公司 Cof及cof载带
JP5478600B2 (ja) * 2011-12-14 2014-04-23 尾池工業株式会社 機能性膜の形成方法、およびガスバリア膜の形成方法
EP2840581B1 (en) * 2012-04-17 2017-01-11 National University Corporation Saitama University Electret structure and method for manufacturing same, and electrostatic induction-type conversion element

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168614A (ja) * 1983-12-19 1985-09-02 ダウ コ−ニング コ−ポレ−シヨン シリコ−ン離型剤による成形方法
JPH0373318A (ja) * 1989-08-14 1991-03-28 Mazda Motor Corp 合成樹脂成形用外部離型剤
JPH09115961A (ja) * 1995-10-17 1997-05-02 Sumitomo Metal Mining Co Ltd 銅被覆ポリイミド基板を用いた電子回路部品素材の製造方法
JPH10244748A (ja) * 1997-03-03 1998-09-14 Seiko Epson Corp 光沢層を有する記録媒体
JPH10291377A (ja) * 1997-04-18 1998-11-04 Konica Corp 保護被覆層をもつ情報記録材料
JP2001042658A (ja) * 1999-07-27 2001-02-16 Mitsubishi Chemicals Corp 導電性ベルト
JP2001127119A (ja) * 1999-10-27 2001-05-11 Toray Ind Inc ファインパターン形成用フレキシブルテープおよびその製造方法
JP2002009114A (ja) * 2000-06-20 2002-01-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157414A (ja) * 1989-07-25 1991-07-05 Sekisui Chem Co Ltd 熱硬化性被覆用シートと被覆物の製造方法
JPH0930197A (ja) * 1995-07-14 1997-02-04 Nissha Printing Co Ltd 転写材および転写物
JPH09283570A (ja) * 1996-04-12 1997-10-31 Advanced Display:Kk フィルムキャリア
JP3698223B2 (ja) * 1996-10-07 2005-09-21 富士通株式会社 半導体装置の製造方法
JPH10151408A (ja) * 1996-11-21 1998-06-09 Hitachi Chem Co Ltd 撥水処理方法
JP3456576B2 (ja) * 2000-01-26 2003-10-14 カシオマイクロニクス株式会社 半導体装置およびその製造方法
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Cofフィルムキャリアテープの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168614A (ja) * 1983-12-19 1985-09-02 ダウ コ−ニング コ−ポレ−シヨン シリコ−ン離型剤による成形方法
JPH0373318A (ja) * 1989-08-14 1991-03-28 Mazda Motor Corp 合成樹脂成形用外部離型剤
JPH09115961A (ja) * 1995-10-17 1997-05-02 Sumitomo Metal Mining Co Ltd 銅被覆ポリイミド基板を用いた電子回路部品素材の製造方法
JPH10244748A (ja) * 1997-03-03 1998-09-14 Seiko Epson Corp 光沢層を有する記録媒体
JPH10291377A (ja) * 1997-04-18 1998-11-04 Konica Corp 保護被覆層をもつ情報記録材料
JP2001042658A (ja) * 1999-07-27 2001-02-16 Mitsubishi Chemicals Corp 導電性ベルト
JP2001127119A (ja) * 1999-10-27 2001-05-11 Toray Ind Inc ファインパターン形成用フレキシブルテープおよびその製造方法
JP2002009114A (ja) * 2000-06-20 2002-01-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法

Also Published As

Publication number Publication date
JP4058443B2 (ja) 2008-03-12
JP3772843B2 (ja) 2006-05-10
JP4038517B2 (ja) 2008-01-30
JP2004207670A (ja) 2004-07-22
JP3808049B2 (ja) 2006-08-09
JP2006041548A (ja) 2006-02-09
JP3914165B2 (ja) 2007-05-16
JP2006054476A (ja) 2006-02-23
JP2004207669A (ja) 2004-07-22
JP2008053761A (ja) 2008-03-06
JP2004207671A (ja) 2004-07-22

Similar Documents

Publication Publication Date Title
JP3889700B2 (ja) Cofフィルムキャリアテープの製造方法
KR100607407B1 (ko) Cof용 플렉시블 프린트 배선판 및 그 제조방법
JP4109689B2 (ja) Cof用フレキシブルプリント配線板の製造方法
JP4117892B2 (ja) 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JP4038517B2 (ja) Cof用フレキシブルプリント配線板およびその製造方法
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
JP3726964B2 (ja) Cofフィルムキャリアテープの製造方法
JP2004006523A (ja) Cofフィルムキャリアテープ
JP2004031685A (ja) Cofフィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208