JP2004207669A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004207669A JP2004207669A JP2003068862A JP2003068862A JP2004207669A JP 2004207669 A JP2004207669 A JP 2004207669A JP 2003068862 A JP2003068862 A JP 2003068862A JP 2003068862 A JP2003068862 A JP 2003068862A JP 2004207669 A JP2004207669 A JP 2004207669A
- Authority
- JP
- Japan
- Prior art keywords
- release layer
- layer
- semiconductor device
- semiconductor chip
- cof
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
- Laminated Bodies (AREA)
Abstract
【課題】絶縁層が加熱ツールやステージに熱融着することがなく、半導体チップ実装ラインの信頼性及び生産性を向上させる半導体装置及びその製造方法を提供する。
【解決手段】絶縁層１２の少なくとも一方面に積層された導体層１１をパターニングして形成されると共に半導体チップが実装される配線パターン２１を有すると共に前記絶縁層１２の半導体チップが実装される側とは反対側の面上に離型層１３が設けられているフレキシブルプリント配線板２０上に、半導体チップ３０を実装した半導体装置である。
【選択図】 図１
【解決手段】絶縁層１２の少なくとも一方面に積層された導体層１１をパターニングして形成されると共に半導体チップが実装される配線パターン２１を有すると共に前記絶縁層１２の半導体チップが実装される側とは反対側の面上に離型層１３が設けられているフレキシブルプリント配線板２０上に、半導体チップ３０を実装した半導体装置である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＯＦフィルムキャリアテープ、ＣＯＦ用フレキシブルプリント回路（ＦＰＣ）などのフレキシブルプリント配線板にＩＣあるいはＬＳＩなどの電子部品（半導体チップ）を実装した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、Ｔ−ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）テープ、ＡＳＩＣテープ、ＦＰＣ（フレキシブルプリント回路）等の電子部品実装用フィルムキャリアテープを用いた実装方式が採用されている。特に、パーソナルコンピュータ、携帯電話等のように、高精細化、薄型化、液晶画面の額縁面積の狭小化が要望されている液晶表示素子（ＬＣＤ）を使用する電子産業において、その重要性が高まっている。
【０００３】
また、より小さいスペースで、より高密度の実装を行う実装方法として、裸の半導体チップをフレキシブルプリント配線板上に直接搭載するＣＯＦ（チップ・オン・フィルム）が実用化されている。
【０００４】
このＣＯＦに用いられるフレキシブルプリント配線板はデバイスホールを具備しないので、導体層と絶縁層とが予め積層された積層フィルムが用いられ、ＩＣチップの配線パターン上への直接搭載の際には、例えば、絶縁層を透過して視認されるインナーリードや位置決めマークを介して位置決めを行い、その状態で加熱ツールによりＩＣチップと、配線パターン、すなわちインナーリードとの接合が行われる（例えば、特許文献１等参照）。
【０００５】
【特許文献１】
特開２００２−２８９６５１号公報（図４〜図６、段落［０００４］、［０００５］等）
【０００６】
【発明が解決しようとする課題】
このような半導体チップの実装は、絶縁層が加熱ツールに直接接触した状態で行われるが、この状態で加熱ツールによりかなり高温に加熱されるので、絶縁層が加熱ツールに融着する現象が生じ、製造装置の停止の原因となり、また、テープの変形が生じるという問題がある。また、加熱ツールと融着した場合には、加熱ツールに汚れが発生し、信頼性、生産性を阻害するという問題があった。
【０００７】
このような加熱ツールの融着は、デバイスホールのないＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣへの半導体チップの実装の際に問題となる。
【０００８】
本発明は、このような事情に鑑み、絶縁層が加熱ツールやステージに熱融着することがなく、半導体チップ実装ラインの信頼性及び生産性を向上させる半導体装置及びその製造方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
前記課題を解決する本発明の第１の態様は、絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを有すると共に前記絶縁層の前記半導体チップが実装される側とは反対側の面上に離型層が設けられているＣＯＦ用フレキシブルプリント配線板上に、半導体チップを実装したことを特徴とする半導体装置にある。
【００１０】
かかる第１の態様では、半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００１１】
本発明の第２の態様は、第１の態様において、前記離型層が、シリコーン系化合物からなることを特徴とする半導体装置にある。
【００１２】
かかる第２の態様では、加熱ツールと接触する離型層がシリコーン系化合物からなるので、熱融着等が確実に防止される。
【００１３】
本発明の第３の態様は、第２の態様において、前記半導体チップの投影領域に、連続的に又は間欠的な島状にシリコーン系化合物又はシリコンが存在することを特徴とする半導体装置にある。
【００１４】
かかる第３の態様では、半導体チップ実装後、その半導体チップを投影した絶縁層の反対側に離型層に起因するシリコーン系化合物又はシリコンが観察される。
【００１５】
本発明の第４の態様は、第２の態様において、前記離型層が、シロキサン化合物、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤により形成されたことを特徴とする半導体装置にある。
【００１６】
かかる第４の態様では、加熱ツールと接触する離型層が、シロキサン化合物、シラン化合物、又はシリカゾルを含有する離型剤により形成され、これにより、熱融着等が確実に防止される。
【００１７】
本発明の第５の態様は、第１〜４の何れかの態様において、前記離型層が、前記離型剤の溶液を塗布し、加熱処理することにより形成されたものであることを特徴とする半導体装置にある。
【００１８】
かかる第５の態様では、塗布法により熱融着が確実に防止される離型層が形成される。
【００１９】
本発明の第６の態様は、第１〜４の何れかの態様において、前記離型層が、基材となる転写用フィルムに形成された離型層を転写することにより形成されたものであることを特徴とする半導体装置にある。
【００２０】
かかる第６の態様では、離型層が転写法により容易に形成される。
【００２１】
本発明の第７の態様は、第１〜６の何れかの態様において、前記ＣＯＦ用フレキシブルプリント配線板が、ＣＯＦフィルムキャリアテープであることを特徴とする半導体装置にある。
【００２２】
かかる第７の態様では、ＣＯＦフィルムキャリアテープへの半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００２３】
本発明の第８の態様は、絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを有すると共に前記絶縁層の前記半導体チップが実装される側とは反対側の面上に離型層が設けられているＣＯＦ用フレキシブルプリント配線板を製造する工程と、このＣＯＦ用フレキシブルプリント配線板上に半導体チップを実装する工程とを具備することを特徴とする半導体装置の製造方法にある。
【００２４】
かかる第８の態様では、半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００２５】
本発明の第９の態様は、第８の態様において、前記半導体チップの実装の際に前記離型層に直接接触する加熱ツールが、２００℃以上に加熱されていることを特徴とする半導体装置の製造方法にある。
【００２６】
かかる第９の態様では、半導体チップ実装時に、２００℃以上に加熱された加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００２７】
本発明の第１０の態様は、第８又は９の態様において、前記離型層が、シリコーン系化合物からなることを特徴とする半導体装置の製造方法にある。
【００２８】
かかる第１０の態様では、加熱ツールと接触する離型層がシリコーン系化合物からなるので、熱融着等が確実に防止される。
【００２９】
本発明の第１１の態様は、第１０の態様において、前記半導体チップの投影領域に、連続的に又は間欠的な島状にシリコーン化合物又はシリコンが存在することを特徴とする半導体装置の製造方法にある。
【００３０】
かかる第１１の態様では、半導体チップ実装後、その半導体チップを投影した絶縁層の反対側に離型剤に起因するシリコーン系化合物又はシリコンが観察される。
【００３１】
本発明の第１２の態様は、第１０の態様において、前記離型層が、シロキサン化合物、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤により形成されたことを特徴とする半導体装置の製造方法にある。
【００３２】
かかる第１２の態様では、加熱ツールと接触する離型層が、シロキサン化合物、シラン化合物、又はシリカゾルを含有する離型剤により形成され、これにより、熱融着等が確実に防止される。
【００３３】
本発明の第１３の態様は、第８〜１２の何れかの態様において、前記離型層が、前記離型剤の溶液を塗布し、加熱処理することにより形成されたものであることを特徴とする半導体装置の製造方法にある。
【００３４】
かかる第１３の態様では、塗布法により熱融着が確実に防止される離型層が形成される。
【００３５】
本発明の第１４の態様は、第８〜１２の何れかの態様において、前記離型層が、基材となる転写用フィルムに形成された離型層を転写することにより形成されたものであることを特徴とする半導体装置の製造方法にある。
【００３６】
かかる第１４の態様では、離型層が転写法により容易に形成される。
【００３７】
本発明の第１５の態様は、第８〜１４の何れかの態様において、前記ＣＯＦ用フレキシブルプリント配線板が、ＣＯＦフィルムキャリアテープであることを特徴とする半導体装置の製造方法にある。
【００３８】
かかる第１５の態様では、ＣＯＦフィルムキャリアテープへの半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００３９】
本発明の半導体装置に用いられるＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣなどのＣＯＦ用フレキシブルプリント配線板は、導体層と絶縁層とを有する。かかるＣＯＦ用フレキシブルプリント配線板に用いられる導体層と絶縁層との積層フィルムとしては、ポリイミドフィルムなどの絶縁フィルムにニッケルなどの密着強化層をスパッタした後、銅メッキを施した積層フィルムを挙げることができる。また、積層フィルムとしては、銅箔にポリイミドフィルムを塗布法により積層したキャスティングタイプや、銅箔に熱可塑性樹脂・熱硬化性樹脂などを介し絶縁フィルムを熱圧着した熱圧着タイプの積層フィルムを挙げることができる。本発明では、何れを用いてもよい。
【００４０】
本発明に用いるＣＯＦ用フレキシブルプリント配線板は、上述した積層フィルムの導体層とは反対側の絶縁層に離型層を設けたものである。かかる離型層は、半導体チップの実装時に加熱ツールと密着しないような離型性を有しており且つこのような加熱により熱融着しない材料で形成されていればよく、有機材料でも無機材料でもよい。例えば、シリコーン系離型剤、エポキシ系離型剤、フッ素系離型剤などを用いるのが好ましい。
【００４１】
このような離型層は、シリコーン系化合物、エポキシ系化合物又はフッ素系化合物からなるのが好ましいが、特に、シリコーン系化合物からなるもの、すなわち、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を有する化合物を形成するものがよい。シリコーン系化合物からなる離型層は、比較的容易に形成でき、半導体装置実装面に転写したとしても、半導体チップ実装後のモールド樹脂の接着性に悪影響を起こし難いからである。
【００４２】
ここで、シリコーン系化合物、特に、シロキサン結合を有する化合物からなる離型層を形成する離型剤としては、シリコーン系離型剤を挙げることができ、具体的には、ジシロキサン、トリシロキサンなどのシロキサン化合物から選択される少なくとも一種を含有するものである。
【００４３】
また、好ましい離型剤としては、塗布後反応によりシリコーン系化合物に変化する化合物、すなわち、モノシラン、ジシラン、トリシランなどのシラン化合物、又はシリカゾル系化合物等を含む離型剤を用いるのが好ましい。
【００４４】
さらに、特に好ましい離型剤としては、シラン化合物の一種であるアルコキシシラン化合物や、シロキサン結合の前駆体であるＳｉ−ＮＨ−Ｓｉ構造を有する、ヘキサメチルジシラザン、ペルヒドロポリシラザンなどのシラザン化合物を含有する離型剤を挙げることができる。これらは、塗布することにより、又は塗布後空気中の水分等と反応することにより、シロキサン結合を有する化合物となるが、例えば、シラザン化合物については、Ｓｉ−ＮＨ−Ｓｉ構造が残存している状態であってもよい。
【００４５】
このように、離型剤を塗布した後、反応により変化して形成されたシリコーン系化合物からなる離型層が特に好ましい。
【００４６】
このような各種離型剤は、一般的には溶剤として有機溶剤を含有しているが、水溶液タイプのもの又はエマルジョンタイプのものを用いてもよい。
【００４７】
具体例としては、ジメチルシロキサンを主成分とするシリコーン系オイル、メチルトリ（メチルエチルケトオキシム）シラン、トルエン、リグロインを成分とするシリコーン系レジンＳＲ２４１１（商品名：東レ・ダウコーニング・シリコーン社製）、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）などを挙げることができる。また、シラン化合物を含有するコルコートＳＰ−２０１４Ｓ（商品名：コルコート株式会社製）などを挙げることができる。さらに、シリカゾルを含有する離型剤としては、コルコートＰ、Ｎ−１０３Ｘ（商品名：コルコート株式会社製）などを挙げることができる。なお、シリカゾルに含まれるシリカの粒子径は、例えば、０．００５〜０．００８μｍ［５０〜８０Å（オングストローム）］である。
【００４８】
ここで、半導体チップの実装時に加熱ツールと密着しないという離型性を有しており且つこのような加熱により熱融着しないという効果の点では、シラザン化合物を含有する離型剤でシリコーン系化合物からなる離型層を設けるのが特に好ましい。このようなシラザン化合物を含有する離型剤の一例としては、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を挙げることができる。
【００４９】
かかる離型層の形成方法は特に限定されず、離型剤又はその溶液をスプレー、ディッピング、又はローラー塗布などにより塗布してもよいし、基材フィルムに形成された離型層を転写するようにしてもよい。また、何れの場合にも、絶縁層と離型層との間の剥離を防止するために、加熱処理等により両者の間の接合力を高めるようにしてもよい。また、離型層は、必ずしも全体的に均一に設けられている必要はなく、間隔をおいて島状に設けられていてもよい。例えば、ＣＯＦフィルムキャリアテープに転写する場合には、後述するスプロケットホールの間の領域、あるいは後工程にて半導体チップ（ＩＣ）を実装する領域に対応して連続的に又は間欠的な島状に設けられていてもよい。
【００５０】
また、離型層は、半導体実装時までに設けられていればよいので、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設けてあってもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
【００５１】
例えば、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設ける場合などは、転写法を用いるのが好ましい。また、導体層をパターニングした後設ける場合には、塗布法を用いるのが好ましいが、勿論これに限定されず、導体層のパターニング前の初期の段階で塗布法により設けてもよいし、導体層のパターニング後に転写法により設けるようにしてもよい。
【００５２】
本発明の一製造方法では、離型層は、フォトリソグラフィー後、半導体実装時までに設けられていればよい。これは、フォトレジスト層の剥離液等により離型層が溶解する虞があるためであり、導体層をエッチング後、配線パターン用レジストマスクを除去後設けるようにするのが好ましい。すなわち、レジストマスクを除去後、スズメッキを施した後の工程、または、レジストマスクを除去後、ソルダーレジスト層を設け、リード電極にメッキを施した後の工程等に設けるのが好ましい。また、このような離型層は、離型剤の溶液を塗布し、自然乾燥により形成するようにしてもよいが、接合強度を高めるために加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。
【００５３】
また、本発明の他の製造方法では、離型層は、基材である転写用フィルムに形成された離型層を絶縁層の導体層とは反対側、すなわち、半導体チップ（ＩＣ）を実装する側とは反対側の面上に転写するようにする。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ２とし、処理時間を０．１秒〜２時間とするのがよい。さらに、絶縁層と離型層との間の剥離を防止するために、転写後、加熱処理等により両者の間の接合力を高めるようにしてもよい。このときの加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。
【００５４】
かかる転写法では離型層は、半導体実装時までに設けられていればよいので、導体層を設けていない絶縁層に予め設けてもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
【００５５】
例えば、導体層を設けていない絶縁層に予め設ける場合などは、転写法を行うのに好適である。また、製造工程の初期段階で転写法により離型層を設ける場合、離型層が形成された基材フィルムを剥がさないで補強フィルムとして使用し、最終工程で基材フィルムを剥がすようにしてもよい。
【００５６】
本発明の半導体装置は、このように製造したＣＯＦ用フレキシブルプリント配線板に半導体チップを実装する。実装方法は特に限定されないが、例えば、チップステージ上に載置された半導体チップ上にＣＯＦ用フレキシブルプリント配線板を位置決め配置し、加熱ツールをＣＯＦ用フレキシブルプリント配線板に押しあてて半導体チップを実装する。この際に、加熱ツールは、最低でも２００℃以上、場合によっては３５０℃以上に加熱されるが、絶縁層上に離型層が形成されているので、両者の間に熱融着が生じる虞がない。
【００５７】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体装置を図面に基づいて説明する。なお、以下の実施形態ではＣＯＦフィルムキャリアテープを例にとって説明するが、ＣＯＦ用ＦＰＣについても同様に実施できることはいうまでもない。
【００５８】
図１には、一実施形態に係る半導体装置の断面図を示す。同図に示すように、ＣＯＦフィルムキャリアテープ２０は、銅箔からなる導体層１１とポリイミドフィルムからなる絶縁層１２とを有し、導体層１１をパターニングした配線パターン２１と、配線パターン２１の幅方向両側に設けられたスプロケットホール２２とを有する。また、配線パターン２１は、絶縁層１２の表面に連続的に設けられており、絶縁層１２の配線パターン２１とは反対側、すなわち、半導体チップ３０が実装される側とは反対側の面上には、離型層１３が設けられている。さらに、配線パターン２１上には、ソルダーレジスト材料塗布溶液をスクリーン印刷法にて塗布して形成したソルダーレジスト層２３を有し、この上に半導体チップ３０が実装され、半導体チップ３０のバンプ３１と配線パターン２１のインナーリードとが接合されている。なお、配線パターンは、絶縁層の両面に形成されていてもよく（２−ｍｅｔａｌ ＣＯＦフィルムキャリアテープ）、この場合には、加熱ツールが接触する領域のみに離型剤を塗布、あるいは転写用離型層を転写することで、離型層を形成すればよい。
【００５９】
以下、まず、本発明の半導体装置に用いるＣＯＦフィルムキャリアテープを実施例に基づいて説明する。
【００６０】
図２には、一実施形態に係るＣＯＦフィルムキャリアテープ２０を、図３には、その一製造工程を示す。
【００６１】
図２（ａ）、（ｂ）及び図３に示すように、本実施形態のＣＯＦフィルムキャリアテープ２０は、銅層からなる導体層１１とポリイミドフィルムからなる絶縁層１２とからなるＣＯＦ用積層フィルムを用いて製造されたものであり、導体層１１をパターニングした配線パターン２１と、配線パターン２１の幅方向両側に設けられたスプロケットホール２２とを有する。また、配線パターン２１は、絶縁層１２の表面に連続的に設けられている。さらに、配線パターン２１上には、ソルダーレジスト材料塗布溶液をスクリーン印刷法にて塗布して形成したソルダーレジスト層２３を有する。
【００６２】
ここで、導体層１１としては、銅の他、金、銀などを使用することもできるが、銅層が一般的である。また、銅層としては、蒸着やメッキで形成した銅層、電解銅箔、圧延銅箔など何れも使用することができる。導体層１１の厚さは、一般的には、１〜７０μｍであり、好ましくは、５〜３５μｍである。
【００６３】
一方、絶縁層１２としては、ポリイミドの他、ポリエステル、ポリアミド、ポリエーテルサルホン、液晶ポリマーなどを用いることができるが、ピロメリット酸２無水物と４，４’−ジアミノジフェニルエーテルの重合によって得られる全芳香族ポリイミドを用いるのが好ましい。なお、絶縁層１２の厚さは、一般的には、１２．５〜１２５μｍであり、好ましくは、１２．５〜７５μｍ、さらに好ましくは１２．５〜５０μｍである。
【００６４】
ここで、ＣＯＦ用積層フィルムは、例えば、銅箔からなる導体層１１上に、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層を形成し、溶剤を乾燥させて巻き取り、次いで、酸素をパージしたキュア炉内で熱処理し、イミド化して絶縁層１２とすることにより形成されるが、勿論、これに限定されるものではない。
【００６５】
一方、離型層１３は、シラザン化合物を含有するシリコーン系離型剤やシリカゾルを含有するからなる離型剤を用いて形成することができる。離型層１３は、離型剤を塗布等により設けた後、加熱処理して絶縁層１２と強固に接合するのが好ましい。なお、離型層１３の厚さは、例えば、０．１〜１μｍである。
【００６６】
このような本発明のＣＯＦフィルムキャリアテープは、例えば、搬送されながら半導体チップの実装やプリント基板などへの電子部品の実装工程に用いられ、ＣＯＦ実装されるが、この際、絶縁層１２の光透過性が５０％以上あるので、絶縁層１２側から配線パターン２１（例えば、インナーリード）をＣＣＤ等で画像認識することができ、さらに、実装する半導体チップやプリント基板の配線パターンを認識することができ、画像処理により相互の位置合わせを良好に行うことができ、高精度に電子部品を実装することができる。
【００６７】
次に、上述したＣＯＦフィルムキャリアテープの一製造方法を図３を参照しながら説明する。
【００６８】
図３（ａ）に示すように、ＣＯＦ用積層フィルム１０を用意し、図３（ｂ）に示すように、パンチング等によって、導体層１１及び絶縁層１２を貫通してスプロケットホール２２を形成する。このスプロケットホール２２は、絶縁層１２の表面上から形成してもよく、また、絶縁層１２の裏面から形成してもよい。次に、図３（ｃ）に示すように、一般的なフォトリソグラフィー法を用いて、導体層１１上の配線パターン２１が形成される領域に亘って、例えば、ネガ型フォトレジスト材料塗布溶液を塗布してフォトレジスト材料塗布層３０を形成する。勿論、ポジ型フォトレジスト材料を用いてもよい。さらに、スプロケットホール２２内に位置決めピンを挿入して絶縁層１２の位置決めを行った後、フォトマスク３１を介して露光・現像することで、フォトレジスト材料塗布層３０をパターニングして、図３（ｄ）に示すような配線パターン用レジストパターン３２を形成する。次に、配線パターン用レジストパターン３２をマスクパターンとして導体層１１をエッチング液で溶解して除去し、さらに配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去することにより、図３（ｅ）に示すように配線パターン２１を形成する。続いて、必要に応じて配線パターン２１全体にスズメッキなどのメッキ処理を行った後、図３（ｆ）に示すように、塗布法により離型層１３を絶縁層１２の配線パターン２１側の面とは反対側の面上に形成する。この離型層１３は、塗布して乾燥するだけでもよいが、加熱ツールと熱融着しないという離型効果を向上させるためには、加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。次に、図３（ｇ）に示すように、例えば、スクリーン印刷法を用いて、ソルダーレジスト層２３を形成する。そして、ソルダーレジスト層２３で覆われていないインナーリード及びアウターリードに必要に応じて金属メッキ層を施す。金属メッキ層は特に限定されず、用途に応じて適宜設ければよく、スズメッキ、スズ合金メッキ、ニッケルメッキ、金メッキ、金合金メッキなどを施す。
【００６９】
以上説明した実施形態では、離型層１３の形成を配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去した後、ソルダーレジスト層２３を設ける前に行ったが、ソルダーレジスト層２３を設けた後のソルダーレジスト製造工程後に離型層１３を形成するようにしてもよい。このように離型層１３を形成すると、離型層１３がエッチング液やフォトレジストの剥離液等に曝されないので、離型効果が高いという利点がある。
【００７０】
このように、本発明の離型層は、配線パターン２１を形成するフォトリソグラフィー工程後そして半導体チップとのボンディング前までに形成するのが好ましい。これはフォトレジスト層の剥離工程で離型層が溶解する可能性があるからである。したがって、フォトレジスト工程終了直後、又はメッキ処理後、さらには、ソルダーレジスト層２３形成後等に離型層１３を設けるのが好ましい。勿論、フォトリソグラフィー工程より前に行ってもよい。
【００７１】
さらに、離型層は、転写法により形成してもよい。一例としては、図４に示すようなＣＯＦ用積層フィルム１０Ａを用いて上述したようにＣＯＦフィルムキャリアテープを製造してもよい。図４に示すＣＯＦ用積層フィルムは、まず、銅箔からなる導体層１１上に（図４（ａ））、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層１２ａを形成し（図４（ｂ））、溶剤を乾燥させて巻き取る。次に、キュア炉内で熱処理し、イミド化して絶縁層１２とする（図４（ｃ））。次に、基材となる転写用フィルム１４上に形成された離型層１３ａを絶縁層１２の導体層１１とは反対側に密着させ（図４（ｄ））、これを加熱処理した後、転写用フィルム１４を剥がし、離型層１３Ａを有するＣＯＦ用積層フィルム１０Ａとしたものである（図４（ｅ））。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ２とし、処理時間を０．１秒〜２時間とするのがよい。また、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。勿論、このような転写法により離型層１３Ａの形成をフォトリソグラフィーの後の工程等で行ってもよい。ここで、転写用フィルム１４の材質は、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＩ（ポリイミド）、及び液晶ポリマー等が挙げられる。このような転写用フィルム１４の厚さとしては、例えば、１５〜１００μｍ、好ましくは、２０〜７５μｍである。
【００７２】
本発明の半導体装置は、図５に示すように、このように製造されたＣＯＦフィルムキャリアテープ２０に半導体チップ３０を実装することにより製造される。すなわち、半導体チップ３０をチップステージ４１上に載置し、ＣＯＦフィルムキャリアテープ２０を搬送する。この状態で、所定位置に位置決めした後、上部クランパー４２が下降すると共に下部クランパー４３が上昇してＣＯＦフィルムキャリアテープ２０を固定し、この状態で加熱ツール４５が下降してテープを押し付け、加熱しながらさらに下降してＣＯＦフィルムキャリアテープ２０のインナーリードを半導体チップ３０のバンプ３１に所定時間押圧し、両者を接合する。なお、接合後、樹脂封止を行い、半導体装置とする。
【００７３】
なお、加熱ツール４５の温度は、押圧時間、圧力等の条件によっても異なるが、２００℃以上、好ましくは３５０℃以上である。本発明では、このように加熱ツール４５の温度を高温にしても、ＣＯＦフィルムキャリアテープ２０の加熱ツール４５との接触面に離型層１３が設けられているので、加熱ツール４５と熱融着することがない。すなわち、本発明によると、接合条件の温度を十分に高くできるので、十分な接合強度が確保でき、逆に、一定の接合強度を得るのに、加熱温度を高くすることにより、圧着時間を短縮することができるという利点がある。
【００７４】
（実施例１ａ〜１ｄ）
種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；実施例１ａ）、エスパネックス（商品名：新日鐵化学社製；実施例１ｂ）、ネオフレックス（商品名：三井化学社製；実施例１ｃ）およびユピセル（商品名：宇部興産社製；実施例１ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン（シラン系化合物を含有する）であるＳＲ２４１１（商品名：東レ・ダウコーニング・シリコーン社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【００７５】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、その後、樹脂封止して、半導体装置とした。なお、チップステージ温度は４５０℃一定とした（以下同様）。
【００７６】
（実施例２ａ〜２ｄ）
実施例１ａ〜１ｄと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；実施例２ａ）、エスパネックス（商品名：新日鐵化学社製；実施例２ｂ）、ネオフレックス（商品名：三井化学社製；実施例２ｃ）およびユピセル（商品名：宇部興産社製；実施例２ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン（シラザンを含有する）であるＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【００７７】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、その後、樹脂封止して、半導体装置とした。
【００７８】
（比較例１ａ〜１ｄ、２ａ〜２ｄ）
実施例１ａ〜１ｄ、２ａ〜２ｄで離型層を設けない以外は同様なＣＯＦフィルムキャリアテープを比較例１ａ〜１ｄ、２ａ〜２ｄとした。
【００７９】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、その後、樹脂封止して、半導体装置とした。
【００８０】
（試験例１）
実施例１ａ〜１ｄ、２ａ〜２ｄおよび比較例１ａ〜１ｄ、２ａ〜２ｄの半導体装置の製造の際の加熱ツール温度を２６０〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表１に示す。
【００８１】
この結果、実施例１ａ〜１ｄ及び実施例２ａ〜２ｄでは、離型層を有さない比較例１ａ〜１ｄ、２ａ〜２ｄと比較して顕著な付着防止効果を示した。
【００８２】
また、離型層の有無により、樹脂封止用のアンダーフィル材（樹脂）の注入状況に差は見られなかった。
【００８３】
【表１】
【００８４】
（実施例３ａ〜３ｄ）
実施例１ａ〜１ｄと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；実施例３ａ）、エスパネックス（商品名：新日鐵化学社製；実施例３ｂ）、ネオフレックス（商品名：三井化学社製；実施例３ｃ）およびユピセル（商品名：宇部興産社製；実施例３ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系オイルであるＳＲＸ３１０（商品名：東レ・ダウコーニング・シリコーン社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【００８５】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４００℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【００８６】
（比較例３ａ〜３ｄ）
実施例３ａ〜３ｄで離型層を設けない以外は同様なＣＯＦフィルムキャリアテープを比較例３ａ〜３ｄとした。
【００８７】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４００℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、半導体装置とした。
【００８８】
（試験例２）
実施例３ａ〜３ｄおよび比較例３ａ〜３ｄの半導体装置の製造の際の加熱ツール温度を２６０℃〜４００℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表２に示す。
【００８９】
この結果、実施例３ａ〜３ｃは、比較例３ａ〜３ｃと比較して顕著な効果が認められた。なお、実施例３ｄは、比較例３ｄと差はあるものの、効果は顕著ではなかった。しかしながら、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には２００〜３５０℃程度の場合もあるので、付着温度が上昇する点では有効である。
【００９０】
【表２】
【００９１】
（実施例４ａ〜４ｈ）
ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）の塗布時期を、ＣＯＦ用積層フィルムの原料に塗布し３時間以上乾燥して離型層を形成した（実施例４ａ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｂ）、導体層のパターニング前クリーニング工程で塗布し３時間以上乾燥して離型層を形成した（実施例４ｃ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｄ）、導体層パターニング用のフォトレジスト現像をした後に塗布し３時間以上乾燥して離型層を形成した（実施例４ｅ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｆ）、導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し３時間以上乾燥して離型層を形成した（実施例４ｇ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｈ）以外は、実施例１ａと同様にＣＯＦフィルムキャリアテープを製造した。
【００９２】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を３４０℃〜４９０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【００９３】
（試験例３）
実施例４ａ〜４ｈの半導体装置の製造の際の加熱ツール温度を３４０℃〜４９０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表３に示す。
【００９４】
この結果、フォトリソグラフィー工程のフォトレジストの剥離の際に離型層が溶解されるためか、その後に離型層を形成した実施例４ｇ、４ｈが付着防止効果が高かった。また、離型層を塗布法で設ける場合には、自然乾燥よりも加熱処理した方が付着防止効果が向上することも認められた。
【００９５】
【表３】
【００９６】
（実施例５ａ〜５ｅ）
ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）の希釈倍率を変化させて実施例４ａ〜４ｈと同様に導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し３時間以上乾燥して離型層を形成したものと、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成したものとをそれぞれ製造した（実施例５ａ〜５ｅ）。この場合、希釈倍率を原液のままから２倍、３倍、５倍、１０倍と酢酸エチルで希釈したシリコーン系レジンを用いたが、この場合の離型層の厚さ（計算値）を算出した。
【００９７】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を３２０℃〜４６０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【００９８】
（試験例４）
実施例５ａ〜５ｅの半導体装置製造の際の加熱ツール温度を３２０℃〜４６０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表４に示す。
【００９９】
この結果、離型層が、０．０５μｍ以上、好ましくは０．１μｍを越える実施例５ａ〜５ｃで付着防止効果が特に顕著であった。
【０１００】
【表４】
【０１０１】
（実施例６）
導体層としての厚さ９μｍの超低粗度銅箔上に、絶縁層として塗布法により厚さ４０μｍのポリイミド層を形成し、絶縁層の導体層とは反対側に転写法により厚さ０．１μｍのシリコーン系化合物からなる離型層を設けて実施例６のＣＯＦ用積層フィルムとした。なお、シリコーン系化合物からなる離型層を転写した後、１２０℃で加熱処理した。
【０１０２】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０３】
（実施例７）
実施例６で離型層を転写後、加熱処理を行わない以外は同様にして実施例７のＣＯＦ用積層フィルムとした。
【０１０４】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０５】
（実施例８）
実施例６において、ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を用いて形成したシリコーン系化合物を転写して離型層とした以外は同様にして実施例８のＣＯＦ用積層フィルムとした。
【０１０６】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０７】
（比較例４）
離型層を設けない以外は実施例６と同様にしてＣＯＦ用積層フィルムとした。
【０１０８】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０９】
（試験例５）
実施例６〜８および比較例４の半導体装置の製造の際の加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表５に示す。
【０１１０】
この結果、比較例４では３００℃を超えると付着が生じたが、実施例７では３２０℃を超えた際に一部に付着が生じる程度まで付着性が良好になり、実施例６及び８では４００℃を越えるまでは付着が全く生じなかった。なお、実施例７は、比較例４と差はあるものの、効果は顕著ではなかったが、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には２００〜３５０℃程度の場合もあるので、付着温度が上昇する点では有効である。
【０１１１】
【表５】
【０１１２】
（実施例９ａ〜９ｃ）
エスパーフレックス（商品名：住友金属鉱山社製）に、離型剤として、シリカゾル系のコルコートＰ（商品名：コルコート株式会社製；実施例９ａ）、コルコートＮ−１０３Ｘ（商品名：コルコート株式会社製；実施例９ｂ）、シラン化合物系のコルコートＳＰ−２０１４Ｓ（商品名、コルコート株式会社製；実施例９ｃ）を用い、配線パターン全体にスズメッキを施した後、ベースフィルムに離型剤を塗布し、１２０℃の加熱温度で６０分間乾燥して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【０１１３】
また、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を４４０℃〜４８０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１１４】
（試験例６）
実施例９ａ〜９ｃの半導体装置の製造の際の加熱ツール温度を４４０℃〜４８０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表６に示す。
【０１１５】
この結果、実施例９ａ〜９ｃは、上述した実施例と同様に顕著な効果が認められた。
【０１１６】
【表６】
【０１１７】
（試験例７）
実施例２ａ、８および９ａにおいて作製したＣＯＦフィルムキャリアテープに、加熱ツール温度を４００℃として半導体チップを実装して半導体装置とした。また、比較例２ａにおいて作製したＣＯＦフィルムキャリアテープに、加熱ツール温度を２８０℃として半導体チップを実装して半導体装置とした。そして、これらの半導体装置のそれぞれの加熱ツール接触側の絶縁層をオージェ電子分光装置（ＳＡＭ）で観察した。
【０１１８】
この結果、実施例２ａ、８および９ａの半導体装置の離型層が設けられた絶縁層の表面の少なくとも半導体チップの投影領域には、連続的に又は間欠的な島状に離型剤に起因したＳｉが検出されたが、比較例２ａの絶縁層表面には、Ｓｉが観察されなかった。なお、絶縁層中に含有されるＳｉ化合物は塊状なものとして観察されるので、絶縁層表面に分布するＳｉ成分とは区別できる。
【０１１９】
【発明の効果】
以上説明したように、本発明の半導体装置は、フレキシブルプリント配線板に特定のシリコーン系化合物からなる離型層を設けることにより、半導体チップ実装時に加熱ツールやステージと絶縁層とが熱融着するのを防止することができ、半導体チップ実装ラインの信頼性及び生産性を向上させるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面図である。
【図２】本発明の一実施形態に用いるＣＯＦフィルムキャリアテープを示す概略構成図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図３】本発明の一実施形態に用いるＣＯＦフィルムキャリアテープの製造方法の一例を示す断面図である。
【図４】本発明の他の実施形態に用いるＣＯＦ用積層フィルムの断面図である。
【図５】本発明の一実施形態に用いる半導体装置の製造方法を示す断面図である。
【符号の説明】
１０，１０Ａ ＣＯＦ用積層フィルム
１１ 導体層
１２ 絶縁層
１３，１３Ａ 離型層
２０ ＣＯＦフィルムキャリアテープ
２１ 配線パターン
２２ スプロケットホール
２３ ソルダーレジスト層
３０ 半導体チップ
３１ バンプ
【発明の属する技術分野】
本発明は、ＣＯＦフィルムキャリアテープ、ＣＯＦ用フレキシブルプリント回路（ＦＰＣ）などのフレキシブルプリント配線板にＩＣあるいはＬＳＩなどの電子部品（半導体チップ）を実装した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、Ｔ−ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）テープ、ＡＳＩＣテープ、ＦＰＣ（フレキシブルプリント回路）等の電子部品実装用フィルムキャリアテープを用いた実装方式が採用されている。特に、パーソナルコンピュータ、携帯電話等のように、高精細化、薄型化、液晶画面の額縁面積の狭小化が要望されている液晶表示素子（ＬＣＤ）を使用する電子産業において、その重要性が高まっている。
【０００３】
また、より小さいスペースで、より高密度の実装を行う実装方法として、裸の半導体チップをフレキシブルプリント配線板上に直接搭載するＣＯＦ（チップ・オン・フィルム）が実用化されている。
【０００４】
このＣＯＦに用いられるフレキシブルプリント配線板はデバイスホールを具備しないので、導体層と絶縁層とが予め積層された積層フィルムが用いられ、ＩＣチップの配線パターン上への直接搭載の際には、例えば、絶縁層を透過して視認されるインナーリードや位置決めマークを介して位置決めを行い、その状態で加熱ツールによりＩＣチップと、配線パターン、すなわちインナーリードとの接合が行われる（例えば、特許文献１等参照）。
【０００５】
【特許文献１】
特開２００２−２８９６５１号公報（図４〜図６、段落［０００４］、［０００５］等）
【０００６】
【発明が解決しようとする課題】
このような半導体チップの実装は、絶縁層が加熱ツールに直接接触した状態で行われるが、この状態で加熱ツールによりかなり高温に加熱されるので、絶縁層が加熱ツールに融着する現象が生じ、製造装置の停止の原因となり、また、テープの変形が生じるという問題がある。また、加熱ツールと融着した場合には、加熱ツールに汚れが発生し、信頼性、生産性を阻害するという問題があった。
【０００７】
このような加熱ツールの融着は、デバイスホールのないＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣへの半導体チップの実装の際に問題となる。
【０００８】
本発明は、このような事情に鑑み、絶縁層が加熱ツールやステージに熱融着することがなく、半導体チップ実装ラインの信頼性及び生産性を向上させる半導体装置及びその製造方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
前記課題を解決する本発明の第１の態様は、絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを有すると共に前記絶縁層の前記半導体チップが実装される側とは反対側の面上に離型層が設けられているＣＯＦ用フレキシブルプリント配線板上に、半導体チップを実装したことを特徴とする半導体装置にある。
【００１０】
かかる第１の態様では、半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００１１】
本発明の第２の態様は、第１の態様において、前記離型層が、シリコーン系化合物からなることを特徴とする半導体装置にある。
【００１２】
かかる第２の態様では、加熱ツールと接触する離型層がシリコーン系化合物からなるので、熱融着等が確実に防止される。
【００１３】
本発明の第３の態様は、第２の態様において、前記半導体チップの投影領域に、連続的に又は間欠的な島状にシリコーン系化合物又はシリコンが存在することを特徴とする半導体装置にある。
【００１４】
かかる第３の態様では、半導体チップ実装後、その半導体チップを投影した絶縁層の反対側に離型層に起因するシリコーン系化合物又はシリコンが観察される。
【００１５】
本発明の第４の態様は、第２の態様において、前記離型層が、シロキサン化合物、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤により形成されたことを特徴とする半導体装置にある。
【００１６】
かかる第４の態様では、加熱ツールと接触する離型層が、シロキサン化合物、シラン化合物、又はシリカゾルを含有する離型剤により形成され、これにより、熱融着等が確実に防止される。
【００１７】
本発明の第５の態様は、第１〜４の何れかの態様において、前記離型層が、前記離型剤の溶液を塗布し、加熱処理することにより形成されたものであることを特徴とする半導体装置にある。
【００１８】
かかる第５の態様では、塗布法により熱融着が確実に防止される離型層が形成される。
【００１９】
本発明の第６の態様は、第１〜４の何れかの態様において、前記離型層が、基材となる転写用フィルムに形成された離型層を転写することにより形成されたものであることを特徴とする半導体装置にある。
【００２０】
かかる第６の態様では、離型層が転写法により容易に形成される。
【００２１】
本発明の第７の態様は、第１〜６の何れかの態様において、前記ＣＯＦ用フレキシブルプリント配線板が、ＣＯＦフィルムキャリアテープであることを特徴とする半導体装置にある。
【００２２】
かかる第７の態様では、ＣＯＦフィルムキャリアテープへの半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００２３】
本発明の第８の態様は、絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを有すると共に前記絶縁層の前記半導体チップが実装される側とは反対側の面上に離型層が設けられているＣＯＦ用フレキシブルプリント配線板を製造する工程と、このＣＯＦ用フレキシブルプリント配線板上に半導体チップを実装する工程とを具備することを特徴とする半導体装置の製造方法にある。
【００２４】
かかる第８の態様では、半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００２５】
本発明の第９の態様は、第８の態様において、前記半導体チップの実装の際に前記離型層に直接接触する加熱ツールが、２００℃以上に加熱されていることを特徴とする半導体装置の製造方法にある。
【００２６】
かかる第９の態様では、半導体チップ実装時に、２００℃以上に加熱された加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００２７】
本発明の第１０の態様は、第８又は９の態様において、前記離型層が、シリコーン系化合物からなることを特徴とする半導体装置の製造方法にある。
【００２８】
かかる第１０の態様では、加熱ツールと接触する離型層がシリコーン系化合物からなるので、熱融着等が確実に防止される。
【００２９】
本発明の第１１の態様は、第１０の態様において、前記半導体チップの投影領域に、連続的に又は間欠的な島状にシリコーン化合物又はシリコンが存在することを特徴とする半導体装置の製造方法にある。
【００３０】
かかる第１１の態様では、半導体チップ実装後、その半導体チップを投影した絶縁層の反対側に離型剤に起因するシリコーン系化合物又はシリコンが観察される。
【００３１】
本発明の第１２の態様は、第１０の態様において、前記離型層が、シロキサン化合物、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤により形成されたことを特徴とする半導体装置の製造方法にある。
【００３２】
かかる第１２の態様では、加熱ツールと接触する離型層が、シロキサン化合物、シラン化合物、又はシリカゾルを含有する離型剤により形成され、これにより、熱融着等が確実に防止される。
【００３３】
本発明の第１３の態様は、第８〜１２の何れかの態様において、前記離型層が、前記離型剤の溶液を塗布し、加熱処理することにより形成されたものであることを特徴とする半導体装置の製造方法にある。
【００３４】
かかる第１３の態様では、塗布法により熱融着が確実に防止される離型層が形成される。
【００３５】
本発明の第１４の態様は、第８〜１２の何れかの態様において、前記離型層が、基材となる転写用フィルムに形成された離型層を転写することにより形成されたものであることを特徴とする半導体装置の製造方法にある。
【００３６】
かかる第１４の態様では、離型層が転写法により容易に形成される。
【００３７】
本発明の第１５の態様は、第８〜１４の何れかの態様において、前記ＣＯＦ用フレキシブルプリント配線板が、ＣＯＦフィルムキャリアテープであることを特徴とする半導体装置の製造方法にある。
【００３８】
かかる第１５の態様では、ＣＯＦフィルムキャリアテープへの半導体チップ実装時に、加熱ツールが離型層と接触するが、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
【００３９】
本発明の半導体装置に用いられるＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣなどのＣＯＦ用フレキシブルプリント配線板は、導体層と絶縁層とを有する。かかるＣＯＦ用フレキシブルプリント配線板に用いられる導体層と絶縁層との積層フィルムとしては、ポリイミドフィルムなどの絶縁フィルムにニッケルなどの密着強化層をスパッタした後、銅メッキを施した積層フィルムを挙げることができる。また、積層フィルムとしては、銅箔にポリイミドフィルムを塗布法により積層したキャスティングタイプや、銅箔に熱可塑性樹脂・熱硬化性樹脂などを介し絶縁フィルムを熱圧着した熱圧着タイプの積層フィルムを挙げることができる。本発明では、何れを用いてもよい。
【００４０】
本発明に用いるＣＯＦ用フレキシブルプリント配線板は、上述した積層フィルムの導体層とは反対側の絶縁層に離型層を設けたものである。かかる離型層は、半導体チップの実装時に加熱ツールと密着しないような離型性を有しており且つこのような加熱により熱融着しない材料で形成されていればよく、有機材料でも無機材料でもよい。例えば、シリコーン系離型剤、エポキシ系離型剤、フッ素系離型剤などを用いるのが好ましい。
【００４１】
このような離型層は、シリコーン系化合物、エポキシ系化合物又はフッ素系化合物からなるのが好ましいが、特に、シリコーン系化合物からなるもの、すなわち、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を有する化合物を形成するものがよい。シリコーン系化合物からなる離型層は、比較的容易に形成でき、半導体装置実装面に転写したとしても、半導体チップ実装後のモールド樹脂の接着性に悪影響を起こし難いからである。
【００４２】
ここで、シリコーン系化合物、特に、シロキサン結合を有する化合物からなる離型層を形成する離型剤としては、シリコーン系離型剤を挙げることができ、具体的には、ジシロキサン、トリシロキサンなどのシロキサン化合物から選択される少なくとも一種を含有するものである。
【００４３】
また、好ましい離型剤としては、塗布後反応によりシリコーン系化合物に変化する化合物、すなわち、モノシラン、ジシラン、トリシランなどのシラン化合物、又はシリカゾル系化合物等を含む離型剤を用いるのが好ましい。
【００４４】
さらに、特に好ましい離型剤としては、シラン化合物の一種であるアルコキシシラン化合物や、シロキサン結合の前駆体であるＳｉ−ＮＨ−Ｓｉ構造を有する、ヘキサメチルジシラザン、ペルヒドロポリシラザンなどのシラザン化合物を含有する離型剤を挙げることができる。これらは、塗布することにより、又は塗布後空気中の水分等と反応することにより、シロキサン結合を有する化合物となるが、例えば、シラザン化合物については、Ｓｉ−ＮＨ−Ｓｉ構造が残存している状態であってもよい。
【００４５】
このように、離型剤を塗布した後、反応により変化して形成されたシリコーン系化合物からなる離型層が特に好ましい。
【００４６】
このような各種離型剤は、一般的には溶剤として有機溶剤を含有しているが、水溶液タイプのもの又はエマルジョンタイプのものを用いてもよい。
【００４７】
具体例としては、ジメチルシロキサンを主成分とするシリコーン系オイル、メチルトリ（メチルエチルケトオキシム）シラン、トルエン、リグロインを成分とするシリコーン系レジンＳＲ２４１１（商品名：東レ・ダウコーニング・シリコーン社製）、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）などを挙げることができる。また、シラン化合物を含有するコルコートＳＰ−２０１４Ｓ（商品名：コルコート株式会社製）などを挙げることができる。さらに、シリカゾルを含有する離型剤としては、コルコートＰ、Ｎ−１０３Ｘ（商品名：コルコート株式会社製）などを挙げることができる。なお、シリカゾルに含まれるシリカの粒子径は、例えば、０．００５〜０．００８μｍ［５０〜８０Å（オングストローム）］である。
【００４８】
ここで、半導体チップの実装時に加熱ツールと密着しないという離型性を有しており且つこのような加熱により熱融着しないという効果の点では、シラザン化合物を含有する離型剤でシリコーン系化合物からなる離型層を設けるのが特に好ましい。このようなシラザン化合物を含有する離型剤の一例としては、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を挙げることができる。
【００４９】
かかる離型層の形成方法は特に限定されず、離型剤又はその溶液をスプレー、ディッピング、又はローラー塗布などにより塗布してもよいし、基材フィルムに形成された離型層を転写するようにしてもよい。また、何れの場合にも、絶縁層と離型層との間の剥離を防止するために、加熱処理等により両者の間の接合力を高めるようにしてもよい。また、離型層は、必ずしも全体的に均一に設けられている必要はなく、間隔をおいて島状に設けられていてもよい。例えば、ＣＯＦフィルムキャリアテープに転写する場合には、後述するスプロケットホールの間の領域、あるいは後工程にて半導体チップ（ＩＣ）を実装する領域に対応して連続的に又は間欠的な島状に設けられていてもよい。
【００５０】
また、離型層は、半導体実装時までに設けられていればよいので、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設けてあってもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
【００５１】
例えば、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設ける場合などは、転写法を用いるのが好ましい。また、導体層をパターニングした後設ける場合には、塗布法を用いるのが好ましいが、勿論これに限定されず、導体層のパターニング前の初期の段階で塗布法により設けてもよいし、導体層のパターニング後に転写法により設けるようにしてもよい。
【００５２】
本発明の一製造方法では、離型層は、フォトリソグラフィー後、半導体実装時までに設けられていればよい。これは、フォトレジスト層の剥離液等により離型層が溶解する虞があるためであり、導体層をエッチング後、配線パターン用レジストマスクを除去後設けるようにするのが好ましい。すなわち、レジストマスクを除去後、スズメッキを施した後の工程、または、レジストマスクを除去後、ソルダーレジスト層を設け、リード電極にメッキを施した後の工程等に設けるのが好ましい。また、このような離型層は、離型剤の溶液を塗布し、自然乾燥により形成するようにしてもよいが、接合強度を高めるために加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。
【００５３】
また、本発明の他の製造方法では、離型層は、基材である転写用フィルムに形成された離型層を絶縁層の導体層とは反対側、すなわち、半導体チップ（ＩＣ）を実装する側とは反対側の面上に転写するようにする。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ２とし、処理時間を０．１秒〜２時間とするのがよい。さらに、絶縁層と離型層との間の剥離を防止するために、転写後、加熱処理等により両者の間の接合力を高めるようにしてもよい。このときの加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。
【００５４】
かかる転写法では離型層は、半導体実装時までに設けられていればよいので、導体層を設けていない絶縁層に予め設けてもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。
【００５５】
例えば、導体層を設けていない絶縁層に予め設ける場合などは、転写法を行うのに好適である。また、製造工程の初期段階で転写法により離型層を設ける場合、離型層が形成された基材フィルムを剥がさないで補強フィルムとして使用し、最終工程で基材フィルムを剥がすようにしてもよい。
【００５６】
本発明の半導体装置は、このように製造したＣＯＦ用フレキシブルプリント配線板に半導体チップを実装する。実装方法は特に限定されないが、例えば、チップステージ上に載置された半導体チップ上にＣＯＦ用フレキシブルプリント配線板を位置決め配置し、加熱ツールをＣＯＦ用フレキシブルプリント配線板に押しあてて半導体チップを実装する。この際に、加熱ツールは、最低でも２００℃以上、場合によっては３５０℃以上に加熱されるが、絶縁層上に離型層が形成されているので、両者の間に熱融着が生じる虞がない。
【００５７】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体装置を図面に基づいて説明する。なお、以下の実施形態ではＣＯＦフィルムキャリアテープを例にとって説明するが、ＣＯＦ用ＦＰＣについても同様に実施できることはいうまでもない。
【００５８】
図１には、一実施形態に係る半導体装置の断面図を示す。同図に示すように、ＣＯＦフィルムキャリアテープ２０は、銅箔からなる導体層１１とポリイミドフィルムからなる絶縁層１２とを有し、導体層１１をパターニングした配線パターン２１と、配線パターン２１の幅方向両側に設けられたスプロケットホール２２とを有する。また、配線パターン２１は、絶縁層１２の表面に連続的に設けられており、絶縁層１２の配線パターン２１とは反対側、すなわち、半導体チップ３０が実装される側とは反対側の面上には、離型層１３が設けられている。さらに、配線パターン２１上には、ソルダーレジスト材料塗布溶液をスクリーン印刷法にて塗布して形成したソルダーレジスト層２３を有し、この上に半導体チップ３０が実装され、半導体チップ３０のバンプ３１と配線パターン２１のインナーリードとが接合されている。なお、配線パターンは、絶縁層の両面に形成されていてもよく（２−ｍｅｔａｌ ＣＯＦフィルムキャリアテープ）、この場合には、加熱ツールが接触する領域のみに離型剤を塗布、あるいは転写用離型層を転写することで、離型層を形成すればよい。
【００５９】
以下、まず、本発明の半導体装置に用いるＣＯＦフィルムキャリアテープを実施例に基づいて説明する。
【００６０】
図２には、一実施形態に係るＣＯＦフィルムキャリアテープ２０を、図３には、その一製造工程を示す。
【００６１】
図２（ａ）、（ｂ）及び図３に示すように、本実施形態のＣＯＦフィルムキャリアテープ２０は、銅層からなる導体層１１とポリイミドフィルムからなる絶縁層１２とからなるＣＯＦ用積層フィルムを用いて製造されたものであり、導体層１１をパターニングした配線パターン２１と、配線パターン２１の幅方向両側に設けられたスプロケットホール２２とを有する。また、配線パターン２１は、絶縁層１２の表面に連続的に設けられている。さらに、配線パターン２１上には、ソルダーレジスト材料塗布溶液をスクリーン印刷法にて塗布して形成したソルダーレジスト層２３を有する。
【００６２】
ここで、導体層１１としては、銅の他、金、銀などを使用することもできるが、銅層が一般的である。また、銅層としては、蒸着やメッキで形成した銅層、電解銅箔、圧延銅箔など何れも使用することができる。導体層１１の厚さは、一般的には、１〜７０μｍであり、好ましくは、５〜３５μｍである。
【００６３】
一方、絶縁層１２としては、ポリイミドの他、ポリエステル、ポリアミド、ポリエーテルサルホン、液晶ポリマーなどを用いることができるが、ピロメリット酸２無水物と４，４’−ジアミノジフェニルエーテルの重合によって得られる全芳香族ポリイミドを用いるのが好ましい。なお、絶縁層１２の厚さは、一般的には、１２．５〜１２５μｍであり、好ましくは、１２．５〜７５μｍ、さらに好ましくは１２．５〜５０μｍである。
【００６４】
ここで、ＣＯＦ用積層フィルムは、例えば、銅箔からなる導体層１１上に、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層を形成し、溶剤を乾燥させて巻き取り、次いで、酸素をパージしたキュア炉内で熱処理し、イミド化して絶縁層１２とすることにより形成されるが、勿論、これに限定されるものではない。
【００６５】
一方、離型層１３は、シラザン化合物を含有するシリコーン系離型剤やシリカゾルを含有するからなる離型剤を用いて形成することができる。離型層１３は、離型剤を塗布等により設けた後、加熱処理して絶縁層１２と強固に接合するのが好ましい。なお、離型層１３の厚さは、例えば、０．１〜１μｍである。
【００６６】
このような本発明のＣＯＦフィルムキャリアテープは、例えば、搬送されながら半導体チップの実装やプリント基板などへの電子部品の実装工程に用いられ、ＣＯＦ実装されるが、この際、絶縁層１２の光透過性が５０％以上あるので、絶縁層１２側から配線パターン２１（例えば、インナーリード）をＣＣＤ等で画像認識することができ、さらに、実装する半導体チップやプリント基板の配線パターンを認識することができ、画像処理により相互の位置合わせを良好に行うことができ、高精度に電子部品を実装することができる。
【００６７】
次に、上述したＣＯＦフィルムキャリアテープの一製造方法を図３を参照しながら説明する。
【００６８】
図３（ａ）に示すように、ＣＯＦ用積層フィルム１０を用意し、図３（ｂ）に示すように、パンチング等によって、導体層１１及び絶縁層１２を貫通してスプロケットホール２２を形成する。このスプロケットホール２２は、絶縁層１２の表面上から形成してもよく、また、絶縁層１２の裏面から形成してもよい。次に、図３（ｃ）に示すように、一般的なフォトリソグラフィー法を用いて、導体層１１上の配線パターン２１が形成される領域に亘って、例えば、ネガ型フォトレジスト材料塗布溶液を塗布してフォトレジスト材料塗布層３０を形成する。勿論、ポジ型フォトレジスト材料を用いてもよい。さらに、スプロケットホール２２内に位置決めピンを挿入して絶縁層１２の位置決めを行った後、フォトマスク３１を介して露光・現像することで、フォトレジスト材料塗布層３０をパターニングして、図３（ｄ）に示すような配線パターン用レジストパターン３２を形成する。次に、配線パターン用レジストパターン３２をマスクパターンとして導体層１１をエッチング液で溶解して除去し、さらに配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去することにより、図３（ｅ）に示すように配線パターン２１を形成する。続いて、必要に応じて配線パターン２１全体にスズメッキなどのメッキ処理を行った後、図３（ｆ）に示すように、塗布法により離型層１３を絶縁層１２の配線パターン２１側の面とは反対側の面上に形成する。この離型層１３は、塗布して乾燥するだけでもよいが、加熱ツールと熱融着しないという離型効果を向上させるためには、加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。次に、図３（ｇ）に示すように、例えば、スクリーン印刷法を用いて、ソルダーレジスト層２３を形成する。そして、ソルダーレジスト層２３で覆われていないインナーリード及びアウターリードに必要に応じて金属メッキ層を施す。金属メッキ層は特に限定されず、用途に応じて適宜設ければよく、スズメッキ、スズ合金メッキ、ニッケルメッキ、金メッキ、金合金メッキなどを施す。
【００６９】
以上説明した実施形態では、離型層１３の形成を配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去した後、ソルダーレジスト層２３を設ける前に行ったが、ソルダーレジスト層２３を設けた後のソルダーレジスト製造工程後に離型層１３を形成するようにしてもよい。このように離型層１３を形成すると、離型層１３がエッチング液やフォトレジストの剥離液等に曝されないので、離型効果が高いという利点がある。
【００７０】
このように、本発明の離型層は、配線パターン２１を形成するフォトリソグラフィー工程後そして半導体チップとのボンディング前までに形成するのが好ましい。これはフォトレジスト層の剥離工程で離型層が溶解する可能性があるからである。したがって、フォトレジスト工程終了直後、又はメッキ処理後、さらには、ソルダーレジスト層２３形成後等に離型層１３を設けるのが好ましい。勿論、フォトリソグラフィー工程より前に行ってもよい。
【００７１】
さらに、離型層は、転写法により形成してもよい。一例としては、図４に示すようなＣＯＦ用積層フィルム１０Ａを用いて上述したようにＣＯＦフィルムキャリアテープを製造してもよい。図４に示すＣＯＦ用積層フィルムは、まず、銅箔からなる導体層１１上に（図４（ａ））、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層１２ａを形成し（図４（ｂ））、溶剤を乾燥させて巻き取る。次に、キュア炉内で熱処理し、イミド化して絶縁層１２とする（図４（ｃ））。次に、基材となる転写用フィルム１４上に形成された離型層１３ａを絶縁層１２の導体層１１とは反対側に密着させ（図４（ｄ））、これを加熱処理した後、転写用フィルム１４を剥がし、離型層１３Ａを有するＣＯＦ用積層フィルム１０Ａとしたものである（図４（ｅ））。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ２とし、処理時間を０．１秒〜２時間とするのがよい。また、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。勿論、このような転写法により離型層１３Ａの形成をフォトリソグラフィーの後の工程等で行ってもよい。ここで、転写用フィルム１４の材質は、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＩ（ポリイミド）、及び液晶ポリマー等が挙げられる。このような転写用フィルム１４の厚さとしては、例えば、１５〜１００μｍ、好ましくは、２０〜７５μｍである。
【００７２】
本発明の半導体装置は、図５に示すように、このように製造されたＣＯＦフィルムキャリアテープ２０に半導体チップ３０を実装することにより製造される。すなわち、半導体チップ３０をチップステージ４１上に載置し、ＣＯＦフィルムキャリアテープ２０を搬送する。この状態で、所定位置に位置決めした後、上部クランパー４２が下降すると共に下部クランパー４３が上昇してＣＯＦフィルムキャリアテープ２０を固定し、この状態で加熱ツール４５が下降してテープを押し付け、加熱しながらさらに下降してＣＯＦフィルムキャリアテープ２０のインナーリードを半導体チップ３０のバンプ３１に所定時間押圧し、両者を接合する。なお、接合後、樹脂封止を行い、半導体装置とする。
【００７３】
なお、加熱ツール４５の温度は、押圧時間、圧力等の条件によっても異なるが、２００℃以上、好ましくは３５０℃以上である。本発明では、このように加熱ツール４５の温度を高温にしても、ＣＯＦフィルムキャリアテープ２０の加熱ツール４５との接触面に離型層１３が設けられているので、加熱ツール４５と熱融着することがない。すなわち、本発明によると、接合条件の温度を十分に高くできるので、十分な接合強度が確保でき、逆に、一定の接合強度を得るのに、加熱温度を高くすることにより、圧着時間を短縮することができるという利点がある。
【００７４】
（実施例１ａ〜１ｄ）
種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；実施例１ａ）、エスパネックス（商品名：新日鐵化学社製；実施例１ｂ）、ネオフレックス（商品名：三井化学社製；実施例１ｃ）およびユピセル（商品名：宇部興産社製；実施例１ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン（シラン系化合物を含有する）であるＳＲ２４１１（商品名：東レ・ダウコーニング・シリコーン社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【００７５】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、その後、樹脂封止して、半導体装置とした。なお、チップステージ温度は４５０℃一定とした（以下同様）。
【００７６】
（実施例２ａ〜２ｄ）
実施例１ａ〜１ｄと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；実施例２ａ）、エスパネックス（商品名：新日鐵化学社製；実施例２ｂ）、ネオフレックス（商品名：三井化学社製；実施例２ｃ）およびユピセル（商品名：宇部興産社製；実施例２ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン（シラザンを含有する）であるＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【００７７】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、その後、樹脂封止して、半導体装置とした。
【００７８】
（比較例１ａ〜１ｄ、２ａ〜２ｄ）
実施例１ａ〜１ｄ、２ａ〜２ｄで離型層を設けない以外は同様なＣＯＦフィルムキャリアテープを比較例１ａ〜１ｄ、２ａ〜２ｄとした。
【００７９】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、その後、樹脂封止して、半導体装置とした。
【００８０】
（試験例１）
実施例１ａ〜１ｄ、２ａ〜２ｄおよび比較例１ａ〜１ｄ、２ａ〜２ｄの半導体装置の製造の際の加熱ツール温度を２６０〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表１に示す。
【００８１】
この結果、実施例１ａ〜１ｄ及び実施例２ａ〜２ｄでは、離型層を有さない比較例１ａ〜１ｄ、２ａ〜２ｄと比較して顕著な付着防止効果を示した。
【００８２】
また、離型層の有無により、樹脂封止用のアンダーフィル材（樹脂）の注入状況に差は見られなかった。
【００８３】
【表１】
（実施例３ａ〜３ｄ）
実施例１ａ〜１ｄと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；実施例３ａ）、エスパネックス（商品名：新日鐵化学社製；実施例３ｂ）、ネオフレックス（商品名：三井化学社製；実施例３ｃ）およびユピセル（商品名：宇部興産社製；実施例３ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系オイルであるＳＲＸ３１０（商品名：東レ・ダウコーニング・シリコーン社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【００８５】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４００℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【００８６】
（比較例３ａ〜３ｄ）
実施例３ａ〜３ｄで離型層を設けない以外は同様なＣＯＦフィルムキャリアテープを比較例３ａ〜３ｄとした。
【００８７】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４００℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、半導体装置とした。
【００８８】
（試験例２）
実施例３ａ〜３ｄおよび比較例３ａ〜３ｄの半導体装置の製造の際の加熱ツール温度を２６０℃〜４００℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表２に示す。
【００８９】
この結果、実施例３ａ〜３ｃは、比較例３ａ〜３ｃと比較して顕著な効果が認められた。なお、実施例３ｄは、比較例３ｄと差はあるものの、効果は顕著ではなかった。しかしながら、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には２００〜３５０℃程度の場合もあるので、付着温度が上昇する点では有効である。
【００９０】
【表２】
（実施例４ａ〜４ｈ）
ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）の塗布時期を、ＣＯＦ用積層フィルムの原料に塗布し３時間以上乾燥して離型層を形成した（実施例４ａ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｂ）、導体層のパターニング前クリーニング工程で塗布し３時間以上乾燥して離型層を形成した（実施例４ｃ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｄ）、導体層パターニング用のフォトレジスト現像をした後に塗布し３時間以上乾燥して離型層を形成した（実施例４ｅ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｆ）、導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し３時間以上乾燥して離型層を形成した（実施例４ｇ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｈ）以外は、実施例１ａと同様にＣＯＦフィルムキャリアテープを製造した。
【００９２】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を３４０℃〜４９０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【００９３】
（試験例３）
実施例４ａ〜４ｈの半導体装置の製造の際の加熱ツール温度を３４０℃〜４９０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表３に示す。
【００９４】
この結果、フォトリソグラフィー工程のフォトレジストの剥離の際に離型層が溶解されるためか、その後に離型層を形成した実施例４ｇ、４ｈが付着防止効果が高かった。また、離型層を塗布法で設ける場合には、自然乾燥よりも加熱処理した方が付着防止効果が向上することも認められた。
【００９５】
【表３】
（実施例５ａ〜５ｅ）
ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）の希釈倍率を変化させて実施例４ａ〜４ｈと同様に導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し３時間以上乾燥して離型層を形成したものと、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成したものとをそれぞれ製造した（実施例５ａ〜５ｅ）。この場合、希釈倍率を原液のままから２倍、３倍、５倍、１０倍と酢酸エチルで希釈したシリコーン系レジンを用いたが、この場合の離型層の厚さ（計算値）を算出した。
【００９７】
さらに、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を３２０℃〜４６０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【００９８】
（試験例４）
実施例５ａ〜５ｅの半導体装置製造の際の加熱ツール温度を３２０℃〜４６０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表４に示す。
【００９９】
この結果、離型層が、０．０５μｍ以上、好ましくは０．１μｍを越える実施例５ａ〜５ｃで付着防止効果が特に顕著であった。
【０１００】
【表４】
（実施例６）
導体層としての厚さ９μｍの超低粗度銅箔上に、絶縁層として塗布法により厚さ４０μｍのポリイミド層を形成し、絶縁層の導体層とは反対側に転写法により厚さ０．１μｍのシリコーン系化合物からなる離型層を設けて実施例６のＣＯＦ用積層フィルムとした。なお、シリコーン系化合物からなる離型層を転写した後、１２０℃で加熱処理した。
【０１０２】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０３】
（実施例７）
実施例６で離型層を転写後、加熱処理を行わない以外は同様にして実施例７のＣＯＦ用積層フィルムとした。
【０１０４】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０５】
（実施例８）
実施例６において、ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を用いて形成したシリコーン系化合物を転写して離型層とした以外は同様にして実施例８のＣＯＦ用積層フィルムとした。
【０１０６】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０７】
（比較例４）
離型層を設けない以外は実施例６と同様にしてＣＯＦ用積層フィルムとした。
【０１０８】
さらに、このＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１０９】
（試験例５）
実施例６〜８および比較例４の半導体装置の製造の際の加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表５に示す。
【０１１０】
この結果、比較例４では３００℃を超えると付着が生じたが、実施例７では３２０℃を超えた際に一部に付着が生じる程度まで付着性が良好になり、実施例６及び８では４００℃を越えるまでは付着が全く生じなかった。なお、実施例７は、比較例４と差はあるものの、効果は顕著ではなかったが、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には２００〜３５０℃程度の場合もあるので、付着温度が上昇する点では有効である。
【０１１１】
【表５】
（実施例９ａ〜９ｃ）
エスパーフレックス（商品名：住友金属鉱山社製）に、離型剤として、シリカゾル系のコルコートＰ（商品名：コルコート株式会社製；実施例９ａ）、コルコートＮ−１０３Ｘ（商品名：コルコート株式会社製；実施例９ｂ）、シラン化合物系のコルコートＳＰ−２０１４Ｓ（商品名、コルコート株式会社製；実施例９ｃ）を用い、配線パターン全体にスズメッキを施した後、ベースフィルムに離型剤を塗布し、１２０℃の加熱温度で６０分間乾燥して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
【０１１３】
また、これらのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を４４０℃〜４８０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、半導体装置とした。
【０１１４】
（試験例６）
実施例９ａ〜９ｃの半導体装置の製造の際の加熱ツール温度を４４０℃〜４８０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表６に示す。
【０１１５】
この結果、実施例９ａ〜９ｃは、上述した実施例と同様に顕著な効果が認められた。
【０１１６】
【表６】
（試験例７）
実施例２ａ、８および９ａにおいて作製したＣＯＦフィルムキャリアテープに、加熱ツール温度を４００℃として半導体チップを実装して半導体装置とした。また、比較例２ａにおいて作製したＣＯＦフィルムキャリアテープに、加熱ツール温度を２８０℃として半導体チップを実装して半導体装置とした。そして、これらの半導体装置のそれぞれの加熱ツール接触側の絶縁層をオージェ電子分光装置（ＳＡＭ）で観察した。
【０１１８】
この結果、実施例２ａ、８および９ａの半導体装置の離型層が設けられた絶縁層の表面の少なくとも半導体チップの投影領域には、連続的に又は間欠的な島状に離型剤に起因したＳｉが検出されたが、比較例２ａの絶縁層表面には、Ｓｉが観察されなかった。なお、絶縁層中に含有されるＳｉ化合物は塊状なものとして観察されるので、絶縁層表面に分布するＳｉ成分とは区別できる。
【０１１９】
【発明の効果】
以上説明したように、本発明の半導体装置は、フレキシブルプリント配線板に特定のシリコーン系化合物からなる離型層を設けることにより、半導体チップ実装時に加熱ツールやステージと絶縁層とが熱融着するのを防止することができ、半導体チップ実装ラインの信頼性及び生産性を向上させるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面図である。
【図２】本発明の一実施形態に用いるＣＯＦフィルムキャリアテープを示す概略構成図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【図３】本発明の一実施形態に用いるＣＯＦフィルムキャリアテープの製造方法の一例を示す断面図である。
【図４】本発明の他の実施形態に用いるＣＯＦ用積層フィルムの断面図である。
【図５】本発明の一実施形態に用いる半導体装置の製造方法を示す断面図である。
【符号の説明】
１０，１０Ａ ＣＯＦ用積層フィルム
１１ 導体層
１２ 絶縁層
１３，１３Ａ 離型層
２０ ＣＯＦフィルムキャリアテープ
２１ 配線パターン
２２ スプロケットホール
２３ ソルダーレジスト層
３０ 半導体チップ
３１ バンプ
Claims (15)
- 絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを有すると共に前記絶縁層の前記半導体チップが実装される側とは反対側の面上に離型層が設けられているＣＯＦ用フレキシブルプリント配線板上に、前記半導体チップを実装したことを特徴とする半導体装置。
- 請求項１において、前記離型層が、シリコーン系化合物からなることを特徴とする半導体装置。
- 請求項２において、前記半導体チップの投影領域に、連続的に又は間欠的な島状にシリコーン系化合物又はシリコンが存在することを特徴とする半導体装置。
- 請求項２において、前記離型層が、シロキサン化合物、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤により形成されたことを特徴とする半導体装置。
- 請求項１〜４の何れかにおいて、前記離型層が、前記離型剤の溶液を塗布し、加熱処理することにより形成されたものであることを特徴とする半導体装置。
- 請求項１〜４の何れかにおいて、前記離型層が、基材となる転写用フィルムに形成された離型層を転写することにより形成されたものであることを特徴とする半導体装置。
- 請求項１〜６の何れかにおいて、前記ＣＯＦ用フレキシブルプリント配線板が、ＣＯＦフィルムキャリアテープであることを特徴とする半導体装置。
- 絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンを有すると共に前記絶縁層の前記半導体チップが実装される側とは反対側の面上に離型層が設けられているＣＯＦ用フレキシブルプリント配線板を製造する工程と、このＣＯＦ用フレキシブルプリント配線板上に前記半導体チップを実装する工程とを具備することを特徴とする半導体装置の製造方法。
- 請求項８において、前記半導体チップの実装の際に前記離型層に直接接触する加熱ツールが、２００℃以上に加熱されていることを特徴とする半導体装置の製造方法。
- 請求項８又は９において、前記離型層が、シリコーン系化合物からなることを特徴とする半導体装置の製造方法。
- 請求項１０において、前記半導体チップの投影領域に、連続的に又は間欠的な島状にシリコーン化合物又はシリコンが存在することを特徴とする半導体装置の製造方法。
- 請求項１０において、前記離型層が、シロキサン化合物、シラン化合物、及びシリカゾルから選択される少なくとも一種を含有する離型剤により形成されたことを特徴とする半導体装置の製造方法。
- 請求項８〜１２の何れかにおいて、前記離型層が、前記離型剤の溶液を塗布し、加熱処理することにより形成されたものであることを特徴とする半導体装置の製造方法。
- 請求項８〜１２の何れかにおいて、前記離型層が、基材となる転写用フィルムに形成された離型層を転写することにより形成されたものであることを特徴とする半導体装置の製造方法。
- 請求項８〜１４の何れかにおいて、前記ＣＯＦ用フレキシブルプリント配線板が、ＣＯＦフィルムキャリアテープであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003068862A JP3808049B2 (ja) | 2002-03-13 | 2003-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002068500 | 2002-03-13 | ||
| JP2002321853 | 2002-11-05 | ||
| JP2003068862A JP3808049B2 (ja) | 2002-03-13 | 2003-03-13 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005256971A Division JP4058443B2 (ja) | 2002-03-13 | 2005-09-05 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207669A true JP2004207669A (ja) | 2004-07-22 |
| JP3808049B2 JP3808049B2 (ja) | 2006-08-09 |
Family
ID=32830497
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003068862A Expired - Lifetime JP3808049B2 (ja) | 2002-03-13 | 2003-03-13 | 半導体装置及びその製造方法 |
| JP2003068863A Expired - Fee Related JP3772843B2 (ja) | 2002-03-13 | 2003-03-13 | Ｃｏｆ用フレキシブルプリント配線基板 |
| JP2003068864A Expired - Fee Related JP3914165B2 (ja) | 2002-03-13 | 2003-03-13 | 離型層転写用フィルム及び積層フィルム並びにｃｏｆ用フレキシブルプリント配線板の製造方法 |
| JP2005256971A Expired - Fee Related JP4058443B2 (ja) | 2002-03-13 | 2005-09-05 | 半導体装置及びその製造方法 |
| JP2005256972A Expired - Fee Related JP4038517B2 (ja) | 2002-03-13 | 2005-09-05 | Ｃｏｆ用フレキシブルプリント配線板およびその製造方法 |
| JP2007257902A Pending JP2008016871A (ja) | 2002-03-13 | 2007-10-01 | Ｃｏｆ用フレキシブルプリント配線板およびその製造方法 |
| JP2007293691A Pending JP2008053761A (ja) | 2002-03-13 | 2007-11-12 | 半導体装置およびその製造方法 |
Family Applications After (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003068863A Expired - Fee Related JP3772843B2 (ja) | 2002-03-13 | 2003-03-13 | Ｃｏｆ用フレキシブルプリント配線基板 |
| JP2003068864A Expired - Fee Related JP3914165B2 (ja) | 2002-03-13 | 2003-03-13 | 離型層転写用フィルム及び積層フィルム並びにｃｏｆ用フレキシブルプリント配線板の製造方法 |
| JP2005256971A Expired - Fee Related JP4058443B2 (ja) | 2002-03-13 | 2005-09-05 | 半導体装置及びその製造方法 |
| JP2005256972A Expired - Fee Related JP4038517B2 (ja) | 2002-03-13 | 2005-09-05 | Ｃｏｆ用フレキシブルプリント配線板およびその製造方法 |
| JP2007257902A Pending JP2008016871A (ja) | 2002-03-13 | 2007-10-01 | Ｃｏｆ用フレキシブルプリント配線板およびその製造方法 |
| JP2007293691A Pending JP2008053761A (ja) | 2002-03-13 | 2007-11-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (7) | JP3808049B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173322B2 (en) | 2002-03-13 | 2007-02-06 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
| US7255919B2 (en) | 2002-03-13 | 2007-08-14 | Mitsui Mining & Smelting Co., Ltd. | Mold release layer transferring film and laminate film |
| US7382042B2 (en) | 2004-09-29 | 2008-06-03 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712663B2 (ja) * | 2006-09-29 | 2011-06-29 | 大日本印刷株式会社 | 樹脂製複製版、及びその製造方法 |
| KR101657260B1 (ko) * | 2011-01-03 | 2016-09-13 | 주식회사 엘지화학 | 태양전지용 전극의 제조방법 및 이로부터 제조된 전극 |
| CN102237334A (zh) * | 2011-06-09 | 2011-11-09 | 深圳市华星光电技术有限公司 | Cof及cof载带 |
| JP5478600B2 (ja) * | 2011-12-14 | 2014-04-23 | 尾池工業株式会社 | 機能性膜の形成方法、およびガスバリア膜の形成方法 |
| EP2840581B1 (en) * | 2012-04-17 | 2017-01-11 | National University Corporation Saitama University | Electret structure and method for manufacturing same, and electrostatic induction-type conversion element |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4534928A (en) * | 1983-12-19 | 1985-08-13 | Dow Corning Corporation | Molding process using room temperature curing silicone coatings to provide multiple release of articles |
| JPH03157414A (ja) * | 1989-07-25 | 1991-07-05 | Sekisui Chem Co Ltd | 熱硬化性被覆用シートと被覆物の製造方法 |
| JPH0373318A (ja) * | 1989-08-14 | 1991-03-28 | Mazda Motor Corp | 合成樹脂成形用外部離型剤 |
| JPH0930197A (ja) * | 1995-07-14 | 1997-02-04 | Nissha Printing Co Ltd | 転写材および転写物 |
| JPH09115961A (ja) * | 1995-10-17 | 1997-05-02 | Sumitomo Metal Mining Co Ltd | 銅被覆ポリイミド基板を用いた電子回路部品素材の製造方法 |
| JPH09283570A (ja) * | 1996-04-12 | 1997-10-31 | Advanced Display:Kk | フィルムキャリア |
| JP3698223B2 (ja) * | 1996-10-07 | 2005-09-21 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH10151408A (ja) * | 1996-11-21 | 1998-06-09 | Hitachi Chem Co Ltd | 撥水処理方法 |
| JPH10244748A (ja) * | 1997-03-03 | 1998-09-14 | Seiko Epson Corp | 光沢層を有する記録媒体 |
| JP3713883B2 (ja) * | 1997-04-18 | 2005-11-09 | コニカミノルタホールディングス株式会社 | 保護被覆層をもつ情報記録材料 |
| JP2001042658A (ja) * | 1999-07-27 | 2001-02-16 | Mitsubishi Chemicals Corp | 導電性ベルト |
| JP2001127119A (ja) * | 1999-10-27 | 2001-05-11 | Toray Ind Inc | ファインパターン形成用フレキシブルテープおよびその製造方法 |
| JP3456576B2 (ja) * | 2000-01-26 | 2003-10-14 | カシオマイクロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4031899B2 (ja) * | 2000-06-20 | 2008-01-09 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテープの製造方法 |
| JP3889700B2 (ja) * | 2002-03-13 | 2007-03-07 | 三井金属鉱業株式会社 | Ｃｏｆフィルムキャリアテープの製造方法 |
-
2003
- 2003-03-13 JP JP2003068862A patent/JP3808049B2/ja not_active Expired - Lifetime
- 2003-03-13 JP JP2003068863A patent/JP3772843B2/ja not_active Expired - Fee Related
- 2003-03-13 JP JP2003068864A patent/JP3914165B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-05 JP JP2005256971A patent/JP4058443B2/ja not_active Expired - Fee Related
- 2005-09-05 JP JP2005256972A patent/JP4038517B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-01 JP JP2007257902A patent/JP2008016871A/ja active Pending
- 2007-11-12 JP JP2007293691A patent/JP2008053761A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173322B2 (en) | 2002-03-13 | 2007-02-06 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
| US7255919B2 (en) | 2002-03-13 | 2007-08-14 | Mitsui Mining & Smelting Co., Ltd. | Mold release layer transferring film and laminate film |
| US7382042B2 (en) | 2004-09-29 | 2008-06-03 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4058443B2 (ja) | 2008-03-12 |
| JP3772843B2 (ja) | 2006-05-10 |
| JP4038517B2 (ja) | 2008-01-30 |
| JP2004207670A (ja) | 2004-07-22 |
| JP3808049B2 (ja) | 2006-08-09 |
| JP2006041548A (ja) | 2006-02-09 |
| JP3914165B2 (ja) | 2007-05-16 |
| JP2006054476A (ja) | 2006-02-23 |
| JP2008053761A (ja) | 2008-03-06 |
| JP2004207671A (ja) | 2004-07-22 |
| JP2008016871A (ja) | 2008-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3889700B2 (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| KR100607407B1 (ko) | Ｃｏｆ용 플렉시블 프린트 배선판 및 그 제조방법 | |
| JP4109689B2 (ja) | Ｃｏｆ用フレキシブルプリント配線板の製造方法 | |
| JP4117892B2 (ja) | 電子部品実装用フィルムキャリアテープ及びフレキシブル基板 | |
| JP4058443B2 (ja) | 半導体装置及びその製造方法 | |
| US20050205972A1 (en) | COF flexible printed wiring board and semiconductor device | |
| JP3726964B2 (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| JP2004006523A (ja) | Ｃｏｆフィルムキャリアテープ | |
| JP2004031685A (ja) | Ｃｏｆフィルムキャリアテープの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051125 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3808049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |