JP2008008773A - 基板検査方法及び基板検査装置 - Google Patents

基板検査方法及び基板検査装置 Download PDF

Info

Publication number
JP2008008773A
JP2008008773A JP2006179826A JP2006179826A JP2008008773A JP 2008008773 A JP2008008773 A JP 2008008773A JP 2006179826 A JP2006179826 A JP 2006179826A JP 2006179826 A JP2006179826 A JP 2006179826A JP 2008008773 A JP2008008773 A JP 2008008773A
Authority
JP
Japan
Prior art keywords
terminals
inspection
contact
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006179826A
Other languages
English (en)
Inventor
Munehiro Yamashita
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Advance Technology Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2006179826A priority Critical patent/JP2008008773A/ja
Priority to TW096121866A priority patent/TW200809227A/zh
Priority to KR1020087026200A priority patent/KR20090031663A/ko
Priority to PCT/JP2007/062337 priority patent/WO2008001651A1/ja
Publication of JP2008008773A publication Critical patent/JP2008008773A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮することができる基板検査方法及び基板検査装置を提供する。
【解決手段】記憶部に格納されているネット情報に基づいて、基板10に設けられた配線パターンが第一ないし第三組に分類されて配線パターンの導通検査が行われる。第一組には表面11側の上端子T間のみを接続する配線パターンが分類され、第二組には裏面12側の上端子B間のみを接続する配線パターンが分類され、第三組には表面11側の上端子Tと裏面12側の下端子Bとの間を接続する配線パターンが分類される。第一組の配線パターンと第二組の配線パターンとは並行して検査が行われる。一つの接触子32に二つの接触端子32a,32bを備える構成であり、導通検査に先立ち、二つ接触端子32a,32b間の導通状態に基づき端子32a,32bと端子T,Bとの接触検査が行われる。
【選択図】図4

Description

本発明は、複数の配線パターンを有する基板の電気的特性を検査する基板検査方法及び基板検査装置に関する。
なお、本発明は、プリント配線基板に限らず、例えば、フレキシブル基板、多層配線基板、液晶ディスプレイやプラズマディスプレイ用の電極板、及び半導体パッケージ用のパッケージ基板やフィルムキャリアなど種々の基板における電気的配線の検査に適用でき、この明細書では、それら種々の配線基板を総称して「基板」と称する。
近年、基板に配置される電気部品が複雑化されるとともに高機能化されるにしたがって、基板自体も多層化され、また複雑化されている。このため、基板に配置されるネット等がより微細に形成されて、より多くのネット等が形成されるようになった。
このネットを構成する配線パターンの導通又は短絡の検査は、配線パターン夫々に対して行う必要があるため、配線パターン等の数が増大することによって、検査回数が増加して検査時間が大幅に増加する問題を有していた。
このように検査時間が増加する問題を解決するために、相互に絶縁された状態で並設されている配線パターンについての絶縁を検査する絶縁検査方法に関し、特許文献1に開示されるような技術が提案されている。
しかしながら、この特許文献1に開示される技術は、絶縁検査に関するものであり、配線パターンの導通の検査に適用されるものではない。
特に、配線パターンの導通検査では、検査精度を向上させるために全ての配線パターン夫々を検査する必要があり、如何に効率良く全ての検査を行うかが大きな問題点となっていた。
特開2006−105795号公報
本発明は、このような実情に鑑みてなされたもので、基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮することができる基板検査方法及び基板検査装置を提供する。
上記の課題を解決するため、請求項1の発明では、一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性を検査する基板検査方法であって、前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続する配線パターン群と、前記他方表面に形成される前記端子間を接続する配線パターン群と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターン群とに分類し、前記一方表面に形成される前記端子間を接続する配線パターンについて検査する第一の検査処理と、前記他方表面に形成される前記端子間を接続する配線パターンについて検査する第二の検査処理と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターンについて検査する第三の検査処理とを行う。
また、請求項2の発明では、請求項1の発明に係る基板検査方法において、前記第一の検査処理の対象となる配線パターンは、前記第二の検査処理の対象となる配線パターンとは相違するネットに属しており、前記第一の検査処理と前記第二の検査処理が、同時に並行して行われる。
また、請求項3の発明では、請求項1又は請求項2の発明に係る基板検査方法において、前記第三の検査処理は、互いに異なるネットによって接続される前記一方表面の前記端子と前記他方表面の前記端子との複数の組み合わせについて、前記端子間を接続する配線パターンの電気的特性の検査を同時に行う工程を含む。
また、請求項4の発明では、請求項1ないし請求項3のいずれかの発明に係る基板検査方法において、前記第一の検査処理、前記第二の検査処理及び前記第三の検査処理において、一つの前記端子に同時に接触可能に設けられた二つの接触端子を検査対象となる前記端子にそれぞれ接触させ、その二つの接触端子のうちのいずれか一方の接触端子を介して前記端子間に電流を供給しつつ、他方の接触端子を介して前記端子間の電圧を計測することにより、前記端子間を接続する前記配線パターンの電気的特性の検査を行う。
また、請求項5の発明では、請求項4の発明に係る基板検査方法において、前記端子間の電気的特性の検査に先立ち、同一の前記端子に接触された前記二つの接触端子間の導通状態に基づいて前記二つの接触端子の前記端子への接触状態を判定する。
また、請求項6の発明では、一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性を検査する基板検査装置であって、前記基板に設けられた前記ネットに関するネット情報を記憶する記憶部と、検査対象の前記端子に接触させる複数の接触子を有し、その接触子を介して前記端子間の電気的特性を検査する少なくとも二つの検査手段と、前記記憶部に記憶されたネット情報に基づいて、前記少なくとも二つの検査手段により検査する前記端子の順番を制御する制御部とを備え、前記制御部は、前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続するものかならなる第一組と、前記他方表面に形成される前記端子間を接続するものからなる第二組と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続するものかならなる第三組とに分類し、その分類結果に基づいて前記端子の検査の順番を制御する。
請求項1に記載の発明によれば、基板に形成される複数の配線パターンに対する検査を、一方表面に形成される端子間を接続する配線パターンについての検査と、他方表面に形成される端子間を接続する配線パターンについての検査と、一方表面に形成される端子と他方表面に形成される端子とを接続する配線パターンについての検査とに分けて行うため、基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮できる。
請求項2に記載の発明によれば、一方表面に形成される端子間を接続する配線パターンについての検査と、他方表面に形成される端子間を接続する配線パターンについての検査とが同時並行に行われるため、検査時間をさらに短縮できる。
請求項3に記載の発明によれば、第三の検査処理が、互いに異なるネットによって接続される一方表面の端子と他方表面の端子との複数の組み合わせについて、端子間を接続する配線パターンの電気的特性の検査を同時に行う工程を含んでいるため、検査時間をさらに短縮できる。
請求項4に記載の発明によれば、電流供給用の接触端子と電圧計測用の接触端子とを設けているため、電圧計測の際の接触端子と端子との間の接触抵抗の影響を実質的に除去して、端子間にかかる電圧を正確に計測できる。その結果、端子間の抵抗値等の電気的特性を正確に計測でき、導通検査の信頼性を向上できる。
請求項5に記載の発明によれば、端子間の電気的特性の検査に先立ち、同一の端子に接触された二つの接触端子間の導通状態に基づいて二つの接触端子の前記端子への接触状態を判定するため、接触端子と端子との接触不良により端子間の導通検査に誤りが生じるを防止できる。
請求項6に記載の発明によれば、基板に形成される複数の配線パターンに対する検査を、一方表面に形成される端子間を接続する配線パターンについての検査と、他方表面に形成される端子間を接続する配線パターンについての検査と、一方表面に形成される端子と他方表面に形成される端子とを接続する配線パターンについての検査とに分けて行うため、基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮できる。
本発明の一実施形態に係る基板検査方法及びそれに用いられる基板検査装置について説明する。
本実施形態に係る基板検査方法は、一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性の検査に適用される。
図1は、本実施形態に係る基板検査方法が適用される基板の一例を模式的に示す図である。この図1で示される基板10は、基板検査装置の検査対象となる基板、例えば、BGA(Ball Grid Array)パッケージに用いられるパッケージ基板である。この図1の基板10の一方表面11(表面11)は、半導体チップが取り付けられる素子配設面となっており、例えば、フリップチップボンディングやワイヤボンディングにより半導体チップを接続するための導体部である上端子T(端子T1・・・T13)を備えている。
この基板10の他方表面12(裏面12)は、例えば、はんだボールの端子をはんだ付けするためのパッドである下端子B(端子B1・・・B13)が設けられている。
そして、これらの上端子T、下端子B同士、上端子T同士及び下端子同士は、夫々基板10の内部や表面に設けられた、内部ビア、内装配線パターン等の接続配線(以下、配線パターン)によって、電気的に接続されている。
なお、図1で示される基板10において、表面Aに設けられる上端子Tは、半導体チップが取り付けられる側であるので、各上端子Tが設けられるピッチが、下端子Bと比して小さい間隔となっている。また、図1の基板10には、上端子Tと下端子Bが夫々13個示されているが、これは説明の都合上であり、特に限定されない。
図1の基板10は、上端子T1が下端子B1,B4と接続され、上端子T2が上端子T3と接続され、上端子T4が上端子T5、下端子B5,B6と接続され、上端子T6が上端子T9、下端子B7,B8と接続され、上端子T10が下端子B9,B10と接続され、上端子T11が上端子T12と接続され、上端子T13が下端子B13と接続され、下端子B2が下端子B3と接続され、下端子B11が下端子B12と接続されている。
この図1の基板10では、上端子T、下端子Bと、これら端子を電気的に接続する配線パターンにより複数のネットN(ネットN1・・・N10)が形成されている。
なお、図1では10本のネットが形成されているが、ネットの数も特に限定されるものではない。
本実施形態に係る基板検査方法では、基板10に設けられるネットNの配線パターンが、電気的接続に問題を有していないかを検査する導通検査が行われる。このため、配線パターンの両端となる二つの端子(上端子同士、下端子同士、又は上端子と下端子同士)間の電気的接続を確認する検査が行われることになる。各端子間の導通検査では、その端子間に電流を流した状態で、端子間の電圧を計測することにより端子間の通電状態(抵抗値等)が検査されるようになっている。
次に、本実施形態に係る基板検査方法に用いる基板検査装置20の構成について説明する。図2は、基板検査装置1のブロック図である。この基板検査装置20は、図2に示すように、記憶部21と、制御部22と、出力部23と、第一及び第二電流供給部24,25と、第一及び第二電圧計測部26,27と、第一及び第二切替部28,29と、第一及び第二接触部30,31とを備えて構成されている。本発明に係る検査手段には、第一及び第二電流供給部24,25と、第一及び第二電圧計測部26,27と、第一及び第二切替部28,29と、第一及び第二接触部30,31とが相当している。
記憶部21は、基板10の端子位置や、配線パターンの配設形態等に関するネット情報が書き換え可能に格納されている。記憶部21に格納されているネット情報は、被検査基板10の種類の変更等に伴って適宜更新されるようになっている。出力部23は、検査結果等の出力に用いられ、表示装置等によって構成される。
第一及び第二接触部30,31は、図3に示すように、複数の接触子32(図4参照)と、その接触子32を保持する治具33とを備えて構成されている。接触子32は、その先端部が治具33の基板10と対向する基板対向面33aから突出するようにして設けられている。また、接触子32の配置位置は、基板10の表面11及び裏面12に設けられる端子T,Bの配置位置と対応するように設定されている。これによって、治具30の基板対向面33aが基板10に近接されるのに伴って、各接触子32が対応する端子T,Bと当接(接触)するようになっている。なお、図3に示す例では、装置1内の所定位置にセットされた基板10に対して、矢印A1,A2で示すように、治具32を上下から近接させることにより、接触子32を基板10の端子T,Bに接触させる構成としているが、例えば、いずれか一方の治具33(例えば、下側の治具33)については固定式とし、基板10が所定位置にセットされるのに伴って、その固定式の治具33に設けられた接触子32が基板10の端子T,Bに接触するようにしてもよい。
また、第一及び第二接触部30,31に設けられる各接触子32には、図4に示すように、一つの端子T,Bに同時に接触する二つの接触端子32a,32bが備えられている。この二つの接触端子32a,32bは、例えば一方が電流供給用に用いられ、他方が電圧計測用に用いられるようになっている。なお、図4では図面の簡略化のため、治具33が省略されているとともに、一部の接触子32のみを記載し、他の接触子32については記載を省略している(図5、図7についても、同様)。
このように、各端子T,Bに夫々二つの接触端子32a,32bを配置することによって、端子T,Bと接触端子32a,32b間に生じる接触抵抗の影響を無視して、所定の配線パターンの電気的特性を測定することができる(四端子測定方法を実施することができる)。
第一接触部30に設けられた各接触端子32a,32bは、配線を介して第一切替部28内のスイッチ28aにそれぞれ接続され、スイッチ28aによって第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係が切り替えられるようになっている。また、同様に、第二接触部31に設けられた各接触端子32a,32bは、配線を介して第二切替部29内のスイッチ29aにそれぞれ接続され、スイッチ29aによって第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係が切り替えられるようになっている。
第一及び第二電流供給部24,25は、例えば電源回路(例えば、出力電圧の調節が可能な電源回路)と、出力電流の電流値を制御する電流制御回路とを備えて構成されており、制御部22の制御により電流の供給動作を行うようになっている。例えば、電流供給部24,25は、電流制御回路の働きにより、予め定められた一定値の電流を出力するようになっている。
そして、第一電流供給部24には、第一及び第二切替部28,29によって第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bが回路を形成するように接続され、第一電流供給部24が供給する電流がその接触端子32a,32bを介して基板10の対応する端子T,Bに供給されるようになっている。また、同様に、第一及び第二切替部28,29によって第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bが回路を形成するように接続され、第二電流供給部25が供給する電流がその接触端子32a,32bを介して基板10の対応する端子T,Bに供給されるようになっている。
第一電圧計測部26は、第一及び第二切替部28,29を介して第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bに接続され、その接触端子32a,32bが接触された基板10の端子T,B間の電圧を計測し、計測結果を制御部22に与えるようになっている。また、同様に、第二電圧計測部27は、第一及び第二切替部28,29を介して第一及び第二接触部30,31内のいずれか二つの接触端子32a,32bに接続され、その接触端子32a,32bが接触された基板10の端子T,B間の電圧を計測し、計測結果を制御部22に与えるようになっている。
第一切替部28は、制御部22の制御により独立して動作する半導体スイッチング素子等からなる複数のスイッチ28aを備えて構成され、第一接触部30に備えられる複数の接触端子32a,32bと、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係を切り替えるようになっている。また、同様に、第二切替部29は、制御部22の制御により独立して動作する半導体スイッチング素子等からなる複数のスイッチ29aを備えて構成され、第二接触部31に備えられる複数の接触端子32a,32bと、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27との接続関係を切り替えるようになっている。
制御部22は、記憶部21に格納されているネット情報に基づいて、基板10に設けられた配線パターンに対する検査手順を決定し(この検査手順については後に詳述する)、その手順に従って、第一及び第二切替部28,29のスイッチ28a,29bを動作させ、第一及び第二電流供給部24,25及び第一及び第二電圧計測部26,27に接続される第一及び第接触部30,31内の接触端子32a,32bを順次切り替えていくようになっている。また、この切替動作に同期して、制御部22は、第一及び第二電流供給部24,25に接触端子32a,32bを介して検査手順に応じた基板10の端子間に電流を供給させ、その端子間の電圧を第一及び第二電圧計測部26,27に接触端子32a,32bを介して計測させ、その計測結果等に基づいて各配線パターンの電気的特性に関する良否判定を行うようになっている。
その良否判定は、例えば、電流供給部24,25が供給している電流値と、電圧計測部26,27が計測した電圧値とに基づいて行われる。より詳細には、例えば、その電流値と電圧値とに基づいて配線パターンの抵抗値を算出し、その抵抗値が所定の許容範囲内に収まっているか否か、又は、この抵抗値と所定閾値との大小関係等によって良否判定される。
例えば、図4に示すように、上端子T4,T5間を接続する配線パターンに対する導通検査が行われる場合には、上端子T4に対応する接触子32Aの一方の接触端子32a,32b(例えば、端子32a)と上端子T5に対応する接触子32Bの一方の接触端子32a,32b(例えば、端子32b)とが第一切替部28により第一電流供給部24の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Aの他方の接触端子32a,32b(例えば、端子32b)と接触子32Bの他方の接触端子32a,32b(例えば、端子32a)とが第一切替部28により第一電圧計測部24の正負の電圧入力部とそれぞれ接続される。そして、第一電流供給部24により上端子T4,T5間に電流が供給された状態で、第一電圧計測部26により上端子T4,T5間の電圧が計測される。
また、制御部22は、第一及び第二接触部30,31の接触端子32a,32bが基板10の端子T,Bに接触された際に、基板10の配線パターンに対する導通検査に先立って、接触端子32a,32bが端子T,Bに接触しているか否かを確認するための接触検査を行うようになっている。
この接触検査は、例えば、基板10の表面11側の上端子Tに対する検査と、裏面12側の下端子Bに対する検査とが同時並行で行われるようになっている。より具体的には、一方表面11については、接触子32が接触された複数の端子Tについて順番が付与され、その順番に従って、各端子Tに接触された接触端子32a,32bが第一切替部28により第一電流供給部24に接続され、端子Tを介してその接触端子32a,32b間に電流が供給される。そして、例えば、その接触端子32a,32b間に電流が流れるか否か等を判断することにより、その端子Tに接触端子32a,32bが接触しているか否かが判断されるようになっている。基板10の他方面12側の端子Bについても、同様に、接触子32が接触された複数の端子Bについて順番が付与され、その順番に従って、各端子Bに接触された接触端子32a,32bが第二切替部29により第二電流供給部25に接続され、端子Bを介してその接触端子32a,32b間に電流が流れるか否かが判定されるようになっている。
例えば、図5に示すように、上端子T4に対する接触子32Aの接触検査が行われる場合には、上端子T4に対応する接触子32Aの接触端子32a,32bが第一切替部28により第一電流供給部24の正負の電流出力部にそれぞれ接続される。そして、第一電流供給部24により接触子32Aの接触端子32a,32b間に上端子T4を介して電流が流れるか否かが判定されること等により、検査が行われるようになっている。このように上端子Tに対する接触検査が行われるのに並行して、下端子Bに対する接触検査が行われるようになっている。
次に、基板10の配線パターンに対する導通検査の具体的な手順について説明する。まず、制御部22により、記憶部21に格納されているネット情報に基づいて、基板10に設けられた配線パターンが第一ないし第三組に分類される。
第一組には、表面11側の上端子T間のみを接続する配線パターンが分類される。図1に示す例では、図6に示す表のように、上端子T2と上端子T3を繋ぐ配線パターン、上端子T4と上端子T5を繋ぐ配線パターン、上端子T6と上端子T9を繋ぐ配線パターン、上端子T7と上端子T8を繋ぐ配線パターン、上端子T11と上端子T12を繋ぐ配線パターンが第一組に分類される。
第二組には、裏面12側の上端子B間のみを接続する配線パターンが分類される。図1に示す例では、図6に示す表のように、下端子B1と下端子B4を繋ぐ配線パターン、下端子B2と下端子B3を繋ぐ配線パターン、下端子B5と下端子B6を繋ぐ配線パターン、下端子B7と下端子B8を繋ぐ配線パターン、下端子B9と下端子B10を繋ぐ配線パターン、下端子B11と下端子B12を繋ぐ配線パターンが分類される。
第三組には、表面11側の上端子Tと裏面12側の下端子Bとの間を接続する配線パターンが分類される。但し、一つのネット内にこの第三組に分類される上端子Tが複数存在する場合には、そのうちのいずれか一つの端子T(ここでは、符号「T1・・・」の一番小さい端子T)が代表して検査対象として第三組に分類されるようになっている。下端子Bについても、一つのネット内にこの第三組に分類される複数の下端子Bが存在する場合には、そのうちのいずれか一つの端子B(ここでは、符号「B1・・・」の一番小さい端子B)が代表して検査対象として第三組に分類されるようになっている。すなわち、一つのネット内に上端子Tと下端子Bとを接続する複数の配線パターンが存在する場合には、そのうちのいずれか一つの配線パターンに対してのみ導通検査を行うことにし、これによって検査の効率化が図られている。
具体例に基づいて説明すると、図1に示す例では、上端子Tと下端子Bとを接続する配線パターンとしては、ネットN1における上端子T1と下端子B1又は下端子B4を繋ぐ配線パターン、ネットN3における上端子T4又は上端子T5と下端子B5又は下端子B6を繋ぐ配線パターン、ネットN4における上端子T6又は上端子T9と下端子B7又は下端子B8を繋ぐ配線パターン、ネットN6における上端子T10と下端子B9又は下端子B10を繋ぐ配線パターン、及び、ネットN8における上端子T13と下端子B13を繋ぐ配線パターンが該当している。しかし、前記のように選別を行うことにより、最終的に第三組に分類されるのは、ネットN1の上端子T1と下端子B1を繋ぐ配線パターン、ネットN3の上端子T4と下端子B5を繋ぐ配線パターン、ネットN4の上端子T6と下端子B7を繋ぐ配線パターン、ネットN6の上端子T10と下端子B9を繋ぐ配線パターン、及び、ネットN8の上端子T13と下端子B13を繋ぐ配線パターンとなる。
次に、実際の導通検査について説明する。まず、第一組と第二組に分類された配線パターンの導通検査について説明する。
第一組として分類された配線パターンの導通検査は、第一組の配線パターンが接続された二つの上端子Tを用いて検査が行われ、第二組として分類された配線パターンの導通検査は、第二組の配線パターンが接続された二つの下端子Bを用いて検査が行われる。そして、この第一組の配線パターンに対する導通検査と第二組の配線パターンに対する導通検査とは、互いに独立したネットに属する配線パターンに対して検査を行っていくことにより、同時並行して行われるようになっている。
例えば、図1に示す配線パターンを有する基板10の場合、図4に示すように、第一組に分類された上端子T4と上端子T5を繋ぐ配線パターンの導通検査を行うと同時に、第二組に分類され、且つ上端子T4と上端子T5を繋ぐ配線パターンが属するネットN3に属さない配線パターン、例えば、下端子B1と下端子B4を繋ぐ配線パターン、下端子B9と下端子B10を繋ぐ配線パターン(又は下端子B7と下端子B8を繋ぐ配線パターン)の導通検査を行うようになっている。
このように、第一組と第二組から同一のネットNに属さない配線パターン(上端子T又は下端子B)を少なくとも一つ夫々選択して、同時に導通検査を行うことができる。このため、通常の導通検査の時間を短縮することが可能となる。
第一組に属する配線パターンに対する導通検査、及び第二組に属する配線パターンに対する導通検査の具体例としては、例えば、図4に示すものがある。図4に示す検査工程では、上端子T4,T5間を接続する配線パターンに対する導通検査と、下端子B9,B10間を接続する配線パターンに対する導通検査とが同時に行われている。
より詳細には、上端子T4に対応する接触子32Aの一方の接触端子32aと上端子T5に対応する接触子32Bの一方の接触端子32bとが第一切替部28により第一電流供給部24の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Aの他方の接触端子32bと接触子32Bの他方の接触端子32aとが第一切替部28により第一電圧計測部26の正負の電圧入力部とそれぞれ接続される。そして、第一電流供給部24により上端子T4,T5間に電流が供給された状態で、第一電圧計測部26により上端子T4,T5間の電圧が計測される。
これと同時並行に、下端子B9に対応する接触子32Cの一方の接触端子32aと下端子B10に対応する接触子32Dの一方の接触端子32bとが第二切替部29により第二電流供給部25の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Dの他方の接触端子32bと接触子32Dの他方の接触端子32aとが第二切替部29により第二電圧計測部27の正負の電圧入力部とそれぞれ接続される。そして、第二電流供給部25により下端子B9,B10間に電流が供給された状態で、第二電圧計測部27により下端子B9,B10間の電圧が計測される。
そして、1工程分(上下一組分)の第一組に属する配線パターンに対する導通検査、及び第二組に属する配線パターンに対する導通検査が終了すると、第一及び第二切替部28,29の接続状態が切り替えされ、次の検査対象となる配線パターンが接続された端子T,Bに対応する接触端子32a,32bの組み合わせが、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27と接続されるようになっている。
次に、第三組の配線パターンの導通検査について説明する。第三組に分類されている配線パターンは、すべて相違するネットNに属する配線パターンであるので、任意に複数選択しても、同時にこれら選択された配線パターンを導通検査することができるようになっている。
第三組に属する配線パターンに対する導通検査の具体例としては、例えば、図7に示すものがある。図7に示す検査工程では、端子T6,B7間を接続する配線パターンに対する導通検査と、端子T10,B10間を接続する配線パターンに対する導通検査とが同時に行われている。
より詳細には、上端子T6に対応する接触子32Eの一方の接触端子32bと下端子B7に対応する接触子32Fの一方の接触端子32bとが第一及び第二切替部28,29により第一電流供給部24の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Eの他方の接触端子32aと接触子32Fの他方の接触端子32aとが第一及び第二切替部28,29により第一電圧計測部26の正負の電圧入力部とそれぞれ接続される。そして、第一電流供給部24により端子T6,B7間に電流が供給された状態で、第一電圧計測部26により端子T6,B7間の電圧が計測される。
これと同時並行に、上下端子T10に対応する接触子32Bの一方の接触端子32bと下端子B10に対応する接触子32Dの一方の接触端子32bとが第一及び第二切替部28,29により第二電流供給部25の正負の電流出力部とそれぞれ接続される。これと同時に、接触子32Bの他方の接触端子32aと接触子32Dの他方の接触端子32aとが第一及び第二切替部28,29により第二電圧計測部27の正負の電圧入力部とそれぞれ接続される。そして、第二電流供給部25により端子T10,B10間に電流が供給された状態で、第二電圧計測部27により端子T10,B10間の電圧が計測される。
そして、1工程分(ネット二つ分)の第三組に属する配線パターンに対する導通検査が終了すると、第一及び第二切替部28,29の接続状態が切り替えされ、次の検査対象となる配線パターンが接続された端子T,Bに対応する接触端子32a,32bの組み合わせが、第一及び第二電流供給部24,25、及び第一及び第二電圧計測部26,27と接続されるようになっている。
図8は、図1の基板10の配線パターンに対する導通検査の手順を示す図(表)である。なお、この導通検査に先立って、第一及び第二接触部30,31の各接触端子32a,32bと各端子T,Bとの接触状態を確認するための接触検査が行われるようになっている。
1回目の導通検査では、上端子T4と上端子T5とを接続する配線パターンと、下端子B9と下端子B10とを接続する配線パターンとが同時に検査される。2回目の導通検査では、上端子T6と上端子T9とを接続する配線パターンと、下端子B1と下端子B4とを接続する配線パターンとが同時に検査される。
3回目の導通検査では、下端子Bによる配線パターンは残存するが、上端子Tによる配線パターンは存在しないため、異なるネットNに属する下端子B7と下端子B8と接続する配線パターンの検査と、下端子B5と下端子B6とを接続する配線パターンの検査とが同時に行われるように設定されている。以上が、第一組及び第二組に属する配線パターンに対する検査である。
次に、第三組に属する配線パターンに対する検査について説明する。この第三組の配線パターンは、すべて独立したネットNに属しているため、例えば、上端子Tに付与される識別順に、二つの配線パターンごとに、第一電流供給部24及び第一電圧計測部26のセットと、第二電流供給部25及び第二電圧計測部27のセットとが割り当てられるようにする。図8の表では、上端子Tの符号の順番により割り当てが行われており、6回目で全ての配線パターンの検査が終了することになる。
なお、図7は、図10の5回目の導通検査の状態を示しており、上端子T6と下端子B7を接続する配線パターンの検査と、上端子T10と下端子B10とを接続する配線パターンの検査とが同時に行われている。
図9は、基板検査装置20の動作を示すフローチャートである。まず、検査対象となる被検査基板10のネット情報を記憶部21に記憶させる。
被検査基板10に前記情報が記憶されると、被検査基板10の導通検査を行うために、制御部22により記憶部21の前記情報が読み出しされる(S1)。
実際に被検査基板10が基板検査装置1にセットされるとともに、導通検査を行うことができるように多針状の接触子32を有する第一及び第二接触部30,31が、被検査基板10に対して押圧され、各端子T,Bに接触される。なお、多針状接触子を有していないフライングプローブの如き検査手段を用いる場合には、所定の各端子T,Bへフライングプローブの接触子が接触するように動作が制御される。
次に、セットされた被検査基板10の端子T,Bと第一及び第二接触部30,31の各接触端子32a,32bとの接触状態の確認検査が、前述のようにして行われる(S2)。このとき、いずれかの接触子32において接触不良がある場合には、第一及び第二接触部30,31の被検査基板10に対する押圧のやり直しや、出力部23を介した接触不良の存在を示す表示出力等の処理が行われる(S3)。
接触検査の結果、接触不良がない場合には、制御部22が記憶部21に格納されている前記情報から、配線パターンを第一組、第二組と第三組に分類する(S4)。そして、制御分22は、分類された配線パターンの組に応じて、導通検査を行うための配線パターンの検査工程を設定する。このとき、前記のように第一組と第二組の配線パターンは少なくとも各組一つの配線パターンが検査される。このため、本基板検査装置1により検査時間を短縮することができるようになっている。
続いて、第一組及び第二組の配線パターンの導通検査が行われ、不良が発見されれば不良ありと出力部23により表示され(S8)、不良が発見されなければ、第三組の配線パターンが検査されることになる(S6)。
第一組と第二組の配線パターンの導通検査が終了すると、次に、第三組の配線パターンの導通検査が行われる(S6)。このとき、第三組の配線パターンは、ネット毎に一本設定されているが、第一組と第二組により配線パターンの導通が確認されている場合には、この第三組の配線パターンの導通検査を行うだけで、ネットの導通検査を行うことができる。
また、本基板検査装置1が有する第一及び第二切替部28,29、第一電流供給部24、及び第一電圧計測部26と、第二電流供給部25及び第二電圧計測部27とを基板10の表面と裏面との分け隔てなく用いることができるため、基板10の導通検査の検査時間を短くすることができるとともに、電流供給部24,25及び電圧計測部26,27を効率良く検査に用いることができる。
第三組の配線パターンに対する導通検査の結果、不良が発見されれば不良ありと出力部23により表示され(S8)、不良が発見されなければ、被検査基板10は導通不良を有していない基板10として判定(表示)される(S7)。
このように、本実施形態によれば、基板10に形成される複数の配線パターンに対する検査を、表面11に形成される端子T間を接続する配線パターンについての検査と、裏面12に形成される端子B間を接続する配線パターンについての検査と、表面11に形成される端子Tと裏面12に形成される端子Bとを接続する配線パターンについての検査とに分けて行うため、基板10に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮できる。
また、表面11に形成される端子T間を接続する配線パターンについての検査と、裏面12に形成される端子B間を接続する配線パターンについての検査とが並行して行われるため、検査時間をさらに短縮できる。
また、互いに独立したネットNによって接続される表面11の端子T間を接続する配線パターンと、裏面12の端子B間を接続する配線パターンとが選出され、その選出された少なくとも二つの配線パターンに対する電気的特性の検査が同時に行われるため、検査時間を有効に短縮できる。
また、第三組に属する配線パターンについては、二つの配線パターンごとに同時に導通検査が行われるため、検査時間をさらに短縮できる。
また、一つの端子T,Bに接触される接触子32に二つの接触端子32a,32bを備える構成であるため、いずれか一方の接触端子32a,32bを電流供給用に用い、いずれか他方の接触端子32a,32bを電圧計測用に用いることができ、これによって電圧計測の際の接触端子32a,32bと端子T,Bとの間の接触抵抗の影響を実質的に除去して端子T,B間にかかる電圧を正確に計測できる。その結果、端子T,B間の抵抗値等の電気的特性を正確に計測でき、導通検査の信頼性を向上できる。
また、端子T,B間の導通検査に先立ち、同一の端子T,Bに接触された二つの接触端子32a,32b間の導通状態に基づいて二つの接触端子32a,32bの前記端子T,Bへの接触状態を判定するため、接触端子32a,32bと端子T,Bとの接触不良により端子T,B間の導通検査に誤りが生じるを防止できる。
なお、前述の実施形態では、二セットの電流供給部24,25及び電圧計測部26,27を切替部28,29を介して接触部30,31に接続するようにしたが、三セット以上の電流供給部及び電圧計測部を、切替部28,29を介して接触部30,31に接続するようにしてもよい。
また、前述の実施形態では、多針状の接触子32を有する接触部30,31を用いたが、x方向、y方向及びz方向に移動可能、且つz軸回りに回転可能なフライングプローブを基板10の表面11側及び裏面12側に複数個(例えば、二個)ずつ設けるようにしてもよい。
また、前述の実施形態では、各端子T,Bに接触する接触子32に二つの接触端子32a,32bを備えるようにしたが、接触子32に単一の接触端子を備える構成としてもよい。この場合、電流供給部及び電圧計測部は正極側及び負極側ごとに一つの接触端子に共通に接続される。
本発明の一実施形態に係る基板検査方法が適用される基板の一例を模式的に示す図である。 本発明の一実施形態に係る基板検査方法に用いられる基板検査装置のブロック図である。 図2の基板検査装置の第一及び第二基板接触部等の構成を示す図である。 導通検査に関する説明図である。 接触検査に関する説明図である。 図1の基板の配線パターンの分類結果を示す図である。 導通検査に関する説明図である。 図1の基板の配線パターンに対する導通検査の手順を示す図である。 図2の基板処理装置の動作を示すフローチャートである。
符号の説明
10 基板、11 一方表面(表面)、12 他方表面(裏面)、20 基板処理装置、21 記憶部、22 制御部、23 出力部、24 第一電流供給部、25 第二電流供給部、26 第一電圧計測部、27 第二電圧計測部、28 第一切替部、28a スイッチ、29 第二切替部、29a スイッチ、30 第一接触部、31 第二接触部、32 接触子、32a,32b 接触端子、33 治具、B 下端子、N ネット、T 上端子。

Claims (6)

  1. 一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性を検査する基板検査方法であって、
    前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続する配線パターン群と、前記他方表面に形成される前記端子間を接続する配線パターン群と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターン群とに分類し、
    前記一方表面に形成される前記端子間を接続する配線パターンについて検査する第一の検査処理と、
    前記他方表面に形成される前記端子間を接続する配線パターンについて検査する第二の検査処理と、
    前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続する配線パターンについて検査する第三の検査処理と、
    を行うことを特徴とする基板検査方法。
  2. 請求項1に記載の基板検査方法において、
    前記第一の検査処理の対象となる配線パターンは、前記第二の検査処理の対象となる配線パターンとは相違するネットに属しており、
    前記第一の検査処理と前記第二の検査処理が、同時に並行して行われることを特徴とする基板検査方法。
  3. 請求項1又は請求項2に記載の基板検査方法において、
    前記第三の検査処理は、互いに異なるネットによって接続される前記一方表面の前記端子と前記他方表面の前記端子との複数の組み合わせについて、前記端子間を接続する配線パターンの電気的特性の検査を同時に行う工程を含むことを特徴とする基板検査方法。
  4. 請求項1ないし請求項3のいずれかに記載の基板検査方法において、
    前記第一の検査処理、前記第二の検査処理及び前記第三の検査処理において、一つの前記端子に同時に接触可能に設けられた二つの接触端子を検査対象となる前記端子にそれぞれ接触させ、その二つの接触端子のうちのいずれか一方の接触端子を介して前記端子間に電流を供給しつつ、他方の接触端子を介して前記端子間の電圧を計測することにより、前記端子間を接続する前記配線パターンの電気的特性の検査を行うことを特徴とする基板検査方法。
  5. 請求項4に記載の基板検査方法において、
    前記端子間の電気的特性の検査に先立ち、同一の前記端子に接触された前記二つの接触端子間の導通状態に基づいて前記二つの接触端子の前記端子への接触状態を判定することを特徴とする基板検査方法。
  6. 一方表面及び他方表面に形成された複数の端子とそれらの端子間を接続する複数の配線パターンとによって複数のネットが形成された基板の電気的特性を検査する基板検査装置であって、
    前記基板に設けられた前記ネットに関するネット情報を記憶する記憶部と、
    検査対象の前記端子に接触させる複数の接触子を有し、その接触子を介して前記端子間の電気的特性を検査する少なくとも二つの検査手段と、
    前記記憶部に記憶されたネット情報に基づいて、前記少なくとも二つの検査手段により検査する前記端子の順番を制御する制御部と、
    を備え、
    前記制御部は、
    前記複数の配線パターンを、前記一方表面に形成される前記端子間を接続するものかならなる第一組と、前記他方表面に形成される前記端子間を接続するものからなる第二組と、前記一方表面に形成される前記端子と前記他方表面に形成される前記端子とを接続するものかならなる第三組とに分類し、その分類結果に基づいて前記端子の検査の順番を制御することを特徴とする基板検査装置。
JP2006179826A 2006-06-29 2006-06-29 基板検査方法及び基板検査装置 Pending JP2008008773A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006179826A JP2008008773A (ja) 2006-06-29 2006-06-29 基板検査方法及び基板検査装置
TW096121866A TW200809227A (en) 2006-06-29 2007-06-15 Board inspecting method and board inspecting device
KR1020087026200A KR20090031663A (ko) 2006-06-29 2007-06-19 기판 검사 방법 및 기판 검사 장치
PCT/JP2007/062337 WO2008001651A1 (fr) 2006-06-29 2007-06-19 Procédé d'inspection de carte et dispositif d'inspection de carte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006179826A JP2008008773A (ja) 2006-06-29 2006-06-29 基板検査方法及び基板検査装置

Publications (1)

Publication Number Publication Date
JP2008008773A true JP2008008773A (ja) 2008-01-17

Family

ID=38845419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006179826A Pending JP2008008773A (ja) 2006-06-29 2006-06-29 基板検査方法及び基板検査装置

Country Status (4)

Country Link
JP (1) JP2008008773A (ja)
KR (1) KR20090031663A (ja)
TW (1) TW200809227A (ja)
WO (1) WO2008001651A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010014603A (ja) * 2008-07-04 2010-01-21 Hioki Ee Corp 測定装置および測定方法
JP2010014479A (ja) * 2008-07-02 2010-01-21 Hioki Ee Corp 測定装置および測定方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428748B2 (ja) * 2009-10-21 2014-02-26 日本電産リード株式会社 検査用治具のメンテナンス方法及び基板検査装置
TWI834728B (zh) * 2018-11-09 2024-03-11 日商日本電產理德股份有限公司 檢查指示資訊產生裝置、基板檢查系統、檢查指示資訊產生方法以及檢查指示資訊產生程式

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419574A (ja) * 1990-05-14 1992-01-23 Fujitsu Ltd プリント配線板の検査治具
JPH0666832A (ja) * 1992-08-24 1994-03-11 Hitachi Ltd プローブ及び検査装置
JPH06207963A (ja) * 1993-01-12 1994-07-26 Matsushita Electric Ind Co Ltd プリント基板検査データ作成方法
JPH07191076A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd 印刷配線板試験装置
JP2003043091A (ja) * 2002-04-23 2003-02-13 Ngk Spark Plug Co Ltd 基板検査装置、基板製造方法及びバンプ付き基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419574A (ja) * 1990-05-14 1992-01-23 Fujitsu Ltd プリント配線板の検査治具
JPH0666832A (ja) * 1992-08-24 1994-03-11 Hitachi Ltd プローブ及び検査装置
JPH06207963A (ja) * 1993-01-12 1994-07-26 Matsushita Electric Ind Co Ltd プリント基板検査データ作成方法
JPH07191076A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd 印刷配線板試験装置
JP2003043091A (ja) * 2002-04-23 2003-02-13 Ngk Spark Plug Co Ltd 基板検査装置、基板製造方法及びバンプ付き基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010014479A (ja) * 2008-07-02 2010-01-21 Hioki Ee Corp 測定装置および測定方法
JP2010014603A (ja) * 2008-07-04 2010-01-21 Hioki Ee Corp 測定装置および測定方法

Also Published As

Publication number Publication date
KR20090031663A (ko) 2009-03-27
WO2008001651A1 (fr) 2008-01-03
TW200809227A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
JP4532570B2 (ja) 回路基板検査装置および回路基板検査方法
JP2009244077A (ja) 基板検査装置及びその方法
JP2008008773A (ja) 基板検査方法及び基板検査装置
JP5215072B2 (ja) 回路基板検査装置および回路基板検査方法
JP2009052996A (ja) 不良解析装置
JP2007322127A (ja) 基板検査方法及び基板検査装置
JP5208787B2 (ja) 回路基板検査装置および回路基板検査方法
JP4247076B2 (ja) 基板検査システム、及び基板検査方法
JP5191805B2 (ja) 検査装置および検査方法
JP6182974B2 (ja) 基板検査方法
JP6618826B2 (ja) 回路基板検査装置
JP5160332B2 (ja) 回路基板検査装置および回路基板検査方法
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
JP2020128881A (ja) 短絡検査システム、及び短絡検査方法
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
JP4999143B2 (ja) 基板検査装置
JP5430892B2 (ja) 回路基板検査装置および回路基板検査方法
JP2004361249A (ja) 基板検査装置
JP4257164B2 (ja) 基板検査装置及び基板検査方法
JP2014137231A (ja) 検査治具の検査方法
JP5329160B2 (ja) 回路基板検査装置および回路基板検査方法
JP2011022104A (ja) 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置
JP6965110B2 (ja) 検査装置および検査方法
KR20060099749A (ko) 비지에이 패키지 솔더볼 검사장치
JP6169435B2 (ja) 基板検査装置および基板検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111107