DE602004007525T2 - Ic mit eingebauter charakteristikbestimmung - Google Patents
Ic mit eingebauter charakteristikbestimmung Download PDFInfo
- Publication number
- DE602004007525T2 DE602004007525T2 DE602004007525T DE602004007525T DE602004007525T2 DE 602004007525 T2 DE602004007525 T2 DE 602004007525T2 DE 602004007525 T DE602004007525 T DE 602004007525T DE 602004007525 T DE602004007525 T DE 602004007525T DE 602004007525 T2 DE602004007525 T2 DE 602004007525T2
- Authority
- DE
- Germany
- Prior art keywords
- arrangement
- effective
- test
- characterization
- semiconductor arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims abstract description 67
- 238000012512 characterization method Methods 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims 2
- 230000006870 function Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31915—In-circuit Testers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf das Gebiet der Prüfung von integrierten Schaltkreisen (IC).
- Während der Fertigung, und insbesondere am Ende des Herstellungsprozesses, wird ein IC getestet, um seine Qualität und Funktion zu prüfen. Wird an einem Punkt des Herstellprozesses festgestellt, dass der IC nicht einwandfrei funktioniert oder Arbeitsparameter aufweist, die außerhalb spezifizierter Bereiche liegen, so kann es ausgesondert werden, um Zeit und Geld zu sparen.
- Solche Tests müssen billig und wirksam sein und so wenig wie möglich spezialisierte Testeinrichtungen erfordern, um die Kosten zu minimieren.
- Zusätzlich zu Tests zur Bestimmung der Funktion werden auch andere Tests durchgeführt, um bestimmte Arbeitsparameter eines ICs sicherzustellen, wie zum Beispiel maximale und minimale Betriebsspannung und/oder -temperatur sowie maximale und minimale Taktfrequenzen.
- Diese Tests erlauben eine „Charakterisierung" des ICs und werden auch mit teuren Testeinrichtungen durchgeführt. Die Charakterisierung erlaubt es, dass dem Kunden die Spezifizikation des IC-Produktes sofort zur Verfügung steht und dieser in der Lage ist, zu erkennen, ob das Produkt für einen bestimmten Zweck geeignet ist. Jede vorliegende Charakterisierung muss daher korrekt sein und ist ein wichtiger Aspekt bei der Produktion von integrierten Schaltungen.
- Wegen der Kosten ist jedoch nicht jeder IC charakterisiert. Bei derzeitigen Prozesstechnologien ist dies noch akzeptabel. Bei zukünftigen Technologien jedoch werden die Prozessstreuungen in der Weise zunehmen, dass Formen auf einem einzigen Wafer verschiedene physikalische Parameter annehmen, so dass das Charakterisieren jedes ICs zwingend notwendig wird, um eine gute Produktqualität zu gewährleisten. In diesem Fall muss die Charakterisierung billig genug sein, so dass sie bei jedem IC angewandt werden kann.
-
1 zeigt die Resultate eines solchen Charakterisierungsvorganges unter Anwendung teurer Testeinrichtungen.1 ist ein sogenannter „Shmoo-Plot", der eine Charakterisierung der Frequenz eines ICs gegenüber der Betriebsspannung des in Frage stehenden ICs zeigt. - Ein Shmoo-Plot, wie er in
1 gezeigt ist, ist eine grafische Darstellung, die zeigt, wie ein besonderer Test bestanden oder nicht bestanden wurde, wenn Parameter wie Frequenz, Spannung oder Temperatur variiert und die Tests an dem in Frage stehenden IC wiederholt durchgeführt werden. Die Form des Ausfallbereiches ist bedeutsam und hilft bei der Bestimmung der Ursache des Ausfalls. In dem Shmoo-Plot nach1 ist ein „Bestanden" als weißes Quadrat und ein „Nicht-Bestanden" als graues Quadrat dargestellt. Ein Shmoo-Plot einer normalen Schaltungsfunktion zeigt mit steigender Betriebsspannung ein besseres Hochfrequenzverhalten, wie in1 gezeigt. - Um Charakterisierungs-Tests rentabel zu machen, müssen sie schnell durchgeführt werden können und mit geringem Aufwand an Testeinrichtungen möglich sein. Wie jedoch erwähnt wurde, führt aufgrund der steigenden Produktstreuungen (sogar auf einem einzigen Wafer) bei neuen Halbleiter-IC-Technologien ein Charakterisierungs-Test kaum bei jedem IC zu den gleichen Resultaten (d.h. Arbeitsparametern). Um jedoch die Produktionskosten niedrig zu halten, ist es nicht praktikabel, jeden IC am Ende des Produktionsprozesses getrennt mit den Testeinrichtungen zu charakterisieren.
-
US 2001/0035766 (Nakajima) beschreibt ein Verfahren und eine Vorrichtung zur Charakterisierung einer Anordnung (oder eines Produktes). Das Nakajima-Dokument gibt an, dass das Verfahren in einer IC-Testeinrichtung angewandt werden kann. Diese eingebettete Einrichtung ist jedoch eine von der zu testenden Anordnung getrennte Einrichtung und löst daher nicht die derzeitigen Charakterisierungsprobleme, da das Verfahren und die Vorrichtung nach dem Nakajima-Patent auf die Charakterisierung einer anderen Anordnung gerichtet ist. -
US 6,556,938 beschreibt ein System zum Anwenden der Funktionen automatisierter Testeinrichtungen innerhalb von integrierten Schaltungen. Die integrierte Schaltung enthält eine parametrische Testschaltung, die dazu ausgebildet ist, elektrisch mit einer automatischen Testeinrichtung zu kommunizieren, so dass abhängig von einem von der Testeinrichtung empfangenen Signal die parametrische Testschaltung mindestens einen Parameter eines ersten Anschlusses der integrierten Schaltung misst. - Es besteht daher ein Bedürfnis für ein Verfahren und ein System, das in der Lage ist, eine kosteneffektive und raumsparende Charakterisierung von ICs zu schaffen, das die Notwendigkeit getrennter, teurer und/oder umfangreicher Testeinrichtungen vermeidet und das zuverlässige Charakterisierungs-Daten für jeden IC liefert.
- Nach einem Aspekt der vorliegenden Erfindung wird eine Halbleiteranordnung mit einer Funktionsanordnung und einer Charakterisierungseinheit vorgeschlagen, die dadurch gekennzeichnet ist, dass die Charakterisierungseinheit wirksam ist, die Variation eines Arbeitsparameters der Anordnung zu steuern, um die Charakterisierungsdaten für die Anordnung in Bezug auf den variierten Arbeitsparameter zur Verfügung zu stellen.
- Nach einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Kennzeichnen einer Halbleiteranordnung geschaffen, die eine Funktionsanordnung und eine Charakterisierungseinheit aufweist, und bei dem das Verfahren gekennzeichnet ist durch
- – Variieren eines Arbeitsparameters der Anordnung unter Steuerung durch die Charakterisierungseinheit, und
- – Erreichen von Charakterisierungsdaten in Bezug auf die variierenden Arbeitsparameter von der Charakterisierungseinheit.
-
1 zeigt einen Shmoo-Plot für eine charakterisierte Anordnung, -
2 zeigt den Aufbau eines integrierten Schaltkreises gemäß einem Aspekt der vorliegenden Erfindung, -
3 zeigt den Aufbau eines integrierten Schaltkreises gemäß einem weiteren Aspekt der vorliegenden Erfindung, -
4 zeigt den Aufbau eines integrierten Schaltkreises gemäß einem weiteren Aspekt der vorliegenden Erfindung. -
2 zeigt einen IC201 mit einem Aufbau gemäß einem Aspekt der vorliegenden Erfindung. - Eine Betriebsspannung und ein Taktsignal des IC
201 werden durch eine Spannungssteuereinheit203 bzw. eine Taktsteuereinheit205 gesteuert. Nach einem Aspekt der vorliegenden Erfindung ist die Spannungssteuereinheit203 wirksam, eine variable Betriebsspannung an eine zu charakterisierende Anordnung (device under characterization = DUC)207 zu liefern, während die Taktsteuereinheit205 wirksam ist, ein variables Taktsignal an die DUC207 (d.h. ein Taktsignal mit variabler Periode) zu liefern. Die Steuereinheiten203 ,205 können zweckmäßigerweise als „Charakterisierungs-Parameter-Steuereinheiten" bezeichnet werden, um ihre Funktion als Steuereinheiten zu beschreiben, die wirksam sind, die Charakterisierungs-Parameter des DUC207 zu steuern. - Eine Test-Schnittstelle ist vorgesehen, um an die Steuereinheiten
203 ,205 Instruktionen zu geben. In der Ausführung nach2 ist eine Hardware-Steuereinheit oder eine Software-Steuereinheit außerhalb des IC201 verfügbar, um eine Charakterisierung durchzuführen. Der DUC207 werden von außen über eine Schnittstelle Teststimuli zugeführt. Die Taktsteuereinheit205 ist ebenfalls wirksam, das Taktsignal vom IC201 auszugeben, um die Teststimuli und die Reaktionen darauf an die Außenwelt zu synchronisieren. - Insbesondere erfordert die Ausführung nach
2 eine Testschnittstelle, die wirksam ist, die Spannungssteuereinheit203 und die Taktsteuereinheit205 mit den erforderlichen Parametern zu versorgen, um einen Charakterisierungs-Prozess zu beginnen. Die DUC207 wird über eine weitere Schnittstelle mit Teststimuli von einer externen Hardware- oder Softwarequelle versorgt. - Die DUC
207 hat die Funktion des IC201 , und alle anderen Einheiten des IC201 wie Spannungssteuereinheit203 und die Taktsteuereinheit205 sind Zusatzeinheiten, die die Testfunktion an dem IC201 gemäß der vorliegenden Erfindung durchführen. - Die Kombination der Zuführung die Teststimuli und der variablen Spannungs- und Taktsignale über die Spannungs- und Taktsteuereinheiten
203 bzw.205 ermöglicht es, dass die DUC207 in Bezug auf die durch die Steuereinheiten203 ,205 gesteuerten Parameter charakterisiert wird. In dem Beispiel nach2 sind daher die Parameter zur Durchführung der Charakterisierung die Spannung und die Taktperiode. Es ist jedoch zu erkennen, dass jeder für die Charakterisierung einer DUC207 geeignete Parameter durch die Steuereinheiten203 ,205 gesteuert werden kann. - In dieser Weise kann eine Charakterisierung eines IC auf dem Chip selbst durchgeführt werden, d.h. in Form eines eingebauten Chip-Charakterisierungs-Systems (built-in chip characterization = BICC).
-
3 zeigt einen IC301 mit einem Aufbau gemäß einer zweiten Ausführung der vorliegenden Erfindung. Ein zu charakterisierende Anordnung303 (DUC) ist umgeben von einer eingebauten Selbsttest-Hardware (built-in self test = BIST)305 , die wirksam ist, Teststimuli zu erzeugen und die Reaktionen zu beobachten. Die Benutzung von BIST ist im Stand der Technik bekannt. Die vorliegende Erfindung betrifft BIST nicht direkt und dies wird daher nicht detaillierter beschrieben. - Eine Betriebsspannung und ein Taktsignal des IC
301 werden durch eine Spannungs-Steuereinheit307 und eine Takt-Steuereinheit309 gesteuert. Wie in dem vorherigen Ausführungsbeispiel ist die Spannungs-Steuereinheit307 wirksam, eine variable Betriebsspannung sowohl der DUC303 als auch der BIST-Hardware305 zuzuführen, während die Takt-Steuereinheit309 wirksam ist, der DUC303 ein variables Taktsignal zuzuführen. Das Taktsignal wird auch der BIST-Hardware305 zugeführt. Beide Steuereinheiten307 ,309 werden durch Benutzung externer Software- oder Hardware-Steuermittel (nicht gezeigt) gesteuert. Die Steuereinheiten307 ,309 empfangen Daten über eine Test-Schnittstelle des ICs301 . - Wie vorher, hat die DUC
303 die Funktion des IC301 , und alle anderen Einheiten des IC301 wie die BIST-Hardware305 , die Spannungs-Steuereinheit307 und die Takt-Steuereinheit309 sind zusätzlich vorhanden und führen die Testfunktion an dem IC301 durch. - In der Ausführung nach
3 wird eine externe Hardware- oder Software-Steuereinheit benutzt, um einen Charakterisierungs-Prozess durchzuführen. Teststimuli werden intern über das BIST-Modul309 erzeugt. Die Testresultate werden durch die Test-Schnittstelle ausgegeben. - In ähnlicher Weise wie bei dem System nach
2 sind die Steuereinheiten307 ,309 wirksam, einen Charakterisierungs-Parameter der DUC303 zu variieren. Für jeden Wert des Charakterisierungs-Parameters wird an dem DUC303 ein Test durchgeführt. In dieser Weise wird eine Charakterisierung der DUC303 durchgeführt, deren Ergebnisse von dem IC, wie oben beschrieben, ausgegeben werden. Die Resultate können benutzt werden, um einen Shmoo-Plot ähnlich dem der1 darzustellen, um eine Charakterisierung der DUC303 in Bezug auf die durch die Steuereinheiten307 ,309 gesteuerten Parameter (d.h. Spannung bzw. Taktperiode in dem Beispiel nach3 ) bereitzustellen. - Die Ausführung nach den
2 und3 bieten BICC-Funktion, erfordern aber die Benutzung einer (gegenüber dem IC201 ,203 ) externen Software oder Hardware. In dieser Weise kann IC-Fläche eingespart werden, da ein internes globales Steuermodul nicht erforderlich ist. -
4 zeigt einen IC401 gemäß einer weiteren Ausführung der vorliegenden Erfindung. In4 enthält das BICC-System eine Spannungs-Steuereinheit403 , eine Takt-Steuereinheit405 , eine DUC407 und eine BIST-Funktion, die durch eine BIST-Hardware409 dargestellt wird, ähnlich wie in der Ausführung nach3 . - Eine Test-Schnittstelle ist vorgesehen, um Instruktionen an eine globale Steuereinheit
411 zu geben. In einem Arbeitsverfahren empfängt die globale Steuereinheit411 einen Prompt über die Test-Schnittstelle, um einen Charakterisierungs-Prozess zu starten. Der Prompt kann eine Anforderung an die globale Steuereinheit411 sein, den Prozess zu starten, und kann auch die Parameter des Chips401 enthalten, die während des Prozesses zu charakterisieren sind. - Nach Empfang dieser Prompt-Daten ist die Steuereinheit
411 wirksam, gewisse Parameter des Chips401 durch Benutzung der Steuereinheiten403 ,405 (in diesem Fall eine Spannung bzw. ein Taktsignal) zu variieren. - Insbesondere ist die globale Steuereinheit
411 , nachdem sie die notwendigen Prompt- und Charakterisierungsparameter über die Test-Schnittstelle empfangen hat, wirksam, gewisse Parameter der DUC407 durch Benutzung der Steuereinheiten403 ,405 zu variieren. In dem Beispiel nach4 steuern die Steuereinheiten403 ,405 eine Spannung bzw. ein Taktsignal der DUC407 , und ermöglichen hierdurch eine Durchführung der Charakterisierung der DUC407 in Bezug auf die Betriebsspannung und die Taktfrequenz des IC. Eine solche Charakterisierung wird zweckmäßigerweise in der Form eines Shmoo-Plots durchgeführt, wie in Verbindung mit1 beschrieben. - Die globale Steuereinheit
411 ist wirksam, die Steuereinheiten403 ,405 wiederholt zu programmieren, so dass ein „virtueller" Shmoo-Plot erzeugt werden kann. - Die Ausführungen der vorliegenden Erfindung nach den
2 und3 ermöglichen in vorteilhafter Weise auch die Erzeugung eines „virtuellen" Shmoo-Plots, jedoch anstelle der Belieferung der die Charakterisierungs-Parameter steuernden Steuereinheiten mit Daten durch die globale Steuereinheit411 , werden diese über eine Test-Schnittstelle von Software oder Hardware zur Verfügung gestellt. - Wenn in dem Charakterisierungs-Prozess BIST benutzt wird (
3 und4 ) weist der Shmoo-Plot nur eine „Bestanden"/„Nicht-Bestanden"-Information auf. Wird jedoch kein BIST benutzt (2 ), kann der Shmoo-Plot auch die Anzahl der Ausfälle pro Test enthalten. Im allgemeinen jedoch sind die durch den Charakterisierungs-Prozess der vorliegenden Erfindung erzeugten virtuellen Shmoo-Plots die gleichen wie diejenigen, die durch externe Testreinrichtungen erzeugt werden. Wie für durch externe Testreinrichtungen erzeugte Shmoo-Plots erforderlich, ist externe Software notwendig, um in der Lage zu sein, die Shmoo-Plots zu sichten und auszuwerten. - Für den Fachmann ist klar, dass jeder geeignete Parameter des DUC
403 durch die Steuereinheiten403 ,405 gesteuert werden kann, obwohl die vorliegende Erfindung in Bezug auf Spannungs- und Takt-Steuereinheiten beschrieben wurde. Die Benutzung von Spannungs- und Takt-Steuereinheiten ist nicht einschränkend gemeint, sondern erfolgt lediglich zur besseren Erläuterung des erfinderischen Konzeptes und der besonderen Vorteile der vorliegenden Erfindung. - Sind auf dem IC
401 Speichermodule413 verfügbar, ist es möglich, den erzeugten Shmoo-Plot in dem Speicher zu sichern, so dass er am Ende der Erzeugung des Shmoo-Plots ausgelesen werden kann. Damit kann der Charakterisierungs-Prozess beschleunigt werden, da die Takt- und Spannungsdaten nicht von dem IC für jeden Messzyklus ausgegeben werden müssen. - Sind jedoch keine Speichermodule verfügbar, so wird die Charakterisierungs-Information direkt über die Test-Schnittstelle ausgegeben.
- Es ist für den Fachmann klar, dass die in Verbindung mit den
2 bis4 beschriebenen Beispiele zur besseren Erläuterung des erfinderischen Konzeptes der vorliegenden Erfindung vorgetragen wurden und nicht beabsichtigt ist, diese einzuschränken. Insbesondere ist es klar, dass alternative Ausführungen der vorliegenden Erfindung, die nicht ausdrücklich genannt wurden, eingeschlossen sind. Speziell die exakte Natur von ausgeführten Aufgaben auf dem Chip und getrennt vom Chip (was die Anzahl von Steuer- und Testmodulen auf dem Chip bestimmt) kann variiert werden, um eine Anpassung an den besonderen Anwendungsfall zu berücksichtigen, oder um z.B. Chipfläche einzusparen. Die in Verbindung mit den Figuren erläuterten Ausführungen verdeutlichen nur drei spezielle Beispiele von IC-Architekturen gemäß dem erfinderischen Konzept der vorliegenden Erfindung.
Claims (24)
- Halbleiteranordnung (
201 ) mit einer Funktionsanordnung (207 ) und einer Charakterisierungseinheit (203 ), dadurch gekennzeichnet, dass die Charakterisierungseinheit wirksam ist, die Variation eines Arbeitsparameters der Anordnung zu steuern, um die Charakterisierungsdaten für die Anordnung (201 ) in Bezug auf den variierten Arbeitsparameter zur Verfügung zu stellen. - Halbleiteranordnung (
201 ) nach Anspruch 1, dadurch gekennzeichnet, dass die Charakterisierungseinheit (203 ) wirksam ist, ein Steuersignal zum Steuern eines Arbeitsparameters der Anordnung (201 ) zu liefern. - Halbleiteranordnung (
201 ) nach Anspruch 2, dadurch gekennzeichnet, dass die integrierte Charakterisierungseinheit (203 ) wirksam ist, ein Steuersignal zum Steuern einer Spannungsversorgung der Anordnung (201 ) zu steuern. - Halbleiteranordnung (
201 ) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die integrierte Charakterisierungseinheit (203 ) wirksam ist, ein Steuersignal zum Steuern eines Taktsignals der Anordnung (201 ) zu steuern. - Halbleiteranordnung (
201 ) nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Funktionsanordnung (207 ) wirksam ist, Testdaten zu empfangen. - Halbleiteranordnung (
201 ) nach Anspruch 5, dadurch gekennzeichnet, dass die Funktionsanordnung (207 ) wirksam ist, abhängig von den Testdaten eine Testreaktion zu produzieren. - Halbleiteranordnung (
201 ) nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Funktionsanordnung (207 ) wirksam ist, ein Steuersignal von der Charakterisierungseinheit (207 ) zu empfangen. - Halbleiteranordnung (
201 ) nach Anspruch 4, dadurch gekennzeichnet, dass die Charakterisierungseinheit (203 ) wirksam ist, der Anordnung (201 ) das Taktsignal extern zuzuführen. - Halbleiteranordnung (
201 ) nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Test-Schnittstelle vorgesehen ist und dass die Charakterisierungseinheit (207 ) wirksam ist, Daten über die Test-Schnittstelle zu empfangen. - Halbleiteranordnung (
201 ) nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Software-Steuermittel vorgesehen sind, die wirksam sind, Steuerdaten an die Charakterisierungseinheit (207 ) zu liefern. - Halbleiteranordnung (
201 ) nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Hardware-Steuermittel vorgesehen sind, die wirksam sind, Steuerdaten an die Charakterisierungseinheit (207 ) zu liefern. - Halbleiteranordnung (
201 ) nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Steuermittel wirksam sind, Steuerdaten an die Charakterisierungseinheit (207 ) über die Test-Schnittstelle der Anordnung (201 ) zu liefern. - Halbleiteranordnung (
301 ) nach Anspruch 5, dadurch gekennzeichnet, dass eine eingebaute Testhardware (305 ) vorgesehen ist, die wirksam ist, Testdaten an die Funktionsanordnung (303 ) zu liefern. - Halbleiteranordnung (
301 ) nach Anspruch 13, dadurch gekennzeichnet, dass die eingebaute Testhardware (305 ) mit der IEEE 1149.1 konform ist. - Halbleiteranordnung (
301 ) nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass eine Test-Schnittstelle vorgesehen ist und dass die eingebaute Testhardware (305 ) wirksam ist, Testdaten über eine Test-Schnittstelle der Anordnung (301 ) zu empfangen. - Halbleiteranordnung (
301 ) nach Anspruch 13 bis 15, dadurch gekennzeichnet, dass die eingebaute Testhardware (305 ) wirksam ist, abhängig von den der Funktionsanordnung (303 ) zugeführten Testdaten Testreaktionsdaten zu liefern. - Halbleiteranordnung (
301 ) nach Anspruch 16, dadurch gekennzeichnet, dass die eingebaute Testhardware (305 ) wirksam ist, aus der Anordnung (301 ) Testreaktionsdaten auszugeben. - Halbleiteranordnung (
401 ) nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Speichermodul (413 ) vorgesehen ist, das wirksam ist, Charakterisierungsdaten der Anordnung (401 ) zu speichern. - Halbleiteranordnung (
401 ) nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Steuereinheit (411 ) vorgesehen ist, die wirksam ist, Steuerdaten an die Charakterisierungseinheit (407 ) zu liefern. - Halbleiteranordnung (
401 ) nach Anspruch 19, wenn abhängig vom Anspruch 13, dadurch gekennzeichnet, dass die Steuereinheit (411 ) wirksam ist, Steuerdaten an die eingebaute Testhardware zu liefern. - Halbleiteranordnung (
401 ) nach Anspruch 19, wenn abhängig vom Anspruch 18, dadurch gekennzeichnet, dass die Steuereinheit (411 ) wirksam ist, mit dem Speichermodul (413 ) zu kommunizieren. - Halbleiteranordnung (
401 ) nach Anspruch 19, dadurch gekennzeichnet, dass die Steuereinheit (411 ) wirksam ist, Daten über eine Test-Schnittstelle der Anordnung (401 ) zu empfangen. - Verfahren zum Kennzeichnen einer Halbleiteranordnung (
201 ), bei dem die Halbleiteranordnung eine Funktionsanordnung (207 ) und eine Charakterisierungseinheit (203 ) aufweist, und bei dem das Verfahren gekennzeichnet ist durch – Variieren eines Arbeitsparameters der Anordnung unter Steuerung durch die Charakterisierungseinheit, und Erreichen von Charakterisierungsdaten in Bezug auf den variierenden Arbeitsparameter von der Charakterisierungseinheit (203 ). - Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Charakterisierungseinheit ein Steuersignal zum Steuern eines Arbeitsparameters der Anordnung (
201 ) liefert.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03102062 | 2003-07-09 | ||
EP03102062 | 2003-07-09 | ||
PCT/IB2004/051089 WO2005006005A1 (en) | 2003-07-09 | 2004-07-01 | Ic with on-board characterization unit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE602004007525D1 DE602004007525D1 (de) | 2007-08-23 |
DE602004007525T2 true DE602004007525T2 (de) | 2008-03-13 |
Family
ID=34042919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE602004007525T Expired - Lifetime DE602004007525T2 (de) | 2003-07-09 | 2004-07-01 | Ic mit eingebauter charakteristikbestimmung |
Country Status (9)
Country | Link |
---|---|
US (1) | US7475312B2 (de) |
EP (1) | EP1646883B8 (de) |
JP (1) | JP2007527110A (de) |
KR (1) | KR20060028810A (de) |
CN (1) | CN100592097C (de) |
AT (1) | ATE366941T1 (de) |
DE (1) | DE602004007525T2 (de) |
TW (1) | TW200508632A (de) |
WO (1) | WO2005006005A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020070169A1 (de) * | 2018-10-01 | 2020-04-09 | Volkswagen Aktiengesellschaft | Verfahren und vorrichtung zum überwachen der zuverlässigkeit eines elektronischen systems |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8484524B2 (en) * | 2007-08-21 | 2013-07-09 | Qualcomm Incorporated | Integrated circuit with self-test feature for validating functionality of external interfaces |
US10768230B2 (en) * | 2016-05-27 | 2020-09-08 | International Business Machines Corporation | Built-in device testing of integrated circuits |
US10685730B1 (en) * | 2018-03-20 | 2020-06-16 | Seagate Technology Llc | Circuit including efficient clocking for testing memory interface |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7137048B2 (en) * | 2001-02-02 | 2006-11-14 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
JPH04212524A (ja) * | 1990-12-06 | 1992-08-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US6466520B1 (en) * | 1996-09-17 | 2002-10-15 | Xilinx, Inc. | Built-in AC self test using pulse generators |
US5982189A (en) * | 1997-05-14 | 1999-11-09 | International Business Machines Corporation | Built-in dynamic stress for integrated circuits |
US6427217B1 (en) * | 1999-04-15 | 2002-07-30 | Agilent Technologies, Inc. | System and method for scan assisted self-test of integrated circuits |
US6496947B1 (en) * | 1999-10-25 | 2002-12-17 | Lsi Logic Corporation | Built-in self repair circuit with pause for data retention coverage |
JP4048691B2 (ja) * | 2000-04-27 | 2008-02-20 | 横河電機株式会社 | Ic試験装置及びic試験方法 |
US6556938B1 (en) * | 2000-08-29 | 2003-04-29 | Agilent Technologies, Inc. | Systems and methods for facilitating automated test equipment functionality within integrated circuits |
JP4115676B2 (ja) * | 2001-03-16 | 2008-07-09 | 株式会社東芝 | 半導体記憶装置 |
JP2003060049A (ja) * | 2001-08-09 | 2003-02-28 | Hitachi Ltd | 半導体集積回路装置 |
US6889332B2 (en) * | 2001-12-11 | 2005-05-03 | Advanced Micro Devices, Inc. | Variable maximum die temperature based on performance state |
US6948080B2 (en) * | 2002-01-09 | 2005-09-20 | Raytheon Company | System and method for minimizing upsets in digital microcircuits via ambient radiation monitoring |
US7036062B2 (en) * | 2002-10-02 | 2006-04-25 | Teseda Corporation | Single board DFT integrated circuit tester |
US7017094B2 (en) * | 2002-11-26 | 2006-03-21 | International Business Machines Corporation | Performance built-in self test system for a device and a method of use |
JP2004260090A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 半導体集積回路装置 |
-
2004
- 2004-07-01 JP JP2006518456A patent/JP2007527110A/ja active Pending
- 2004-07-01 DE DE602004007525T patent/DE602004007525T2/de not_active Expired - Lifetime
- 2004-07-01 AT AT04744458T patent/ATE366941T1/de not_active IP Right Cessation
- 2004-07-01 KR KR1020067000348A patent/KR20060028810A/ko not_active Application Discontinuation
- 2004-07-01 EP EP04744458A patent/EP1646883B8/de not_active Expired - Lifetime
- 2004-07-01 WO PCT/IB2004/051089 patent/WO2005006005A1/en active IP Right Grant
- 2004-07-01 US US10/563,415 patent/US7475312B2/en not_active Expired - Fee Related
- 2004-07-01 CN CN200480019482A patent/CN100592097C/zh not_active Expired - Fee Related
- 2004-07-06 TW TW093120234A patent/TW200508632A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020070169A1 (de) * | 2018-10-01 | 2020-04-09 | Volkswagen Aktiengesellschaft | Verfahren und vorrichtung zum überwachen der zuverlässigkeit eines elektronischen systems |
US11879937B2 (en) | 2018-10-01 | 2024-01-23 | Volkswagen Aktiengesellschaft | Method and device for monitoring the reliability of an electronic system |
Also Published As
Publication number | Publication date |
---|---|
KR20060028810A (ko) | 2006-04-03 |
EP1646883B1 (de) | 2007-07-11 |
JP2007527110A (ja) | 2007-09-20 |
US20060155500A1 (en) | 2006-07-13 |
TW200508632A (en) | 2005-03-01 |
EP1646883A1 (de) | 2006-04-19 |
CN100592097C (zh) | 2010-02-24 |
ATE366941T1 (de) | 2007-08-15 |
CN1820205A (zh) | 2006-08-16 |
US7475312B2 (en) | 2009-01-06 |
DE602004007525D1 (de) | 2007-08-23 |
EP1646883B8 (de) | 2007-09-05 |
WO2005006005A1 (en) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1097460B1 (de) | Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung | |
DE69506337T2 (de) | Von einem LSI-Prüfer mit einer verminderten Anzahl von Stiften testbare integrierte Halbleiterschaltung | |
DE68924744T2 (de) | Kontaktstiftelektronik-Einrichtung mit Phasenjustierung für einen IC-Tester und Verfahren zur Phasenjustierung. | |
DE2413805C2 (de) | Verfahren zum Prüfen von Halbleiter-Schaltungsplättchen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE3516755C2 (de) | ||
DE69020442T2 (de) | Verfahren zum Einbrennen in weniger als einer Minute. | |
DE3702408C2 (de) | ||
DE19758077A1 (de) | Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen | |
DE3106727A1 (de) | "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise" | |
DE10339940A1 (de) | System und Verfahren zum heterogenen Mehrstellentesten | |
DE69418841T2 (de) | Intelligente Prüfungsstrasse | |
DE19512131B4 (de) | Halbleiter-Testgerät | |
DE102006002889A1 (de) | Erzeugen einer internen Referenzspannung zum Testen von integrierten Schaltkreisen | |
DE69606988T2 (de) | Verfahren und vorrichtung zur parallelen automatischen prüfung von elektronischen schaltungen | |
DE602004007525T2 (de) | Ic mit eingebauter charakteristikbestimmung | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE10306620A1 (de) | Integrierte Testschaltung in einer intergrierten Schaltung | |
DE60303168T2 (de) | Verfahren zur langlaufenden Analyse eines Schaltkreisentwurfs | |
DE4121637A1 (de) | Verfahren und vorrichtung zur pruefung von steuergeraeten | |
DE60309128T2 (de) | LSI-Testanordnung | |
DE60001450T2 (de) | Vorrichtung zur funktionellen Widergabe einer spezifischen integrierten Halbleiterschaltung und deren Verwendung als Emulationsvorrichtung | |
EP1182555B1 (de) | Verfahren zum Testen eines Mikrocontrollers durch eine externe Testvorrichtung | |
DE10313872B3 (de) | Integrierte Schaltung mit einer Testschaltung | |
EP1357387A1 (de) | Partial-BIST mit Erfassung der Verbindungen zwischen einzelnen Blöcken |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8327 | Change in the person/name/address of the patent owner |
Owner name: NXP B.V., EINDHOVEN, NL |
|
8364 | No opposition during term of opposition |