JP4048691B2 - Ic試験装置及びic試験方法 - Google Patents
Ic試験装置及びic試験方法 Download PDFInfo
- Publication number
- JP4048691B2 JP4048691B2 JP2000128317A JP2000128317A JP4048691B2 JP 4048691 B2 JP4048691 B2 JP 4048691B2 JP 2000128317 A JP2000128317 A JP 2000128317A JP 2000128317 A JP2000128317 A JP 2000128317A JP 4048691 B2 JP4048691 B2 JP 4048691B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- block
- blocks
- vertex
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31711—Evaluation methods, e.g. shmoo plots
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31901—Analysis of tester Performance; Tester characterization
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、IC(集積回路)試験装置において、SHMOOプロットの測定を行う測定方法に関する。
【0002】
【従来の技術】
測定ICに入力する複数のパラメータの数値の組み合わせを変化させ、テストを行った結果をプロットして表示する機能をSHMOOプロット機能という。
例えば、パラメータとして、電源電圧と動作周波数との組み合わせ(X軸方向に電圧値、Y軸方向に周波数値)を、所定の間隔で測定する各測定点において、ICが動作を行うか否かの判定を行う。
すなわち、電源電圧と周波数範囲とのいかなる数値の範囲において、ICが動作するかを2次元平面上の測定結果から確認する。
【0003】
この代表的な測定手法は、すべてのパラメータを予め設定した測定値に変化させ、すなわち、全ての電圧値と周波数の値との組み合わせの点を各々測定し、それぞれ判定結果を表示する方法がある。
また、他の測定手法としては、電圧値と周波数の値との組み合わせの点において、指定された一定の間隔ごとに判定をおこない変化点がある場合は、変化のある間隔の間のみテスト結果を表示する方法がある。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の方法の一つである、全ての電圧値と周波数の値との組み合わせの点を各々測定し、パラメータ全ての組み合わせの点における測定結果を表示するSHMOOプロット機能には、データ取得時間が大幅にかかるため、ICの動作特性の評価が遅れるという欠点がある。
【0005】
また、一定の間隔ごとに判定結果の表示をおこなうSHMOOプロット機能には、間隔の間に変化点が存在しても、この変化点が測定対象とならないため、測定されずに正確なSHMOOプロットによる評価を行うことが出来ないという問題がある。
【0006】
本発明はこのような背景の下になされたもので、データ取得時間を短時間に行い、かつ必要な部分の判定が行われ正確なSHMOOプロットの結果を表示することが可能なIC試験装置及びIC試験方法を提供する。
【0007】
【課題を解決するための手段】
請求項1記載の発明は、IC測定の測定パラメータの組み合わせ毎のパス/フェイル判定を行いSHMOOプロットを作成するIC試験装置において、SHMOOプロットの測定範囲の測定点をブロック化するブロック化手段と、測定手段により、前記ブロックの頂点の測定点のパス/フェイル判定を行わせ、この頂点のパス/フェイル判定の結果のパターンから、ブロック内の隣接する頂点を含む各辺の頂点の測定点の測定結果が異なるブロックを抽出し、隣接して異なる頂点を有する辺領域を共有するブロックを、ブロック内に含まれる測定点全てを測定する全測定ブロックとして抽出するブロック抽出手段と、この全測定ブロックの測定点の全てにおいてパス/フェイル判定を行う測定手段と、該測定手段により、全ての測定点が測定された全測定ブロックの辺領域において、前記頂点を含む隣接する測定点が互いに異なる判定結果か否かを判定し、互いに異なる測定点のある辺領域を共有するブロックを、新たに全測定ブロックとして抽出する辺領域抽出手段とを具備する。
【0009】
請求項2記載の発明は、IC測定の測定パラメータの組み合わせ毎のパス/フェイル判定を行いSHMOOプロットを作成するIC試験方法において、ブロック化手段がSHMOOプロットの測定範囲の測定点をブロック化する第1の過程と、測定手段が、前記ブロックの頂点の測定点のパス/フェイル判定を行い、ブロック抽出手段がこの頂点のパス/フェイル判定の結果のパターンから、ブロック内の隣接する頂点を含む各辺の頂点の測定点の測定結果が異なるブロックを抽出する第2の過程と、ブロック抽出手段が、隣接して異なる頂点を有する辺領域を共有するブロックを、ブロック内に含まれる測定点全てを測定する全測定ブロックとして抽出する第3の過程と、測定手段がこの全測定ブロックの測定点の全てにおいてパス/フェイル判定を行う第4の過程と、辺領域抽出手段が、前記測定手段により、前記第3の過程で全ての測定点が測定された全測定ブロックの辺領域において、前記頂点を含む隣接する測定点が互いに異なる判定結果か否かを判定し、互いに異なる測定点のある辺領域を共有するブロックを、新たに全測定ブロックとして抽出する第5の過程とを具備することを特徴とする。
【0011】
請求項3記載の発明は、請求項2に記載のIC試験方法において、前記第2の過程におけるブロック内の隣接する頂点の測定結果が異なるブロックの抽出が、このブロックのパス/フェイルの判定パターンと予め設定されているパス/フェイルのパターンとを比較して行われることを特徴とする。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。図1は本発明の一実施形態によるIC試験装置の構成を示すブロック図である。この図において、制御部1は、少なくともCPUとメモリとから構成され、記憶部3に記憶されている測定プログラムに従い、IC試験装置内の回路を制御し、ICの測定を行う。入力部2は、キーボードやマウスなどの入力装置からの制御信号を入力し、制御部1へ出力する。
【0013】
記憶部3には、図2に示すフローチャートの処理の測定プログラムが、記憶されている。制御部1は、このフローチャートに従い、ICの各種動作特性の測定処理を行う。
すなわち、制御部1は、上記測定プログラムに従い、入力部2,測定点分割部4,測定部5及び出力部6の動作制御を行う。以下の説明において、入力部2,測定点分割部4,測定部5及び出力部6のICテストを行うための動作は、上記測定プログラムに従い、制御部1が制御することにより実行される。
【0014】
この測定処理の動作については、後の動作例において詳細に説明するが、本発明のIC動作測定の流れを大きく分けると、
▲1▼ 図3に示すように、SHMOOプロットを作成する各パラメータの値の組み合わせ(例えば、電源電圧及び周波数の数値の組み合わせ)の範囲において、この範囲内の菱形の形状で表された測定点NをブロックBの様にブロック化する。このとき、ブロックの4隅の測定点Nを特別にブロックの頂点M(黒の塗りつぶしの菱形)とする。
【0015】
▲2▼ 上記SHMOOプロットにおける各パラメータの測定範囲において、各ブロックの頂点Mにおけるパラメータの組み合わせの条件におけるICの動作の測定を行う。
このICの動作の測定は、パラメータの値を変化させ、どのパラメータの値の各々の組み合わせ(測定点N)において、被試験体であるICが動作するか否かの判定,すなわちパス(動作する)/フェイル(動作せず)の判定として行われる。
【0016】
▲3▼ 図4に示す様に、注目ブロックと、この注目ブロックに上下左右の隣接するブロック(上隣接ブロック,下隣接ブロック,右隣接ブロック及び左隣接ブロック)とにおいて、頂点M以外の他の測定点Nを全て測定するブロックである全測定ブロックの抽出処理を行う。
このとき、注目ブロックの各頂点の測定結果のパターンを、図5から図8までの各々のパターン、すなわち、パターン1からパターン16と順次比較し、注目するブロックの頂点のパターンと一致するパターンを求める。
【0017】
例えば、図4の注目ブロックが図5のパターン3と同一の測定値のパターンを有していたとすると、注目ブロックの上側の辺領域H1と左側の辺領域H2とが、注目ブロック内において隣接する頂点と異なる(変化している)頂点を含んでいる。
これにより、注目ブロックと、この注目ブロックの辺領域H1を共有している上隣接ブロックと、この注目ブロックの辺領域H2を共有している左隣接ブロックとがブロック内全ての測定点Nの測定を行う全測定ブロックとして抽出される。
【0018】
▲4▼ ▲3▼により抽出されたブロック内の全ての測定点Nの測定を行う。
▲5▼ 各ブロックの上下左右の各辺領域において、頂点Mを含む測定点Nが隣接する他の測定点Nと異なった測定結果を有している場合、すなわち、ある測定点Nの測定結果がパスであり、この測定点Nに隣接する他の測定点Nの測定結果がフェイルであった場合、この辺領域を共有するブロックを、ブロック内全ての測定点Nの測定を行う全測定ブロックとして抽出する。
【0019】
▲6▼ ▲5▼により抽出されたブロック内の全ての測定点Nの測定を行う。
▲7▼ 各ブロックの上下左右の各辺領域において、頂点M以外の測定点Nが隣接する他の測定点Nと異なった測定結果が検出されなくなるまで、▲5▼及び▲6▼が繰り返される。
【0020】
▲8▼ 上述における測定された測定点Nにおいて、測定の結果が変化している境界がわかる測定点Nのみと、頂点Mとが、SHMOOプロットとして出力される。
ここで、測定の結果が変化している境界がわかる測定点Nとは、フェイルと判定された測定点Nの領域と、パスと判定された測定点Nの領域との境界において、互いに隣接する、パスと判定された測定点Nと、フェイルと判定された測定点Nとを指している。
【0021】
▲9▼ ▲3▼において、各ブロックの頂点Mの測定結果が、SHMOOプロットの測定範囲における全てのブロックに渡り、各ブロックの頂点Mのパターンが図5に示すパターン1またはパターン2のいずれか一方のみである場合、ブロックの範囲をずらして、▲2▼から▲8▼までの処理を再度開始する。
【0022】
以下、本発明の一実施形態の各構成要素を上述し▲1▼〜▲8▼の各測定動作の概要と対応させて、説明する。
測定点分割部4は、SHMOOプロット作成の測定を行なうための、複数のパラメータの測定値の組み合わせを、所定の測定領域のブロックに分割する。
例えば、図3に示す様に、X軸(電源電圧の電圧値)のプロット間隔を「5」とし、Y軸(動作周波数)のプロット間隔を「3」として分割する。
【0023】
ここで、菱形で示した点が、各パラメータの測定値の組み合わせである測定点Nである。各測定点N(頂点Mを含む)は、例えば電源電圧「0V」,動作周波数「0MHz」、電源電圧「5V」,動作周波数「1MHz」、電源電圧「16V」,動作周波数「5MHz」等の、電源電圧「0V」〜電源電圧「20V」及び動作周波数「0MHz」〜動作周波数「6MHz」の範囲内の各パラメータの組み合わせの測定点である。ここで、SHMOOプロットにおける各パラメータの測定範囲において、電源電圧は1V刻み、動作周波数は1MHz刻みで変化させて、各パラメータの組み合わせである各測定点Nを構成している。
【0024】
このように、X軸の電源電圧の電圧値の測定の分解能、例えば1V刻み(または、0.5V刻み)などは、予め記憶部3における測定プログラムに設定されている。
同様に、Y軸の周波数の測定の分解能、例えば1MHz刻み(または、0.5MHz刻み)なども、予め記憶部3における測定プログラムに設定されている。
【0025】
この黒で塗りつぶされた菱形の頂点Mを結ぶことで形成される領域Bをブロックの単位とする。すなわち、黒で塗りつぶされた菱形が、各ブロックの頂点Mとなる。
ここで、各ブロックは、頂点Mを結んだ周囲の測定点Nの集合である各辺領域(辺領域H1〜辺領域H4)を、隣接する他のブロックと共有している。
【0026】
測定部5は、ICの測定が行われる装置部分であり、制御部1からの制御信号により、測定のための各パラメータの数値の制御を行う。
例えば、測定部5は、被測定のICに与えるパラメータの組み合わせにおいて、Y軸の周波数の値を固定し、X軸の電圧値を1V刻みで変化させる様な制御を行う。
【0027】
このとき、測定部5は、被測定に上記のようにパラメータの組み合わせとしての、動作周波数及び電源電圧の電圧値を与えて、この各組み合わせ毎の条件下において、ICが動作するか否か、すなわちパス/フェイル判定を行う。
この測定結果は、パラメータの各組み合わせに対応させて、測定部5から制御部1に出力され、制御部1により記憶部3のSHMOOプロットの結果記憶部に記憶される。
【0028】
そして、測定部5は、例えば、X軸方向における電圧値が測定範囲を超えると、Y軸方向における周波数を「1MHz」刻み分変化させた後、Y軸の周波数の値を固定し、X軸方向における電圧値を「1V」刻みで変化させて、ICに与えるパラメータの組み合わせを変更して、パス/フェイル判定を行わせる制御を行う。
上記の制御を繰り返し、パラメータの各組み合わせ毎にICの測定を行うことにより、電源電圧の電圧値と周波数との組み合わせにおける、パス/フェイル判定の結果を示した被測定のICのSHMOOプロットを作成する。
【0029】
また、制御部1は、SHMOOプロットの測定範囲における各ブロックを、順次、注目ブロックとし、注目ブロック毎の各頂点Mの測定結果のパターンを、図5から図8までの各々のパターンと比較し、注目ブロックの頂点Mのパターンと一致するパターンを求める。
さらに、制御部1は、注目ブロックの頂点Mのパターン1と一致するパターンが図5から図8までの各々のパターンにおいて検出すると、隣接する頂点と異なる頂点を含んでいる辺領域を抽出する。
ここで、図5から図8までに示されている各パターンは、SHMOOプロットの測定範囲内の測定点がブロック化された、このブロックの頂点のパス/フェイル判定のパターンに対応して、予め設定されたパス/フェイルの判定パターンである。
【0030】
上記の各比較するパターンは、図5のパターン1及びパターン2が各辺領域における頂点M1〜頂点M4のいずれにも変化がないパターンである。
そして、このパターン1及びパターン2のいずれかに頂点Mのパターンが一致したブロックは、ブロック内全ての測定点Nの測定を行う測定対象として抽出されない。以下説明する各パターンは、記憶部3に記憶されており、制御部1が比較毎に読み出して使用する。
【0031】
また、図6のパターン3〜パターン10は、各辺領域において、各々隣接する頂点が異なる測定結果を1カ所有するパターンである。
パターン3は、頂点M1がフェイル判定であり、その他の頂点M2,M3,M4がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1及び辺領域H2を共有するブロックが抽出対象となる。
【0032】
パターン4は、頂点M3がフェイル判定であり、その他の頂点M1,M2,M4がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H2及び辺領域H3を共有するブロックが抽出対象となる。
パターン5は、頂点M4がフェイル判定であり、その他の頂点M1,M2,M3がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H3及び辺領域H4を共有するブロックが抽出対象となる。
【0033】
パターン6は、頂点M2がフェイル判定であり、その他の頂点M1,M3,M4がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1及び辺領域H4を共有するブロックが抽出対象となる。
パターン7は、頂点M1がパス判定であり、その他の頂点M2,M3,M4がフェイル判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1及び辺領域H2を共有するブロックが抽出対象となる。
【0034】
パターン8は、頂点M3がパス判定であり、その他の頂点M1,M2,M4がフェイル判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H2及び辺領域H3を共有するブロックが抽出対象となる。
パターン9は、頂点M4がパス判定であり、その他の頂点M1,M2,M3がフェイル判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H3及び辺領域H4を共有するブロックが抽出対象となる。
パターン10は、頂点M2がパス判定であり、その他の頂点M1,M3,M4がフェイル判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1及び辺領域H4を共有するブロックが抽出対象となる。
【0035】
また、図7のパターン11〜パターン14は、各辺領域において、各々隣接する異なる測定結果の頂点を2カ所有し、異なる測定結果の組み合わせの辺領域を2カ所有するパターンである。
パターン11は、頂点M1及び頂点M3がフェイル判定であり、その他の頂点M2,M4がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1及び辺領域H3を共有するブロックが抽出対象となる。
【0036】
パターン12は、頂点M3及び頂点M4がフェイル判定であり、その他の頂点M1,M2がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H2及び辺領域H4を共有するブロックが抽出対象となる。
パターン13は、頂点M2及び頂点M4がフェイル判定であり、その他の頂点M1,M3がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1及び辺領域H3を共有するブロックが抽出対象となる。
パターン14は、頂点M1及び頂点M2がフェイル判定であり、その他の頂点M3,M4がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H2及び辺領域H4を共有するブロックが抽出対象となる。
【0037】
また、図8のパターン15及びパターン16は、各辺領域において、各々隣接する異なる測定結果の頂点を2カ所有し、異なる測定結果の組み合わせの辺領域を4カ所有するパターンである。
パターン15は、頂点M1及び頂点M4がフェイル判定であり、その他の頂点M2,M3がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1,辺領域H2,辺領域H3及び辺領域H4を共有するブロックが抽出対象となる。
パターン16は、頂点M2及び頂点M3がフェイル判定であり、その他の頂点M1,M4がパス判定であり、注目ブロックの頂点Mの測定結果のパターンと一致した場合、この注目ブロック及び注目ブロックの辺領域H1,辺領域H2,辺領域H3及び辺領域H4を共有するブロックが抽出対象となる。
【0038】
そして、制御部1は、SHMOOプロットの測定範囲にある全てのブロックにおいて、この抽出された辺領域を共有するブロック(注目ブロックを含めて)を、ブロック内全ての測定点Nの測定を行う全測定ブロックとして抽出する。
加えて、制御部1は、測定部5に対して、上記において抽出された全測定ブロック内の全ての測定点Nの測定を行わせる。
【0039】
そして、制御部1は、測定が行われた各ブロックの上下左右の各辺領域において、頂点Mを含む測定点Nが隣接する他の測定点Nと異なった測定結果を有している場合、すなわち、ある測定点Nの測定結果がパスであり、この測定点Nに隣接する他の測定点Nの測定結果がフェイルであった場合、この辺領域を共有するブロックを、ブロック内全ての測定点Nの測定を行う全測定ブロックとして抽出する。
さらに、制御部1は、測定部5に対して、上記において抽出された全測定ブロック内の全ての測定点Nの測定を行わせる。
【0040】
この結果、制御部1は、新たに測定が行われた後、この測定が行われた各ブロックの上下左右の各辺領域において、頂点Mを含む測定点Nが隣接する他の測定点Nと異なった測定結果が検出されると、この辺領域を共有するブロックを、ブロック内全ての測定点Nの測定を行うブロックとして抽出し、測定部5に対して、抽出されたブロック内の全ての測定点Nの測定を行わせる。
そして、制御部1は、各辺領域において隣接する測定点同士が同様の測定結果となるまで、隣接する測定点N同士が異なる測定結果の辺領域を共有するブロックの抽出と、測定部5にこのブロック内の測定点Nの測定を繰り返して行わせる。
【0041】
そして、制御部1は、得られたSHMOOプロットにおいて、上述における測定された測定点Nにおいて、測定の結果が変化している境界がわかる測定点Nのみと、全ての頂点Mとが、SHMOOプロットとして、出力部6から出力する。
すなわち、出力部6は、制御部1の制御により、生成されたSHMOOプロットを表示するCRTやプリントアウトするプリンタなどである。
【0042】
次に、図1及び図2を参照し、一実施形態の動作例を説明する。
例えば、図2は、本発明のIC試験方法の動作例を示すフローチャートである。
ステップS1において、測定点分割部4は、図9に示すように、SHMOOプロットを作成する各パラメータの値の組み合わせ(例えば、電源電圧及び周波数の数値の組み合わせ)の範囲において、この範囲内の測定点をブロックB1からブロックB16として、ブロック化する。
【0043】
次に、ステップS2において、制御部1は、測定部5に対して、測定開始点、例えばブロックB1の左上の頂点(星印)のパラメータの組み合わせの測定条件により測定を行わせる。
次に、ステップS3において、制御部1は、SHMOOプロットの測定範囲において、測定していない頂点が有るか否かの判定を行い、測定してない頂点が有れば処理をステップS4へ進め、測定していない頂点が無ければ処理をステップS5へ進める。
【0044】
次に、ステップS4において、制御部1は、測定部5に対して、上記各パラメータの範囲において、前回測定した頂点の次の頂点の測定条件において、ICの動作のパス/フェイルの判定を行わせ、処理をステップS3へ戻す。
ここで、頂点MG(白抜きの星印)はパスと判定された頂点を表し、頂点MF(黒で塗りつぶしの星印)はフェイルと判定された頂点を示している。
【0045】
次に、ステップS5において、制御部1は、順次、ブロック1からブロック16までのいずれかを注目ブロックとして、この注目ブロックの頂点のパターンと一致する形状のパターンを、図5〜図8までに示されたパターンの中から検索する。
【0046】
そして、制御部1は、ブロック1からブロック16において、図5〜図8までに示されたパターンのいずれかと一致する注目ブロックと判定されたブロックを、ブロック内全ての測定点の測定を行う全測定ブロックとして抽出する。
また、制御部1は、この全測定ブロックのパターンの異なる判定結果を有する頂点を含む辺領域を抽出して、上下左右において隣接するブロックの中から、この辺領域を共有するブロックを、注目ブロックとともに全測定ブロックとして抽出する。
【0047】
例えば、ブロックB1を注目ブロックとすると、このブロックB1はパターン1と一致するため、辺領域に異なる判定結果を有さないため、制御部1は全測定ブロックの抽出処理を行わない。
また、ブロックB6を注目ブロックとすると、図6のパターン7と一致するため、制御部1は、ブロックB6と、ブロックB6の辺領域H1を共有する上側で隣接するブロックB2と、ブロックB6の辺領域H2を共有する左側で隣接するブロックB5を全測定ブロックとして抽出する。
【0048】
このようにして、制御部1は、ブロックB2,ブロックB3,ブロックB5,ブロックB6,ブロックB7,ブロックB9,ブロックB10,ブロックB11,ブロックB12,ブロックB15及びB16を全測定ブロックとして抽出する。そして、制御部1は処理をステップS6へ進める。
【0049】
次に、ステップS6において、制御部1は、全測定ブロックとして抽出されたブロックB2,ブロックB3,ブロックB5,ブロックB6,ブロックB7,ブロックB9,ブロックB10,ブロックB15及びB16における全測定点の測定を、図10に示すように行い、処理をステップS7へ進める。
ここで、星印は頂点であり、抜きの星印はパスと判定された頂点MGであり、黒で塗りつぶしの星印はフェイルと判定された頂点MFである。
【0050】
また、丸印は隣接する測定結果と同一である各測定点であり、白抜きの丸印はパスと判定された測定点NG1であり、黒で塗りつぶしの丸印はフェイルと判定された測定点NF1である。
さらに、四角印は隣接する測定結果と同一である各測定点であり、白抜きの四角印はパスと判定された測定点NG2であり、黒で塗りつぶしの四角印はフェイルと判定された測定点NF2である。
【0051】
次に、ステップS7において、制御部1は、全測定ブロック毎の上下左右の各辺領域において、ブロックの頂点を含む測定点が隣接する他の測定点と異なった測定結果を有している場合、すなわち、ある測定点の測定結果がパスであり、この測定点に隣接する他の測定点Nの測定結果がフェイルであった場合、この辺領域を共有するブロックを、ブロック内全ての測定点の測定を行うブロックとして抽出する。
【0052】
すなわち、図10におけるブロックB9の下部の辺領域における測定点NF20は、フェイル判定となっており、この辺領域において、隣接する他の測定点がパス判定であるため、制御部1は、隣接する測定点と異なる測定点を有する辺領域と判定し、この辺領域を共有するブロックB13を新たに全測定ブロックとして抽出し、処理をステップS8へ進める。
【0053】
次に、ステップS8において、制御部1は、測定部5に対して、ブロック内のパラメータの組み合わせにより、新たに全測定ブロックとなったブロックB13内部の全ての測定点のパス/フェイル判定を、図11に示すように行わせる。
このとき、制御部1は、SHMOOプロットの測定範囲において、測定済みの測定点における、測定の結果が変化している境界がわかる測定点Nのみと、頂点Mとみを表示するように、SHMOOプロット表示のデータを制御する。
そして、制御部1は、処理をステップS9へ進める。
【0054】
次に、ステップS9において、新たに測定されたブロック13の各辺領域において、新たに、隣接する測定点と異なる測定点を有する辺領域が有るか否かの判定を行う。
この結果、制御部1は、ブロックB13の右側の辺領域の測定点NF21がフェイル判定であり、この測定点に隣接する他の測定点がパスであるため、処理をステップS7へ戻す。
【0055】
次に、ステップS7において、制御部1は、ブロックB13におけるこの辺領域を、隣接する測定点と異なる測定点を有する辺領域と判定し、この辺領域を共有するブロックB14を全測定ブロックとして抽出する。
そして、ステップS8において、制御部1は、制御部1は、測定部5に対して、ブロック内のパラメータの組み合わせにより、新たに全測定ブロックとなったブロックB14内部の全ての測定点のパス/フェイル判定を、図12に示すように行わせる。
【0056】
上述したように、制御部1は、各ブロックの上下左右の各辺領域において、頂点を含む測定点が隣接する他の測定点と異なる辺領域が検出されなくなるまで、ステップS7からステップS9までの処理を繰り返して行う。
そして、制御部1は、各ブロックの上下左右の各辺領域において、頂点を含む測定点が隣接する他の測定点と異なる辺領域が検出されなくなった場合、出力部6(CRT又はプリンタなど)から図13に示すSHMOOプロットを出力する。
【0057】
一方、制御部1は、ステップS5において、測定された各ブロックの頂点のパターンが全て、図5に示すパターン1及びパターン2のいずれか一方である場合、ステップ1に処理を戻し、SHMOOプロットの範囲におけるブロックの形成の位置をずらして、ステップS2からステップS9までの処理を再度開始する。
【0058】
例えば、この頂点をずらす位置は、図14に示すように、初めのブロックが頂点M(黒塗り菱形)で形成されている場合、X軸方向のブロックのプロット間隔である測定点N(白抜き菱形)「5個分」を半分にした「2個分」測定点を内側にずらし、同様にY軸方向のブロックのプロット間隔である測定点N「3個分」を半分にした「1個分」測定点を内側にずらし、新たな頂点MM(2重丸)のブロックを構成する。
すなわち、制御部1は、前回のブロックの中央に新たなブロックの頂点が来るように、ブロックの位置を新たに設定し、再度の測定を測定部5に対して行わせる。
【0059】
上述したように、本発明によれば、全ての測定点を測定せずに、SHMOOプロットに必要なパス/フェイルの測定結果の変化点を得ることができるので、高速にSHMOOプロットを出力することが可能となる。
図13のSHMOOプロットを例とすると、全てのパス/フェイルの判定を行ったた場合の測定点の数は273カ所であり、本発明のパターンを用いた手法において、測定点の数は227カ所となった。この結果、測定時間としては、120%の高速化が達成できる。
【0060】
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【0061】
【発明の効果】
本発明によれば、ICの特性評価において、SHMOOプロットの測定範囲の測定点をブロック化して、このブロックの頂点のみの測定を行い、このブロックの頂点のパス/フェイルの判定結果のパターンと、予め設定されたパス/フェイルのパターンとの比較により、内部の全ての点を測定するブロックを抽出して、SHMOOプロットを作成するため、SHMOOプロットの測定範囲にある測定点の全てを測定しなくとも、正確なパス/フェイル判定の測定点の境界が正確に求まるため、パス/フェイルの判定時間を大幅に短縮させ、IC生産の生産効率を向上させる効果がある。
【0062】
【図面の簡単な説明】
【図1】 本発明の一実施形態によるIC試験装置の構成を示すブロック図である。
【図2】 本発明の一実施形態によるIC試験装置の動作例を示すフローチャートである。
【図3】 SHMOOプロットの測定範囲における、本発明の各測定点のブロック化を説明する概念図である。
【図4】 注目ブロックと上下左右の隣接ブロックとの関係を示す概念図である。
【図5】 各辺領域における頂点M1〜頂点M4のいずれにも変化がないパターンであるパターン1及びパターン2を示す図である。
【図6】 各辺領域において、各々隣接する頂点が異なる測定結果を1カ所有するパターン3〜パターン10のパターン形状を示す図である。
【図7】 各辺領域において、各々隣接する異なる測定結果の頂点を2カ所有し、異なる測定結果の組み合わせの辺領域を2カ所有するパターン11〜パターン14の形状を示す図である。
【図8】 各辺領域において、各々隣接する異なる測定結果の頂点を2カ所有し、異なる測定結果の組み合わせの辺領域を4カ所有するパターン15及びパターン16の形状を示す図である。
【図9】 本発明におけるSHMOOプロットの測定結果を説明するSHMOOプロットの構成を示す概念図である。
【図10】 本発明におけるSHMOOプロットの測定結果を説明するSHMOOプロットの構成を示す概念図である。
【図11】 本発明におけるSHMOOプロットの測定結果を説明するSHMOOプロットの構成を示す概念図である。
【図12】 本発明におけるSHMOOプロットの測定結果を説明するSHMOOプロットの構成を示す概念図である。
【図13】 本発明におけるSHMOOプロットの測定結果を説明するSHMOOプロットの構成を示す概念図である。
【図14】 SHMOOプロットの測定範囲における、各測定点のブロック化の再構成を説明する概念図である。
【符号の説明】
1 制御部
2 入力部
3 記憶部
4 測定点分割部
5 測定部
6 出力部
Claims (3)
- IC測定の測定パラメータの組み合わせ毎のパス/フェイル判定を行いSHMOOプロットを作成するIC試験装置において、
SHMOOプロットの測定範囲の測定点をブロック化するブロック化手段と、
測定手段により、前記ブロックの頂点の測定点のパス/フェイル判定を行わせ、この頂点のパス/フェイル判定の結果のパターンから、ブロック内の隣接する頂点を含む各辺の頂点の測定点の測定結果が異なるブロックを抽出し、隣接して異なる頂点を有する辺領域を共有するブロックを、ブロック内に含まれる測定点全てを測定する全測定ブロックとして抽出するブロック抽出手段と、
この全測定ブロックの測定点の全てにおいてパス/フェイル判定を行う測定手段と、
該測定手段により、全ての測定点が測定された全測定ブロックの辺領域において、前記頂点を含む隣接する測定点が互いに異なる判定結果か否かを判定し、互いに異なる測定点のある辺領域を共有するブロックを、新たに全測定ブロックとして抽出する辺領域抽出手段と
を具備することを特徴とするIC試験装置。 - IC測定の測定パラメータの組み合わせ毎のパス/フェイル判定を行いSHMOOプロットを作成するIC試験方法において、ブロック化手段がSHMOOプロットの測定範囲の測定点をブロック化する第1の過程と、測定手段が、前記ブロックの頂点の測定点のパス/フェイル判定を行い、ブロック抽出手段がこの頂点のパス/フェイル判定の結果のパターンから、ブロック内の隣接する頂点を含む各辺の頂点の測定点の測定結果が異なるブロックを抽出する第2の過程と、ブロック抽出手段が、隣接して異なる頂点を有する辺領域を共有するブロックを、ブロック内に含まれる測定点全てを測定する全測定ブロックとして抽出する第3の過程と、測定手段がこの全測定ブロックの測定点の全てにおいてパス/フェイル判定を行う第4の過程と、
辺領域抽出手段が、前記測定手段により、前記第3の過程で全ての測定点が測定された全測定ブロックの辺領域において、前記頂点を含む隣接する測定点が互いに異なる判定結果か否かを判定し、互いに異なる測定点のある辺領域を共有するブロックを、新たに全測定ブロックとして抽出する第5の過程と
を具備することを特徴とするIC試験方法。 - 前記第2の過程におけるブロック内の隣接する頂点の測定結果が異なるブロックの抽出が、このブロックのパス/フェイルの判定パターンと予め設定されているパス/フェイルのパターンとを比較して行われることを特徴とする請求項2に記載のIC試験方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000128317A JP4048691B2 (ja) | 2000-04-27 | 2000-04-27 | Ic試験装置及びic試験方法 |
US09/842,131 US20010035766A1 (en) | 2000-04-27 | 2001-04-26 | IC test device and method |
KR10-2001-0023069A KR100406501B1 (ko) | 2000-04-27 | 2001-04-27 | Ic시험장치 및 ic시험방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000128317A JP4048691B2 (ja) | 2000-04-27 | 2000-04-27 | Ic試験装置及びic試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001311763A JP2001311763A (ja) | 2001-11-09 |
JP4048691B2 true JP4048691B2 (ja) | 2008-02-20 |
Family
ID=18637773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000128317A Expired - Fee Related JP4048691B2 (ja) | 2000-04-27 | 2000-04-27 | Ic試験装置及びic試験方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20010035766A1 (ja) |
JP (1) | JP4048691B2 (ja) |
KR (1) | KR100406501B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007527110A (ja) * | 2003-07-09 | 2007-09-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | オンボード特徴化ユニットを有するic |
US6876207B2 (en) * | 2003-08-01 | 2005-04-05 | Hewlett-Packard Development Company, L.P. | System and method for testing devices |
US7519878B2 (en) * | 2005-08-04 | 2009-04-14 | Teradyne, Inc. | Obtaining test data for a device |
US7669100B2 (en) | 2007-03-08 | 2010-02-23 | Freescale Semiconductor, Inc. | System and method for testing and providing an integrated circuit having multiple modules or submodules |
CN101752009B (zh) * | 2008-12-16 | 2013-04-17 | 联华电子股份有限公司 | 静态随机存取存储器的操作电压的调整方法 |
WO2010082330A1 (ja) * | 2009-01-15 | 2010-07-22 | 株式会社アドバンテスト | 被試験デバイスの特性を求める方法、プログラム及びそれを記憶した記憶媒体 |
US8838819B2 (en) | 2009-04-17 | 2014-09-16 | Empirix Inc. | Method for embedding meta-commands in normal network packets |
KR101622359B1 (ko) | 2014-09-05 | 2016-05-18 | 남강제지주식회사 | 합지에 정보칩을 삽입하는 장치 및 이를 이용하여 제조하는 방법 |
CN104483616A (zh) * | 2014-12-29 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 晶圆测试芯片状态图的分类方法 |
US10330727B2 (en) * | 2016-09-15 | 2019-06-25 | Samsung Electronics Co., Ltd. | Importance sampling method for multiple failure regions |
CN113075527A (zh) * | 2021-02-23 | 2021-07-06 | 普赛微科技(杭州)有限公司 | 基于Shmoo测试的集成电路芯片测试方法、***及介质 |
CN113049943B (zh) * | 2021-03-09 | 2024-06-14 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
-
2000
- 2000-04-27 JP JP2000128317A patent/JP4048691B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-26 US US09/842,131 patent/US20010035766A1/en not_active Abandoned
- 2001-04-27 KR KR10-2001-0023069A patent/KR100406501B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20010035766A1 (en) | 2001-11-01 |
KR100406501B1 (ko) | 2003-11-19 |
JP2001311763A (ja) | 2001-11-09 |
KR20010098949A (ko) | 2001-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4048691B2 (ja) | Ic試験装置及びic試験方法 | |
KR100414032B1 (ko) | 반도체검사장치, 반도체결함해석장치, 반도체설계데이터수정장치, 반도체검사방법, 반도체결함해석방법, 반도체설계데이터수정방법 및 컴퓨터판독가능한 기록매체 | |
KR101155816B1 (ko) | 3차원 계측을 행하는 화상 처리 장치 및 화상 처리 방법 | |
US6985626B2 (en) | Pattern evaluation method, pattern evaluation system and computer-readable recorded medium | |
JP2007299373A (ja) | 3次元リバースモデリングのためのオリジナルモデルデータから2次元スケッチデータを検出する方法 | |
TWI773063B (zh) | 圖像產生系統及圖像產生方法 | |
JP2011506989A (ja) | 基準画像との比較による収集画像の評価方法 | |
JP2014517265A (ja) | タイヤの外面のディジタル画像の分析及び偽測定箇所の処理 | |
JP2002031525A (ja) | 半導体ウエハのパターン形状評価方法及び装置 | |
CN108982513A (zh) | 一种基于线激光扫描的高精度三维连接器针脚缺陷检测方法 | |
CN107796718A (zh) | 布氏硬度测量***及方法 | |
JP4131400B2 (ja) | 鋳造内部欠陥検査支援装置及び方法 | |
TW200408034A (en) | Pattern measurement method, manufacturing method of semiconductor device using the same, and pattern measurement device | |
JP2005249426A (ja) | 鋳造内部欠陥検査支援装置及び方法 | |
JP3819828B2 (ja) | 微細パターン測定方法 | |
JP7072844B2 (ja) | ウェハパターンのエッジと基準パターンのエッジとの乖離量と基準パターンのスペース幅との関係を示す補正線を生成する方法および装置、並びにコンピュータ読み取り可能な記録媒体 | |
CN110490865A (zh) | 基于螺柱高反光特性的螺柱点云分割方法 | |
CN110440709A (zh) | 轮胎模具侧板的检查方法 | |
CN107111873A (zh) | 用于检测轮胎中的条纹的方法 | |
CN109373947A (zh) | 一种复杂曲面零件三坐标检测点智能规划方法 | |
TW202141031A (zh) | 圖案邊緣檢測方法、圖案邊緣檢測裝置、記錄有使電腦執行圖案邊緣檢測的程式的記錄媒體 | |
CN110274919A (zh) | 基于Faster R-CNN的裁片花纹参数测量方法 | |
JP2665548B2 (ja) | 形状評価方法および形状評価装置 | |
CN104658936A (zh) | 检测半导体器件图形的方法及*** | |
Wang et al. | Adaptive Extraction Method for Phase Foreground Region in Laser Interferometry of Gear |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |