JP2007503715A - 集積インダクタを有するプリント回路板 - Google Patents

Abstract

集積インダクタを有するプリント回路板。今日の電子装置では、構造高さの低いインダクタなどの部品が求められている。本発明によれば、基板上に接着されるフェライト板によってインダクタのコアが実現される。インダクタの巻線は基板内に設けられる。効果的なことに、これにより、簡単な構成と低い構造高さを有するインダクタを設けることが可能となる。

Description

本発明はプリント回路板及びインダクタに関する。特に、本発明は、インダクタを有するプリント回路板、インダクタ、及び、インダクタを製造する方法に関する。

移動通信装置など今日の多くの電気装置では、例えば電池から供給される直流電圧とは異なる電圧が必要である。電圧を効率的に変換するためにはインダクタが必要である。今日では、薄い表面実装型（ＳＭＴ）インダクタが使用されている。それらは様々な製造業者によって提供されている。そのような典型的なＳＭＴインダクタは、焼結フェライトでできている薄型ドラムを備える。コアの直径は約４．３ｍｍとすることができ、コアの高さは約１ｍｍとすることができる。コアの上部と下部との間に巻き付けられる細い銅線によって巻線が形成されている。このようなＳＭＴインダクタには、通常、プリント回路板（ＰＣＢ）にデバイスを実装するために、接点を有するプラスチック固定具が設けられている。

プラスチック固定具は通常設けられる必要があり、またワイヤ巻線を収容するために大きなアスペクト比のギャップを有するコアが特別に成形される必要があるので、そのようなＳＭＴインダクタは、製造が複雑になり、かなり高価である。それに加え、さらなるプラスチック固定具により、ＳＭＴインダクタの構造高さは１ｍｍ程度となり、例えば携帯電話などスペースが限られた用途に適用するには大きすぎる。

ドイツ特許第３１３５９６２Ａ１号は、磁性材料間に挟まれた絶縁基板上に平面導体が設けられているマイクロ・コイル構成を開示している。

本発明の一目的は、簡単な構成を有するインダクタを有するプリント回路板を提供することである。

請求項１に記載の本発明の例示的な実施形態によれば、基板とインダクタ・コアと第１の巻線とを備える、インダクタを有するプリント回路板が提供される。前記第１の巻線は前記基板内に設けられる。前記インダクタ・コアは前記基板の前記第１及び第２の面上に設けられる第１の軟磁性層及び第２の軟磁性層を備える。

基板内に巻線を設けることにより、非常に簡単で、堅固な、従って信頼性の高い構成のインダクタを有するプリント回路板が効果的に提供され得る。さらに、特別に成形されるコアの代わりに単純な軟磁性層がインダクタ・コアを形成するので、本発明のこの例示的な実施形態によるプリント回路板は簡単な製造工程で安価に製造され得る。インダクタ・コアは事前に製造される必要はない。

効果的なことに、本発明のこの例示的な実施形態によれば、インダクタ値に関して高い自由度が得られ、且つ／又は、インダクタが変圧器に使用される場合は、変圧比に関して高い自由度が得られる。

さらに、効果的なことに、本発明のこの例示的な実施形態により、基板内にはインダクタ・コアを収容するための穴又は陥凹部が形成される又は設けられる必要がない。効果的なことに、穴は不要なので、インダクタの巻線は、そのスペースを使用することができ、それによって、非常に小型のインダクタを設けることが可能となり得る。

請求項２に記載の本発明の他の例示的な実施形態によれば、前記基板は導電層を備える。さらに、配線が設けられる。該配線は、例えば、前記巻線に接触させるために設けられる。前記巻線及び配線は基板の同一導電層内に設けられる。

言い換えれば、前記インダクタの巻線と例えば前記インダクタの巻線に接触させるための前記配線とは、前記基板の、例えば銅層又はアルミニウム層でもよい、同一導電層内に設けられる。

効果的なことに、本発明のこの例示的な実施形態により、前記巻線は、いずれプリント回路板の基板内に設けられる導電層で作製されるので基本的に無料である。

この実施形態の別の変更形態では、磁界に対する遮蔽が設けられる。前記基板の第１の面を遮蔽するためには、前記第１の軟磁性層の上面に導電層を設けることが特に適している。最も好ましくはアルミニウムが使用される。アルミニウムは軟磁性層上にスパッタリング又はその他の既知の堆積技法によって容易に堆積されるので銅よりも有利である。それでも、他方では、ミューメタルに対してアルミニウム層の遮蔽は優れている。

別法として、好ましくは追加的に、前記遮蔽は前記基板の前記導電層内で実施されてもよく、前記巻線が前記導電層内に同様に確定される。前記インダクタの前記巻線の外周にある短絡巻線が前記基板の側面に良好な遮蔽をもたらすことが分かる。この遮蔽巻線は前記軟磁性層で覆われた表面領域の外側の適切な位置にあり、好ましくはそれに直接隣接している。この遮蔽により磁束は著しく制限される。遮蔽巻線がない場合は、磁界が基板縁部から基板に対して平行及び垂直方向に延びることが分かった。この延びは、半径１２ｍｍの基板の場合、縁部から両方向に６ｍｍになることが分かった。本発明によるデバイスでは、この延びは、同一サイズの基板の場合に２ｍｍ及び４ｍｍに縮小された。

他の例示的な実施形態によれば、前記巻線と同じ前記基板の導電層内に設けられる前記配線は、前記インダクタと前記プリント回路板上に設けられ得る部品とを相互接続するためのものである。

効果的なことに、これにより、前記巻線並びに他の部品との相互接続部を、同じ製造工程の中で例えばフォトリソグラフィ・プロセス及び後続のエッチングによって設けることが可能となり得る。

請求項４に記載の本発明の他の例示的な実施形態によれば、前記第１及び第２の磁性層は焼結フェライト板である。

効果的なことに、これにより、この単純なフェライト板は成形コアとは対照的に再現可能な磁気特性を得るために研磨される必要はないので、プリント回路板に製造コストが安い非常に簡単な構成のインダクタを設けることができる。さらに、フェライト板で成るインダクタ・コアは、バルク材料から、例えば、大型タイルのフェライト板を割ることによって簡単に作製され得る。

請求項５に記載の本発明の他の例示的な実施形態によれば、前記基板はフレックス・フォイルであり、前記焼結フェライト板が前記フレックス・フォイルに接着され、それによって、前記プリント回路板の中に一体化されたフレキシブル平面インダクタを設けることが可能となる。

請求項６に記載の本発明の他の例示的な実施形態によれば、前記基板には前記インダクタ・コア用の穴がなく、それによって簡単な製造が可能となる。前記基板には穴が必要ないので、前記インダクタの巻線は前記インダクタ・コアを収容するためのこうした穴で通常占められるスペースを使用することができる。効果的なことに、これにより、非常に小型のインダクタを設けることが可能となる。

しかし、別の実施形態では、前記基板は軟磁性材料で少なくとも部分的に充填される穴を含む。この穴は、貫通孔であり、完全なインダクタ・コアの位置決めに使用される穴と比べて大幅に縮小された寸法にすることができる。磁気的に相互接続することにより誘導性を改善することが可能となる。

効果的なことに、前記貫通孔は、複数の層、即ち、貫通孔側面の導電層、絶縁層及び軟磁性材料で充填される。前記導電層は、ここでは、平面巻線の内端に接触させるために使用される。前記絶縁層は十分な分離を目的としているが、特に、前記軟磁性材料がそうした分離を呈する場合には省くことができる。

最適には、前記軟磁性層は、好ましくは、軟磁性粉末が埋め込まれたマトリクス状のポリマー材料を含む。これにより、前記軟磁性材料は電気的絶縁性を呈する。前記軟磁性粉末に適した材料には、とりわけフェライト、ミューメタル、アモルファス及びナノ結晶鉄が含まれる。ポリマー・マトリクスは、ペーストとして塗布されることができ、磁気的機能及び電気的絶縁機能に加えて接着機能も有しており、適切には、前記基板の両面上に塗布される。前記第１及び第２の軟磁性層は、この接着剤としてのポリマー・マトリクスを用いて基板に取り付けされ得る。ペーストはその後、例えば、加熱又は紫外線で或いは空気中の酸素に曝されて硬化される。

前記の効果的な充填構成の別の変更形態では、前記導電層は前記貫通孔の側面の一部にしか存在しない。言い換えれば、前記第１の面から前記第２の面へ延びる側面の一部には、導電材料がない。これは、前記導電層が短絡としては機能しないというかなりの利点を有する。短絡は、特に小さな渦巻線の場合に、誘導部品の損失の重要な一因となり得る。前記導電層の延びを限定するこうした対策は、磁束の増加を考慮すると、貫通孔内に軟磁性材料を有するこの実施形態の場合に特に望ましい。

前記導電層のこの短縮された延長部は、プリント回路板における従来の貫通孔と比べると、巻線の追加ターンとして第１の適切な形態で設計され得る。第２の形態では、前記貫通孔は二つ以上の巻線の接続に使用されてもよい。これら複数の巻線は平板式変圧器など特定の誘導部品に存在する。第３の形態では、軟磁性材料で充填された複数の貫通孔が存在する。これにより、Ｕ字形状やＥ字形状など個別のコア構造に対応する構造を基板内に設けることが可能となる。

請求項７に記載の本発明の他の例示的な実施形態によれば、複数の巻線が前記基板内の複数の層内に設けられる多層構成が提供される。

効果的なことに、これにより、例えば変圧器又は中間接続部を有する巻線のための複合巻線配置が可能となり得る。効果的なことに、これにより、複合巻線を有する１つのインダクタ等ただ１つの部品が２つ以上の単純なインダクタの代わりに使用される回路形態が実現される。これにより、プリント回路板に設けられる回路の部品数が削減されると共に回路寸法が縮小され得る。

請求項８に記載の本発明の他の例示的な実施形態によれば、前記インダクタの動作中に前記第１の軟磁性層と前記第２の軟磁性層との間に生じる磁束の磁路内の空隙と見なされ得るように前記軟磁性層間の間隔が設定される。

請求項９に記載の本発明の他の例示的な実施形態によれば、基板の両面上に設けられる軟磁性層がインダクタのコアを形成し、インダクタの巻線が基板内に設けられるインダクタが提供される。

効果的なことに、非常に簡単で堅固な構成のインダクタが提供され得る。さらに、基板に穴を必要としないインダクタ・コアにより、厚みを薄くした非常に小型のインダクタが提供され得る。

請求項１０は、本発明によるインダクタの例示的な実施形態を提供する。

請求項１１に記載の本発明の他の例示的な実施形態によれば、巻線が埋め込まれた基板の両面上に軟磁性層が設けられるインダクタを製造する方法が提供される。

効果的なことに、本発明のこの例示的な実施形態による方法は、インダクタのコアを形成するために基板内に穴が設けられる必要がないので、簡単であり、高速であり、且つ信頼性が高い。

請求項１２から１４は、本発明による方法のさらなる例示的な実施形態を提供し、これらの例示的な実施形態の１つによれば、前記基板の上面及び下面に接着される軟磁性層として焼結フェライト板が使用される。これにより、簡単で安価な製造が可能となる。

インダクタの巻線が基板内に設けられることは、本発明の例示的な実施形態の要旨と見られることができる。これにより、インダクタをプリント回路板上の他の部品に接続するためにいずれ使用される巻線として、例えば、基板内の銅層などの導電層が使用され得る。さらに、インダクタのコアを形成するために単純なフェライト板が使用されることができ、それによって、インダクタ又はこのインダクタを有するプリント回路板の安価な製造が可能となる。これにより、基板又はプリント回路板の中に一体化された非常に低い構造高さのインダクタが提供され得る。

本発明のこれらの態様及びその他の態様は、以下に記載される実施形態から明らかになり、またそれらを参照しながら解明されるであろう。

本発明の例示的な実施形態は、添付図面を参照しながら以下に説明される。

図１に、本発明によるインダクタを有するプリント回路板（ＰＣＢ）の断面図を示す。図１から理解され得るように、このＰＣＢは第１の面及び第２の面を有する基板２を備える。基板２内には巻線６及び８が設けられる。巻線６及び８は基板２内に埋め込まれ、従って、基板２の一体的な部分を形成する。巻線６及び８が軟磁性層４によって少なくとも部分的に覆われるように、基板２の第１及び第２の面に配置される軟磁性層４によってインダクタのコアが形成される。

図１では、インダクタは円形形状を有する。従って、基板２上に配置された軟磁性層４も円形形状を有する。軟磁性層４の厚みは非常に薄く、例えば、２５μｍ〜１００μｍの範囲にある。しかし、５０μｍ〜１５０μｍ又は５０μｍ〜７５μｍの範囲の厚みを有する軟磁性層４を使用することもまた可能であろう。また、１００μｍ〜５００μｍの範囲の厚みを有するフェライト板が使用されてもよい。コアはフェライト板で作製されることが好ましい。

本発明の例示的な一実施形態によれば、第１の磁性層４はフェライトで作製される。例えば、基板の上面及び下面に接着されるフェライト板を使用することによって軟磁性層４が実現されてもよい。フェライト板は焼結フェライトで作製されることが好ましい。

本発明のこの例示的な実施形態の一態様によれば、インダクタの寸法及び接点配置は従来のＳＭＴ部品に対応するようになっており、それにより、このインダクタは、既に完成された設計の従来のＳＭＴ部品に置き換えて使用されてもよい。しかしインダクタの構造高さ１４がＳＭＴ部品の構造高さよりずっと低いことに留意されたい。例えば、１ｍｍ未満の全構造高さが実現され得る。さらに２００μｍ未満の低い構造高さ１４も実現可能である。

図１から理解され得るように、巻線６及び８は、基板２内に同一平面配置で設けられる。本発明の一態様によれば、プリント回路板上に配置され得る他の部品間を相互接続するために又は外部と接続するために使用される基板内の銅層やアルミニウム層などの同一導電層から巻線６及び８が作製される。これにより、上述のように、非常に低い構造高さ１４がもたらされる。言い換えれば、インダクタと他の部品又は基板内に設けられる他の回路の回路構造との間に相互接続部を形成するために設けられる巻線１０と同じ導電層の中に巻線６及び８が形成される。このため、巻線は、配線１０又はその他の配線として基板内にいずれ設けられる導電層から製造されるので「無料」である。

基板２は、例えば、導電層間に例えばＦＲ４材料でできた剛性絶縁層を有していてもよい。しかし、基板２は、また、フレキシブル基板でもよい。フレキシブル基板の一例としてフレックス・フォイルがあり、これは、銅層などの導電層間に設けられる例えばポリマーからなる絶縁層が可撓性であるプリント回路板を指す。

また、本発明のこの例示的な実施形態の一態様によれば、基板自体がプリント回路板でもよい。

上述のように、軟磁性層４は、フェライト板によって実現されることが好ましい。有利なことに、このフェライト板はインダクタ・コアとして、再現可能な磁気特性を得るために研磨される必要はない。また、フェライト板は、例えば大型タイルから割られたバルク材料で簡単に作製されることができ、それによって単純な製造が確実になる。また、インダクタ巻線及び／又はコアは正方形若しくは長方形形状又はその他の適切な形状が可能であることにも留意されなければならない。巻線及びコアは、必ずしも同じ形状を有する必要はなく、例えば、（低抵抗の）円形巻線が、（製造が容易な）正方形コアと組み合わせられてもよい。

さらに、図１から理解され得るように、基板２にはインダクタのコアを収容するための穴が設けられていない。効果的なことに、これにより、通常はこれらのコア用穴で占められていたスペースを巻線が使用できるようになる。これにより、非常に小さいインダクタが設けられる。

インダクタのコアとしてフェライト板を使用することにより、インダクタの動作中にコア内に誘導される磁路が完全に閉じるわけではない。しかし、本発明の例示的な実施形態の一態様によれば、フェライト板即ち軟磁性層は互いに近接しており、これにより、それらの間隔が磁路内の空隙と見なされ得る。例えば、軟磁性層即ちフェライト板の間隔は５０μｍ〜５００μｍの範囲でもよい。２層フレックス・フォイルの典型的な厚みは約２００μｍでもよい。

図２及び３に、図１に示されるインダクタの巻線６及び８（２つの銅層６及び８）として使用されてもよい、本発明の例示的な実施形態による巻線配置の上面図を示す。図２及び３から理解され得るように、巻線は、らせん形状を有することができる。図２及び３の巻線方向を比較すると、本発明のこの例示的な実施形態の一態様により、両層の巻線方向が互いに逆であることが分かる。即ち、図２では巻線方向は時計回りであり、図３では巻線方向は反時計回りである。

図２及び３に示される巻線配置は、トラック幅８０μｍ及びトラック間隔８０μｍを有する標準的な技術での２つの銅層によって実現される１０μＨのインダクタを形成するように使用されてもよい。このようなインダクタは、携帯電話のディスプレイ回路に使用するために設計されてもよい。巻線の直径は従来の１０μＨのＳＭＴインダクタの磁路間に適合してもよい。コア板は従来のＳＭＴインダクタの磁路の外径である直径６．９ｍｍを有してもよい。従って、図１に示される一体化されたインダクタは、同一の場所に、ＳＭＴインダクタと即座に置き換えることができる。コア板の厚みは０．２ｍｍという薄さにすることができるので、全厚み即ち全構造高さ１４は従来のＳＭＴインダクタの１ｍｍを超える高さと比べると６００μｍまで低くすることができる。

図１に示されるように、図２及び３に示される２つの渦巻線は、基板２内に互いに上下に配置され、好ましくは同一平面内に配置される。この２つの渦巻線は、接点１６と接点１８との間のビアによって互いに相互接続される。渦巻線の外側の端子１６及び１８は、例えば図１の導体即ち銅トラック１０との別の相互接続に使用されてもよい。

巻線配置は、例えば湿式化学エッチング、フォトリソグラフィ・プロセス、適切なエッチング・プロセスなどによって銅層内に実現されるので、例えば変圧器用の複合巻線配置が得られる。さらに、図２及び３に示されるように、中間接続は、例えばビアを用いて実現され得る。これにより、２つ以上の単純なインダクタの代わりに、複合巻線を有する部品が１つだけ使用される積層構成が可能となり、それによって回路範囲内の部品数を効果的に削減することができる。

さらに、各誘電体層毎に巻線を１つだけ設けるかわりに、１つの層内に２つ以上の巻線を実現することもまた可能である。また、２つの層内に複数巻線を実現することも可能である。２つの層内に２つの巻線が収容されるべき場合は２つの巻線が介挿されることが好ましい。このような構成は、同一層内に巻線を介挿することによって、例えば（２層）フレックス・フォイル内に実現されてもよい。また、２つの層内に延在する１つの巻線が実現されてもよい。

図４〜６に、図１に示されるインダクタ内で使用され得る、かかる介挿巻線の例示的な実施形態を示す。

図４は、図６に示される様に、介挿巻線配置に使用され得る巻線配置の上面図である。図５は、図６に示される介挿巻線配置に使用され得る底層配置の上面図である。図６は、相互接続部を有する図４及び５の巻線配置の斜視図である。

図４及び５から理解され得るように、巻線配置はそれぞれ、巻線を外部と接触させるための接点２０と内部に設けられる接点２２とを有する。

図６から理解され得るように、図４及び５に示されるこれらの２つの巻線配置を組み合わせる即ち相互接続することによって、ターン数が異なる２つの介挿巻線が実現される。これらの巻線は両巻線の接点２２をそれぞれ互いに接続させる相互接続部２４によって互いに接続される。このような巻線配置は介挿巻線を有する変圧器に使用されると好ましい。異なる層内の巻線間にこれらの相互接続部２４を適切に設けることによるが、ターン数のどんな組合せも実現されることができ、それによって、インダクタ値に関して高い自由度が得られ、或いは、巻線が変圧器に使用される場合、変圧比に関して高い自由度が得られる。

２層構成の代わりに多層構成が実現されてもよい。この構成では、それらの層は、高い誘導性を有する１つの巻線を得るために直列に相互接続されてもよい。より低抵抗のインダクタを得るためにそれらの層のうちのいくつかを並列に相互接続することも可能である。もちろん、並列接続と直列接続との組合せも効果的となり得る。さらに、それらの層のうちのいくつかは、第１の巻線に関係することができ、その他の層は、第２の巻線又は別の巻線に関係することができる。このように、巻線は、介挿される必要はないが、互いに積み重ねる必要がある。しかし、介挿された巻線と積み重ねられた巻線との組合せからなる多巻線デバイスも可能である。例えば、この多巻線デバイスは、二次側に複数出力部を有する変圧器には有利となり得る。２次巻線は第１及び第２の層内の介挿された巻線（又はタップ付き巻線）として実現され、これら第１及び第２の層は第３及び第４の層によって実現された１次巻線上に積み重ねられる。

さらに、それらの層のうちの１つ又は複数は、巻線を互いに相互接続するために又は外部部品と相互接続するために使用されてもよい。一例として、３層の配置が考えられる。第１の層は第１の渦巻線のために使用され、第２の層は第２の渦巻線のために使用され、第３の層は、各巻線の中心点を変圧器の外部に個々に接続するために使用される。

こうした誘導素子は、例えば、ブースト・コンバータ（アップ・コンバータ）、バック・コンバータ（ダウン・コンバータ）、バック・ブースト・コンバータ、フライバック・コンバータ、ハーフブリッジ・コンバータ、共振コンバータなどのようなパワー・エレクトロニクス回路内で効果的に使用され得る。これらのパワー・エレクトロニクス回路は単一出力又は複数出力を有してもよい。それらは、好ましくは、例えば、制御回路、ディスプレイ、ディスプレイ用バックライトなど手持ち型装置内の電子回路に電池電圧を適合させるために、（数ｍＷから約５Ｗまでの）低電力用途を含む様々な用途に使用されてもよい。さらなる用途としては、集積バッテリ充電回路や発光ダイオード（ＬＥＤ）用ドライバがあり得る。

本発明の例示的な実施形態によるインダクタの断面図である。 図１のインダクタで使用され得る巻線配置の例示的な実施形態を示す図である。 図１のインダクタで使用され得る巻線配置の他の例示的な実施形態を示す図である。 図１のインダクタで使用され得る巻線配置の他の例示的な実施形態を示す図である。 図１のインダクタで使用され得る巻線配置の他の例示的な実施形態を示す図である。 多層素子を形成するための相互接続部を有する図４及び図５の巻線配置が組合せられた巻線配置の斜視図である。

Claims (14)

1. 第１の面及び第２の面を有する基板と、
   インダクタ・コアと、
   第１の巻線とを備える、インダクタを有するプリント回路板であって、
   前記第１の巻線が前記基板内に設けられ、
   前記インダクタ・コアが第１の軟磁性層及び第２の軟磁性層を備え、
   前記第１の軟磁性層が前記基板の前記第１の面に設けられ、前記第２の軟磁性層が前記基板の前記第２の面に設けられる、プリント回路板。
2. 前記基板が導電層を備え、
   配線が設けられ、
   前記第１の巻線及び前記配線が前記導電層内に設けられる、請求項１に記載のプリント回路板。
3. 短絡巻線が前記導電層内に確定され、前記短絡巻線が前記巻線を取り囲むと共に磁気遮蔽の一部として働き、前記磁気遮蔽が前記第１の軟磁性層の上面に導電層をさらに含む、請求項２に記載のプリント回路板。
4. 前記第１及び第２の軟磁性層が焼結フェライト板である、請求項１に記載のプリント回路板。
5. 前記基板がフレックス・フォイルであり、
   前記焼結フェライト板が前記フレックス・フォイルに接着される、請求項４に記載のプリント回路板。
6. 前記基板に貫通孔が設けられ、前記第１の巻線の内端との電気接続部が前記貫通孔内に設けられ、前記第１の軟磁性層及び前記第２の軟磁性層間の磁気ブリッジが前記貫通孔内に設けられる、請求項１に記載のプリント回路板。
7. 前記磁気ブリッジが磁性粒子で充填されたポリマー材料を備え、前記第１及び第２の軟磁性層と前記基板との間の接着剤として前記充填されたポリマー材料が前記基板の前記第１及び第２の面で延在する、請求項６に記載のプリント回路板。
8. 前記基板が第１の層及び第２の層を含み、
   前記第１の巻線が第２の巻線及び第３の巻線を備え、
   前記第２及び第３の巻線が前記基板内に設けられるように、前記第２の巻線が前記第１の層上に設けられ、前記第３の巻線が前記第２の層上に設けられる、請求項１に記載のプリント回路板。
9. 前記インダクタの動作中に前記第１の軟磁性層と前記第２の軟磁性層との間に生じる磁束の磁路内の空隙と見なされ得るように前記第１の軟磁性層と前記第２の軟磁性層との間の間隔が選択される、請求項１に記載のプリント回路板。
10. 第１の面及び第２の面を有する基板と、
    インダクタ・コアと、
    第１の巻線とを備えるインダクタであって、
    前記第１の巻線が前記基板内に設けられ、
    前記インダクタ・コアが第１の軟磁性層及び第２の軟磁性層を備え、
    前記第１の軟磁性層が前記基板の前記第１の面に設けられ、前記第２の軟磁性層が前記基板の前記第２の面に設けられる、インダクタ。
11. インダクタを製造する方法であって、
    第１の面及び第２の面を有する基板を設ける工程と、
    前記基板内に巻線を設ける工程と、
    前記基板の前記第１の面上に第１の軟磁性層を設け、前記基板の前記第２の面上に第２の軟磁性層を設ける工程とを含み、
    前記第１及び第２の軟磁性層が前記インダクタのインダクタ・コアを形成する方法。
12. 配線及び前記巻線が前記基板の１つの導電層内に設けられるように前記配線を設ける工程をさらに備える、請求項１１に記載の方法。
13. 前記第１及び第２の軟磁性層が焼結フェライト板である、請求項１１に記載の方法。
14. 前記基板がプリント回路板とフレックス・フォイルのうちの１つであり、
    前記焼結フェライト板が前記プリント回路板に接着される、請求項１１に記載の方法。

Images