JP2007336425A - スタンバイ機能付き増幅器 - Google Patents
スタンバイ機能付き増幅器 Download PDFInfo
- Publication number
- JP2007336425A JP2007336425A JP2006168527A JP2006168527A JP2007336425A JP 2007336425 A JP2007336425 A JP 2007336425A JP 2006168527 A JP2006168527 A JP 2006168527A JP 2006168527 A JP2006168527 A JP 2006168527A JP 2007336425 A JP2007336425 A JP 2007336425A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- amplifier
- bias
- signal amplification
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】第1及び第2の信号増幅用電界効果トランジスタ1,2の各々のゲートには、ゲートバイアス印加用バイアス回路12,13がそれぞれ接続される一方、バイアス切替SW用電界効果トランジスタ3は、外部からのコントロール電圧に応じてそのソース電圧が変化せしめられるよう設けられており、当該ソース電圧は、第1及び第2のゲートバイアス印加用バイアス回路12,13をそれぞれ介して第1及び第2の信号増幅用電界効果トランジスタ1,2のゲートにそれぞれ印加され、増幅器のスタンバイ状態と増幅動作の切り替えが可能に構成されている。
【選択図】図1
Description
かかる場合、スタンバイ機能を伴わない増幅器においてスタンバイ状態を実現するためには、増幅器の外部に電源電圧遮断用のスイッチ回路を別途用意し、そのスイッチ回路で増幅器への電源電圧を遮断する方策が採られるのが一般的である。しかしながら、この場合には、スイッチ回路が別途必要となるために、部品点数の増加によるコストの増大や、部品実装面積の増大などの問題を招いてしまう。
図3には、かかる従来の増幅器の回路構成例が示されており、以下、同図を参照しつつこの従来回路について説明する。
この増幅器は、利得可変型のもので、デュアルゲート構造の信号増幅用電界効果トランジスタ(以下、電界効果トランジスタを「FET」と称する)Q1と、この信号増幅用FETQ1のバイアスの供給を制御するバイアスSW用FETQ2と、高周波信号入力端子18Aと高周波信号出力端子19A間で信号増幅用FETQ1をバイパスするためのバイパス用FETQ3とを主たる構成要素として構成されたものとなっている。
によって、信号増幅用電界効果トランジスタQ1をスタンバイ状態とすることが可能に構成されている。
その結果、信号増幅用FETQ1は、OFF状態となる一方、バイパス用FETQ3がON状態となり、高周波信号入力端子18Aへ印加された高周波信号は、信号増幅用FETQ1による増幅を受けることなく、バイパス用FETQ3を介して高周波信号出力端子19Aへ出力されることとなる。
通常、この対策として、SWコントロール電圧印加端子35Aの印加電圧の調整のために、ロジック回路を別途用意し、そのロジック回路の出力電圧をSWコントロール電圧印加端子35Aに供給するような手法が採られることが多い。
この従来回路は、先に図3に示された構成の利得可変型増幅器に、ロジック回路101を付加した構成となっているものである。なお、図3に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
本発明の他の目的は、増幅器をスタンバイ状態に設定するためのコントロール電圧範囲及び増幅器を動作状態に設定するためのコントロール電圧範囲を従来に比して広く確保することのできるスタンバイ機能付き増幅器を提供することにある。
2つの信号増幅用電界効果トランジスタが増幅動作をなすよう縦続接続されて設けられると共に、前記2つの信号増幅用電界効果トランジスタをスタンバイ状態とするためのバイアス切替SW用電界効果トランジスタが設けられてなるスタンバイ機能付き増幅器であって、
前記2つの信号増幅用電界効果トランジスタの各々のゲートには、ゲートバイアス印加用バイアス回路が接続される一方、
前記バイアス切替SW用電界効果トランジスタは、外部からのコントロール電圧に応じてそのソース電圧が変化せしめられるよう設けられ、当該ソース電圧は、前記各々のゲートバイアス印加用バイアス回路を介して前記2つの信号増幅用電界効果トランジスタのゲートにそれぞれ印加されて、増幅器のスタンバイ状態と増幅動作の切り替えを可能としてなるものである。
かかる構成において、前記2つの信号増幅用電界効果トランジスタは、第1の信号増幅用電界効果トランジスタのドレインと第2の信号増幅用電界効果トランジスタのソースが相互に接続されると共に、前記第1の信号増幅用トランジスタのソースがソースインダクタを介してグランドに接続されて縦続接続とされ、
前記第1の信号増幅用電界効果トランジスタのゲートに被増幅信号が印加可能とされる一方、前記第2の信号増幅用トランジスタのドレインに増幅信号が出力可能とされ、
前記コントロール電圧は、前記バイアス切替SW用電界効果トランジスタのゲートに印加可能とされる一方、そのドレイン及び前記第2の信号増幅用電界効果トランジスタのドレインには、チョークインダクタを介して電源電圧が印加可能とされ、
前記バイアス切替SW用電界効果トランジスタのソースは、抵抗器及びグランド側に順方向となるよう設けられたダイオードを介してグランドに接続されてなるものとすると好適である。
また、前記2つの信号増幅用電界効果トランジスタに代えてデュアルゲート電界効果トランジスタを用いても好適である。
また、スタンバイ状態に設定するためのコントロール電圧の範囲を、従来回路に比して容易に拡大することができるものとなっているため、増幅器の動作状態を決定するコントロール電圧が変動した場合であっても、設定した所望の動作状態を維持することが可能であるという効果を奏するものである。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスタンバイ機能付き増幅器の構成例について、図1を参照しつつ説明する。
本発明の実施の形態におけるスタンバイ機能付き増幅器は、第1及び第2の信号増幅用電界効果トランジスタ(以下、「電界効果トランジスタ」を「FET」と称する)1,2と、バイアス切替SW用FET3とを主たる構成要素として構成されたものとなっている。かかるスタンバイ機能付き増幅器は、概説すれば、コントロール電圧印加端子20に印加されるバイアスによってバイアス切替SW用FET3の動作状態が可変されるようになっており、それにより、この増幅器の動作状態が選択可能に構成されてなるものである。
第1の信号増幅用FET1のゲートは、入力側DCカットキャパシタ4及び入力インピーダンス整合回路15を介して高周波信号入力端子18に接続されると共に、第1のゲートバイアス印加用バイアス回路12を介してバイアス切替SW用FET3のソースに接続されたものとなっている。
第2の信号増幅用FET2のゲートは、第2のゲートバイアス印加用バイアス回路13を介してバイアス切替SW用FET3のソースに接続されると共に、バイパスキャパシタ5を介してグランドに接続されている。
そして、第2の信号増幅用FET2のドレインは、出力インピーダンス整合回路16及び出力側DCカットキャパシタ17を介して高周波信号出力端子19に接続されており、第1及び第2の信号増幅用FET1,2は、縦続接続されたものとなっている。
一方、バイアス切替SW用FET3のゲートは、ゲート接地用抵抗器8を介してグランドに接続されると共に、ゲート入力抵抗器7を介してコントロール電圧印加端子20に接続されている。
なお、本発明の実施の形態において、第1及び第2の信号増幅用FET1,2とバイアス切替SW用FET3は、エンハンスメントモードのFETが用いられたものとなっている。
まず、通常の増幅動作とする場合には、電源電圧印加端子21に、第1及び第2の信号増幅用FET1,2が動作するような電源電圧を印加する一方、コントロール電圧印加端子20には、バイアス切替SW用FET3がON状態となるようなバイアスを印加する。
このバイアス切替SW用FET3のドレインには、ドレイン抵抗器11及びチョークインダクタ14を介して電源電圧印加端子21からの電源電圧が印加されるため、バイアス切替SW用FET3がON状態となった場合、そのソースには所定の電圧が発生することとなる。
なお、第1及び第2のゲートバイアス印加用バイアス回路12,13は、具体的には、例えば、最も簡素な構成として、バイアス切替SW用FET3のソースと第1及び第2のゲートバイアス印加用バイアス回路12,13のゲートの間に、それぞれ直列に抵抗器を設ける構成などで実現できるものである。
しかし、上述のように、バイアス切替SW用FET3はOFF状態となっているため、先の通常動作の場合と異なり、そのソースには電圧は発生しない。
そして、かかる状態においては、回路内部のいずれの素子においても電流を消費することはなく、そのため、増幅器全体としての動作電流は零となる。
同図によれば、増幅器の動作電流を零に設定する、換言すれば、第1及び第2の信号増幅用FET1,2の電流を零に設定する、すなわち、スタンバイ状態に設定するためのコントロール電圧の範囲は、0〜0.8Vとなっていることが確認できる。これは、先に「背景技術」の欄において説明した従来回路における同様なコントロール電圧の範囲が、0〜0.1V(図4参照)であったのに比して、本発明の実施の形態においては、コントロール電圧の範囲は、0.7Vも拡大されており、明確な特性改善がなされていることが確認できるものとなっている。
2…第2の信号増幅用電界効果トランジスタ
3…バイアス切替SW用電界効果トランジスタ
12…第1のゲートバイアス印加用バイアス回路
13…第2のゲートバイアス印加用バイアス回路
18…高周波信号入力端子
19…高周波信号出力端子
20…コントロール電圧印加端子
Claims (3)
- 2つの信号増幅用電界効果トランジスタが増幅動作をなすよう縦続接続されて設けられると共に、前記2つの信号増幅用電界効果トランジスタをスタンバイ状態とするためのバイアス切替SW用電界効果トランジスタが設けられてなるスタンバイ機能付き増幅器であって、
前記2つの信号増幅用電界効果トランジスタの各々のゲートには、ゲートバイアス印加用バイアス回路が接続される一方、
前記バイアス切替SW用電界効果トランジスタは、外部からのコントロール電圧に応じてそのソース電圧が変化せしめられるよう設けられ、当該ソース電圧は、前記各々のゲートバイアス印加用バイアス回路を介して前記2つの信号増幅用電界効果トランジスタのゲートにそれぞれ印加されて、増幅器のスタンバイ状態と増幅動作の切り替えを可能としてなることを特徴とするスタンバイ機能付き増幅器。 - 前記2つの信号増幅用電界効果トランジスタは、第1の信号増幅用電界効果トランジスタのドレインと第2の信号増幅用電界効果トランジスタのソースが相互に接続されると共に、前記第1の信号増幅用トランジスタのソースがソースインダクタを介してグランドに接続されて縦続接続とされ、
前記第1の信号増幅用電界効果トランジスタのゲートに被増幅信号が印加可能とされる一方、前記第2の信号増幅用トランジスタのドレインに増幅信号が出力可能とされ、
前記コントロール電圧は、前記バイアス切替SW用電界効果トランジスタのゲートに印加可能とされる一方、そのドレイン及び前記第2の信号増幅用電界効果トランジスタのドレインには、チョークインダクタを介して電源電圧が印加可能とされ、
前記バイアス切替SW用電界効果トランジスタのソースは、抵抗器及びグランド側に順方向となるよう設けられたダイオードを介してグランドに接続されてなることを特徴とするスタンバイ機能付き増幅器。 - 前記2つの信号増幅用電界効果トランジスタに代えてデュアルゲート電界効果トランジスタを用いてなることを特徴とする請求項1又は請求項2記載のスタンバイ機能付き増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006168527A JP4693706B2 (ja) | 2006-06-19 | 2006-06-19 | スタンバイ機能付き増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006168527A JP4693706B2 (ja) | 2006-06-19 | 2006-06-19 | スタンバイ機能付き増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007336425A true JP2007336425A (ja) | 2007-12-27 |
JP4693706B2 JP4693706B2 (ja) | 2011-06-01 |
Family
ID=38935443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006168527A Expired - Fee Related JP4693706B2 (ja) | 2006-06-19 | 2006-06-19 | スタンバイ機能付き増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4693706B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011211457A (ja) * | 2010-03-30 | 2011-10-20 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
JP2012227657A (ja) * | 2011-04-18 | 2012-11-15 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6211310A (ja) * | 1985-05-21 | 1987-01-20 | エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド | Rf増幅器 |
JPH02253707A (ja) * | 1989-03-28 | 1990-10-12 | Sony Corp | アイソレーション回路 |
JPH06224647A (ja) * | 1992-12-03 | 1994-08-12 | Sharp Corp | 増幅回路 |
JP2001210723A (ja) * | 1999-11-19 | 2001-08-03 | Matsushita Electric Ind Co Ltd | バイアス回路ならびに半導体装置の製造方法 |
JP2002100938A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 高出力増幅器 |
JP2004128704A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 増幅器及びこれを用いた無線通信装置 |
JP2004172956A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 低雑音増幅器および受信回路 |
-
2006
- 2006-06-19 JP JP2006168527A patent/JP4693706B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6211310A (ja) * | 1985-05-21 | 1987-01-20 | エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド | Rf増幅器 |
JPH02253707A (ja) * | 1989-03-28 | 1990-10-12 | Sony Corp | アイソレーション回路 |
JPH06224647A (ja) * | 1992-12-03 | 1994-08-12 | Sharp Corp | 増幅回路 |
JP2001210723A (ja) * | 1999-11-19 | 2001-08-03 | Matsushita Electric Ind Co Ltd | バイアス回路ならびに半導体装置の製造方法 |
JP2002100938A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 高出力増幅器 |
JP2004128704A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 増幅器及びこれを用いた無線通信装置 |
JP2004172956A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 低雑音増幅器および受信回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011211457A (ja) * | 2010-03-30 | 2011-10-20 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
JP2012227657A (ja) * | 2011-04-18 | 2012-11-15 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP4693706B2 (ja) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375585B2 (en) | Circuit and method for switching active loads of operational amplifier input stage | |
US7737790B1 (en) | Cascode amplifier and method for controlling current of cascode amplifier | |
JP4330549B2 (ja) | 高周波電力増幅装置 | |
US20060071704A1 (en) | Amplifying circuit | |
US20060176115A1 (en) | Operational amplifier circuit | |
US20200177135A1 (en) | Cascode amplifier circuit | |
US8665023B2 (en) | Class-AB/B amplifier with quiescent control circuit | |
US20090115519A1 (en) | Power amplifier and its idling current setting circuit | |
US10855239B2 (en) | Amplifier class AB output stage | |
WO2013118441A1 (ja) | アクティブインダクタを含む増幅回路 | |
JP4580882B2 (ja) | 半導体集積回路 | |
CN112106293A (zh) | 放大电路 | |
JP4758624B2 (ja) | 利得可変型増幅器 | |
JP4814133B2 (ja) | 高周波増幅器 | |
JP4693706B2 (ja) | スタンバイ機能付き増幅器 | |
US6400933B1 (en) | Amplifier | |
US7830207B2 (en) | Amplifier circuit | |
US7292096B2 (en) | Amplifier | |
US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
JP2009010805A (ja) | 利得可変型増幅器 | |
JP2007243830A (ja) | 利得可変型増幅器 | |
JP5529608B2 (ja) | スタンバイ機能付き増幅器 | |
JP5114226B2 (ja) | 半導体スイッチ回路 | |
US11290062B2 (en) | Amplifier circuit | |
US10868505B1 (en) | CMOS input stage circuits and related methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4693706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |