JP2001210723A - バイアス回路ならびに半導体装置の製造方法 - Google Patents
バイアス回路ならびに半導体装置の製造方法Info
- Publication number
- JP2001210723A JP2001210723A JP2000346363A JP2000346363A JP2001210723A JP 2001210723 A JP2001210723 A JP 2001210723A JP 2000346363 A JP2000346363 A JP 2000346363A JP 2000346363 A JP2000346363 A JP 2000346363A JP 2001210723 A JP2001210723 A JP 2001210723A
- Authority
- JP
- Japan
- Prior art keywords
- base
- bipolar transistor
- semiconductor layer
- bias circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ル電流の変化を抑制するバイアス回路およびそれを有す
る半導体装置を提供する。 【解決手段】 バイアス回路10は、バイポーラトラン
ジスタTr1、Tr2、Tr3と、ショットキーダイオ
ードD1、D2とを備える。パワートランジスタとして
機能するTr1のベース端子は、エミッタホロワ形式で
抵抗R3を介してTr2に接続されている。また、Tr
2のベース端子は、ショットキーダイオードD1、D2
と、ベース−コレクタ間を短絡したTr3とを介して接
地されている。このことによって、温度が変化したとき
に生じるTr1のアイドル電流Cの変化を抑制すること
ができる。
Description
びにそれに用いられた各素子を集積化したバイポーラ集
積回路の製造方法に関する。
機器に用いられる送信用電力増幅器のトランジスタとし
て、低消費電力化が可能なGaAsを材料とする電界効
果型トランジスタ(MESFET)が多く用いられてい
る。しかしながら、MESFETでは、ゲート端子のバ
イアスには、通常、負電源が用いられる。このため、M
ESFETを送信用電力増幅器として使用するには、正
負2つの電源が必要となる。このことは増幅器の小型化
の点では不利となるため、正電源だけで動作するトラン
ジスタが強く求められている。
on Multi−ChannelAccess)に代
表される近年の通信方式では、送信用電力増幅器の出力
電流の低歪み性(線形性)が強く求められている。これ
らの要求を満たすトランジスタとして、エミッタにベー
スよりもバンドギャップの大きい半導体を用いるヘテロ
接合バイポーラトランジスタ(HBT)が実用化されて
いる。
力用トランジスタ(パワートランジスタ)として使用さ
れるHBTのベースに必要な電流を供給するために、バ
イアス回路を同一チップ内に内蔵させることが一般的で
ある。ところが、図10に示すように、HBTには温度
が上昇するにつれてオン電圧が小さくなる特性(以下H
BTの温度特性と称す)があり、一定の電圧をベース−
エミッタ間に与えていた場合には、HBTのコレクタ電
流(以下、アイドル電流と称す)が大きく増加する。こ
のため、バイアス回路には、温度変化に対してパワート
ランジスタであるHBTのアイドル電流の変化を小さく
することが求められている。
について、従来の電力増幅器に用いられているバイアス
回路100を示す図11を参照しながら説明する。
ンジスタ(以下Trと略す)101のベース端子は、T
r102のエミッタホロワ形式で4Ωの抵抗R103を
介して接続されている。また、Tr102のベース端子
はベース・コレクタ間を短絡したTr103、Tr10
4を介して接地されている。このTr103、Tr10
4はオン電圧がTr101やTr102と等しいPNダ
イオードとなる。この回路において、温度上昇が起こる
と、HBTであるTr101は、その温度特性によって
アイドル電流Cを増加させる。一方、温度上昇によっ
て、Tr103およびTr104に流れる電流も同様の
温度特性によって増加する。このため、Tr103およ
びTr104に直列に配置されている抵抗R101を流
れる電流は増加する。抵抗R101の抵抗は一定(530
Ω)であるので、電流が増加すると抵抗R101に印加
される電圧は大きくなる。つまり、図中の点P5におけ
る電位が低下する。従って、抵抗R101に接続された
Tr102のベース電位は低下する。その結果、Tr1
02のエミッタ電流が減少し、パワートランジスタTr
101のベース電位が低下する。従って、パワートラン
ジスタTr101のアイドル電流Cの増加は抑制され
る。
ス回路100は、温度上昇に対するパワートランジスタ
Tr101のアイドル電流Cの増加を抑制する。
バイアス回路100では、アイドル電流の変化の抑制が
不十分であるという不具合があった。
れたものであり、パワートランジスタの温度変化による
アイドル電流の変化を抑制するバイアス回路およびそれ
を有する半導体装置の製造方法を提供することを目的と
する。
は、エミッタと、ベースと、コレクタとを有する第1バ
イポーラトランジスタと、上記第1バイポーラトランジ
スタの上記ベースに接続された少なくとも1個のショッ
トキーダイオードとを備え、上記少なくとも1個のショ
ットキーダイオードは、上記第1バイポーラトランジス
タの温度変化によるコレクタ電流の変化を抑制するベー
ス電位を与えるように配置されている。
ベース−エミッタ間に与えていた場合には、温度変化に
よってコレクタ電流が変化する。この変化を抑制するよ
うなベース電位を与えるようにショットキーダイオード
を配置することによって、温度変化に関わらずほぼ一定
のコレクタ電流を得ることができる。
る第2バイポーラトランジスタと、上記第2バイポーラ
トランジスタの上記ベースに接続されたPNダイオード
と、上記第2バイポーラトランジスタの上記ベースに接
続された2個以上のショットキーダイオードとをさらに
備え、上記第2バイポーラトランジスタの上記エミッタ
は、上記第1バイポーラトランジスタの上記ベースに接
続されており、上記2個以上のショットキーダイオード
は、上記PNダイオードと直列に接続されていることが
好ましい。
Nダイオードと2個以上のショットキーダイオードとを
接続することによって、バイアス回路に一定の電圧が印
加された状態で温度が上昇すると、PNダイオードと2
個以上のショットキーダイオードとに流れる電流が増大
し、第2バイポーラトランジスタのベース電位を低下さ
せることができる。その結果、第2バイポーラトランジ
スタのエミッタ電流が減少し、第1バイポーラトランジ
スタのベース電位が低下する。従って、第1バイポーラ
トランジスタのコレクタ電流の増加は抑制される。温度
が低下した場合は、上記と全く逆の作用によって、温度
低下による第1バイポーラトランジスタのコレクタ電流
の減少が抑制される。特に、ショットキーダイオード
は、オン電圧が従来のバイアス回路に用いられているP
Nダイオードよりも小さい。また、ショットキーダイオ
ードの温度変化によるオン電圧の変化は、PNダイオー
ドの温度変化によるオン電圧の変化とほぼ等しい。従っ
て、2個以上の直列に接続されたショットキーダイオー
ドは、PNダイオードと同じの電圧が印加された状態で
温度を変化させた場合、電流の変化量をPNダイオード
よりも大きくすることができる。従って、第1バイポー
ラトランジスタのベース電位を、第1バイポーラトラン
ジスタのコレクタ電流の変化を抑制するようにさらに大
きく変化させることができる。
る第2バイポーラトランジスタと、上記第2バイポーラ
トランジスタの上記ベースに直列に接続された3個以上
のショットキーダイオードとをさらに備え、上記第2バ
イポーラトランジスタの上記エミッタは、上記第1バイ
ポーラトランジスタの上記ベースに接続されていること
が好ましい。
ダイオードは、PNダイオードと同じの電圧が印加され
た状態で温度を変化させた場合、電流の変化量をPNダ
イオードよりも大きくすることができる。従って、第1
バイポーラトランジスタのベース電位を、第1バイポー
ラトランジスタのコレクタ電流の変化を抑制するように
さらに大きく変化させることができる。
ミッタと上記第1バイポーラトランジスタの上記ベース
との接続から分岐して接続された少なくとも1つのショ
ットキーダイオードをさらに備えることが好ましい。
接続から分岐して接続されたショットキーダイオード
は、PNダイオードと同じの電圧が印加された状態で温
度を変化させた場合、電流の変化量をPNダイオードよ
りも大きくすることができる。従って、第1バイポーラ
トランジスタのベース電位を、第1バイポーラトランジ
スタのコレクタ電流の変化を抑制するようにさらに大き
く変化させることができる。
タは、ヘテロ接合バイポーラトランジスタであってもよ
い。
る第2バイポーラトランジスタと、上記第2バイポーラ
トランジスタの上記ベースに直列に接続された1個以上
のショットキーダイオードとをさらに備え、上記第2バ
イポーラトランジスタの上記コレクタは、上記第1バイ
ポーラトランジスタの上記ベースに接続されていること
が好ましい。
ンジスタの上記ベースに直列に接続された1個以上のシ
ョットキーダイオードのオン電圧が小さくなるので、第
2バイポーラトランジスタのベース電位は高くなる。そ
の結果、第2バイポーラトランジスタのコレクタ電流
は、温度上昇による増加と、ベース電位の上昇によって
増加する。第2バイポーラトランジスタのコレクタ電流
が増加すると、第2バイポーラトランジスタのコレクタ
に接続された第1バイポーラトランジスタのベース電位
は小さくなる。従って、第1バイポーラトランジスタの
コレクタ電流の温度上昇による増加が抑制される。温度
が低下した場合は、上記と全く逆の作用によって、温度
低下による第1バイポーラトランジスタのコレクタ電流
の減少が抑制される。
タと、ベースと、コレクタとを有するバイポーラトラン
ジスタと、半導体領域と上記半導体領域にショットキー
接触するショットキー電極とを有するショットキーダイ
オードとを備えた半導体装置の製造方法であって、第1
導電型の第1半導体層と、上記第1半導体層の上に第2
導電型の第2半導体層と、上記第2半導体層の上に第1
導電型の第3半導体層とが順に堆積された半導体基板上
にエミッタ電極を形成する工程(a)と、上記エミッタ
電極とその周囲を覆うエッチングマスクを用いて上記第
3半導体層と上記第2半導体層とをパターニングするこ
とによってエミッタ層とベース層とを順次形成した後、
上記第1半導体層の表面を露出させる工程(b)と、上
記工程(b)の後に、上記第1半導体層をコレクタ領域
とショットキーダイオード領域とに分離する分離領域を
形成する工程(c)と、上記エミッタ層をパターニング
することによって上記ベース層の表面の一部を露出させ
る工程(d)と、上記ベース層の露出している表面の上
にベース電極を形成し、上記ショットキーダイオード領
域の上記第1半導体層の表面の上にショットキー電極を
形成する工程(e)とを含む。
タとショットキーダイオードとを同一基板上に備えた半
導体装置を得ることができる。
記ショットキー電極とを同時に形成することが好まし
い。
キーダイオードを混在させるために、新たに半導体層を
成長させる工程、あるいは、ショットキー電極を形成す
るための工程を増やす必要がない。つまり、従来のバイ
ポーラトランジスタを備えた半導体装置の製造方法と比
べて工程数を増やすことなく、ショットキーダイオード
を同一チップ内に混在させた半導体装置を製造すること
ができる。
上記第1半導体層の下に、上記第1半導体層よりも第1
導電型不純物濃度が高い第4半導体層をさらに備え、上
記工程(c)では、上記分離領域は、上記第4半導体層
をもコレクタ領域とショットキーダイオード領域とに分
離し、上記工程(b)の後に、上記コレクタ領域の上記
第1半導体層と上記ショットキーダイオード領域の上記
第1半導体層とに、上記第4半導体層の表面を露出させ
る開口部を設ける工程と、上記開口部内の上記第4半導
体層の表面の上にそれぞれコレクタ電極とオーミック電
極とを同時に形成する工程とをさらに含んでもよい。
帯幅は、上記第2半導体層を形成する半導体の禁制帯幅
よりも大きくてもよい。
による実施形態を説明する。簡単のため、各実施形態に
共通する構成要素は、同一の参照符号で示す。
バイアス回路10の回路図である。
バイポーラトランジスタTr1、Tr2、Tr3と、シ
ョットキーダイオードD1、D2と、抵抗R1(500
Ω)、R2(200Ω)、R3(4Ω)、R4(2000Ω)
とを備える。バイポーラトランジスタTr1、Tr2、
Tr3は全て、電流増幅率(β)が45のバイポーラト
ランジスタである。パワートランジスタとして機能する
Tr1のベース端子は、エミッタホロワ形式で抵抗R3
を介してTr2に接続されている。また、Tr2のベー
ス端子は、ショットキーダイオードD1、D2と、ベー
ス−コレクタ間を短絡したTr3とを介して接地されて
いる。Tr3はオン電圧がTr1およびTr2と等しい
PNダイオードとなる。
昇が起こると、Tr1は、その温度特性によってアイド
ル電流Cを増加させる。ショットキーダイオードD1、
D2およびTr3に流れる電流も同様の温度特性によっ
て増加する。このため、ショットキーダイオードD1、
D2、およびTr3に直列に配置されている抵抗R1を
流れる電流は増加する。抵抗R1の抵抗は一定(500
Ω)であるので、電流が増加すると抵抗R1に印加され
る電圧は大きくなる。つまり、図中の点P1における電
位が低下する。従って、抵抗R1に接続されたTr2の
ベース電位は低下する。その結果、Tr2のエミッタ電
流が減少し、パワートランジスタTr1のベース電位が
低下する。従って、パワートランジスタTr1のアイド
ル電流Cの増加は抑制される。
のオン電圧が、温度上昇によってPNダイオードのオン
電圧の半分よりも小さくなった場合、ショットキーダイ
オードD1、D2に流れる電流の増加を抑制するために
設けられている。
は、言い換えれば、図11の従来のバイアス回路100
のTr103を、ショットキーダイオードD1、D2に
置き換えたものである。この理由を以下に説明する。な
お、本実施形態のTr3と従来のバイアス回路100の
Tr104は、同じバイポーラトランジスタである。
絡したバイポーラトランジスタ(Tr103およびTr
104)の室温(25℃)でのオン電圧は、図10に示
すように約1.1Vである。一方、室温(25℃)での
ショットキーダイオードのオン電圧は、図2に示すよう
に約0.55Vであり、Tr103またはTr104の
約半分である。また、図2に示されるように、温度変化
によるショットキーダイオードのオン電圧の変化量は約
−1.4mV/℃であり、Tr103またはTr104
とほぼ等しい。従って、一定の電圧をベース−エミッタ
間に与え、周囲温度変化させた場合に流れる電流の変化
も、図11に示されたTr103またはTr104とほ
ぼ等しい。
4のいずれか1つを、直列に配置した2つのショットキ
ーダイオードに置き換えることによって、従来のバイア
ス回路100とほぼ同じオン電圧で動作させ、且つ、温
度変化によるP1の電位変化量をP5の電位変化量の約
1.5倍にすることができる。
に着目して構成した本実施形態のバイアス回路10で
は、温度上昇に対してショットキーダイオードD1、D
2およびTr3のオン電圧の和の変化量は、Tr103
およびTr104のオン電圧の和の変化量の1.5倍に
なる。このため、抵抗R1を流れる電流は、従来のバイ
アス回路100のR101よりもさらに増加する。抵抗
R1の抵抗は一定(500Ω)なので、電流が増加すると
抵抗R1に印加される電圧は、従来のバイアス回路10
0のR101よりもさらに大きくなる。つまり、点P1
における電位が従来のバイアス回路100の点P5より
もさらに低下する。従って、Tr2のベース電位は従来
のバイアス回路100よりもさらに低下する。このこと
によって、温度上昇によるTr2のエミッタ電流は、従
来のバイアス回路100よりもさらに減少する。つま
り、温度上昇によってTr1のベース電位が、従来のバ
イアス回路100よりもさらに低下する。Tr1のベー
ス電位がさらに低下すると、温度上昇によるTr1のア
イドル電流Cの増大はさらに抑制される。
用によって、温度低下によるTr1のアイドル電流Cの
減少が抑制される。
イアス回路20の回路図である。
バイポーラトランジスタTr1、Tr2と、ショットキ
ーダイオードD1、D2、D3、D4と、抵抗R11
(380Ω)、R2(200Ω)、R3(4Ω)、R4(2000
Ω)とを備える。バイポーラトランジスタTr1、Tr
2は両方とも、電流増幅率(β)が45のバイポーラト
ランジスタである。パワートランジスタとして機能する
Tr1のベース端子は、エミッタホロワ形式で抵抗R3
を介してTr2に接続されている。また、Tr2のベー
ス端子は、ショットキーダイオードD1、D2、D3お
よびD4を介して接地されている。
ば、図11の従来例のバイアス回路100におけるPN
ダイオードのTr103、Tr104が、ショットキー
ダイオードD1、D2、D3、D4に変更された回路で
ある。つまり、上記実施形態1のTr3を、2つの直列
に配置されたショットキーダイオードD3、D4に置き
換えたものである。このことによって、ほぼ同じオン電
圧で動作させ、且つ、温度変化によるTr2のベース電
位の変化量を、従来のバイアス回路100の約2倍とす
ることができる。つまり、上記実施形態1に比べて、温
度変化によるトランジスタTr2のベース電位の変化が
より大きくなる。温度が上昇した場合、Tr2のエミッ
タ電流は上記実施形態1よりもさらに減少し、パワート
ランジスタTr1のベース電位をさらに低下させる。こ
のことによって、温度上昇によるTr1のアイドル電流
Cの増大はさらに抑制される。温度が低下する場合は、
全く逆の作用によって、パワートランジスタTr1のベ
ース電位を上記実施形態1よりもさらに上昇させる。こ
のことによって、温度低下によるTr1のアイドル電流
Cの減少はさらに抑制される。つまり、温度変化による
バイポーラトランジスタTr1のアイドル電流Cの変化
が上記実施形態1よりもさらに抑制される。
バイアス回路30の回路図である。
パワートランジスタとして機能するTr1のベース端子
は、エミッタホロワ形式で抵抗R3を介してTr2に接
続されており、さらに、ショットキーダイオードD5お
よびD6、抵抗R24が接続されている点で、上記実施
形態2のバイアス回路20と異なる。他の構成は、上記
実施形態2のバイアス回路20と同じである。なお、シ
ョットキーダイオードD5およびD6は、ショットキー
ダイオードD1〜D4と全く同じものである。また、R
24(200Ω)はショットキーダイオードD5、D6の
オン電圧がPNダイオードのオン電圧の半分よりも小さ
くなったときでも、ショットキーダイオードD5、D6
に流れる電流の増加を抑制するように配置されている。
ョットキーダイオードD1〜D4と同様に、温度上昇に
よって流れる電流を増加させる性質がある。従って、温
度が上昇すると、ショットキーダイオードD5、D6に
流れる電流が増加し、パワートランジスタTr1のベー
ス電位を低下させる。このことによって、温度上昇によ
るTr1のアイドル電流Cの増大はさらに抑制される。
温度が低下する場合は、全く逆の作用によって、パワー
トランジスタTr1のベース電位を上昇させる。つま
り、温度変化によるパワートランジスタTr1のアイド
ル電流Cの変化を、上記実施形態2に加えてさらに抑制
するように働く。
0、20、30と、従来のバイアス回路100とを、温
度特性について、図5を参照しながら説明する。
回路10、20、30と、従来のバイアス回路100と
の効果をシミュレーションした結果を示す。この結果
は、−30℃から90℃の温度範囲で、パワートランジ
スタTr1に電力を入力しない状態でのコレクタ電流
(アイドル電流)をプロットしたものである。ここで、
従来のバイアス回路100のTr103およびTr10
4のエミッタ面積は、Tr101の1/70である。
00は、温度変化によるアイドル電流の変化量が大きい
のに対し、実施形態1、実施形態2、実施形態3となる
につれ、温度変化によるアイドル電流の変化量が小さく
なっており、実施形態3ではほぼ平坦な温度特性が得ら
れているのがわかる。
よびTr104のエミッタ面積は、Tr101のエミッ
タ面積の1/10から1/100程度である。Tr10
3およびTr104のエミッタ面積を増大させると、温
度変化によるパワートランジスタTr101のアイドル
電流の変化を抑制する効果がある。しかし、Tr103
およびTr104に流れる電流が増加する、すなわち、
電力増幅器にとって無駄なバイアス回路の消費電流が増
加する。
ショットキーダイオードを用いてバイアス回路を構成す
ると、ショットキーダイオードに流れる電流は、従来の
バイアス回路100のTr103およびTr104に流
れる電流とほとんど同じである。つまり、バイアス回路
の消費電流を増加させることなく、温度変化によるパワ
ートランジスタのアイドル電流の変化を抑制することが
できる。
バイアス回路40の回路図である。
バイポーラトランジスタTr41、Tr42と、ショッ
トキーダイオードD41、D42と、抵抗R41(4500
Ω)、R42(9000Ω)、R43(2000Ω)、R44
(4Ω)とを備える。バイポーラトランジスタTr4
1、Tr42は、電流増幅率(β)が45の全く同じバ
イポーラトランジスタである。パワートランジスタとし
て機能するTr41のベースは、抵抗R43を介してT
r42のコレクタに接続されている。また、Tr42の
ベースは、直列に配置されたショットキーダイオードD
41、D42と、抵抗R41とに接続されており、抵抗
R42を介して接地されている。
ジスタTr1にエミッタホロワ形式でベース電流を与え
ていたが、本実施形態ではコレクタ側からベース電流を
与える構成としている。
こると、D41、D42のオン電圧が小さくなる結果、
Tr42のベース電位は高くなる。その結果、Tr42
のコレクタ電流は、温度上昇による増加と、ベース電位
の上昇によって増加する。抵抗R43の抵抗値は一定
(2000Ω)であるので、電流が増加すると抵抗R43に
印加される電圧は大きくなる。つまり、図中の点P4に
おける電位が低下する。従って、Tr42のコレクタ電
位が低下すると同時に、Tr41のベース電位が低下す
る。その結果、パワートランジスタTr41のアイドル
電流Cは、温度上昇による増加が抑制される。温度が低
下した場合は、上記と全く逆の作用によって、温度低下
によるTr41のアイドル電流Cの減少が抑制される。
果を示す。図7に示すように、ほぼ平坦な温度特性を有
しているのがわかる。
オードをD41、D42の2個にしているが、電源電圧
や、抵抗値等を調整することで、1個や3個以上にする
ことも可能である。
各素子を集積化したバイポーラ集積回路である半導体装
置の製造方法について、図8および図9を参照しながら
説明する。なお、以下に説明する製造方法は、ショット
キーダイオードを備える上記実施形態1から4のバイア
ス回路の各素子を集積化したバイポーラ集積回路に共通
する製造方法である。
01上に、n+−GaAs層102と、n-−GaAs層
103と、p+−GaAs層104と、n−InGaP
層105と、n−GaAs/n+−InGaAs層10
6とを、順にエピタキシャル成長法によって堆積し、次
いで、高融点金属膜であるWSi膜107をスパッタ法
で堆積させることによって形成された基板を用意する。
ソグラフィおよび反応性ドライエッチングによってWS
i膜107をパターニングすることにより、エミッタ電
極108を形成する。
電極108をマスクとして、硫酸/過酸化水素水/水の
混合液でn−GaAs/n+−InGaAs層106を
エッチングする。
フォトリソグラフィによってレジストパターンを形成
し、このレジストパターンをマスクとして、n−InG
aP層105を塩酸/水の混合液でエッチングし、p+
−GaAs層104およびn-−GaAs層103の途
中までを、硫酸/過酸化水素水/水の混合液でエッチン
グすることによって、ベースメサを形成する。
フォトリソグラフィによってレジストパターンを形成
し、このレジストパターンをマスクとして、硫酸/過酸
化水素水/水の混合液でn-−GaAs層103をエッ
チングする。次いで、リフトオフ法によって、n+−G
aAs層102上にAuGe/Auより構成されるコレ
クタ電極109およびオーミック電極110を同時に形
成する。なお、この後、コレクタ電極109とオーミッ
ク電極110とが良好なオーミック特性を示すように、
450℃での熱処理を行なうことが好ましい。 次に、
図9(b)に示す工程で、基板上にフォトリソグラフィ
によってレジストパターンを形成し、このレジストパタ
ーンをマスクとして、n−InGaP層105を塩酸/
水の混合液でエッチングする。なお、この塩酸/水の混
合液ではp+−GaAs層104とn-−GaAs層10
3はエッチングされない。その後、Ti/Pt/Auか
ら構成されるベース電極111とショットキー電極11
2をリフトオフ法で同時に形成する。
サとショットキー電極112との間の領域および隣接す
る素子との間の領域のn-−GaAs層103に水素注
入を行なうことによって高抵抗領域113を形成する。
このことにより、HBTおよびショットキーダイオード
を形成し、配線部を除いたバイポーラ集積回路を形成す
る。なお、本実施形態では、水素注入により素子間を電
気的に分離したが、エッチングによって素子間を電気的
に分離してもよい。また、配線部は周知の方法によっ
て、図9(c)の後の工程で形成される。
ラ集積回路において、n+−GaAs層102はコレク
タコンタクト層、n-−GaAs層103はコレクタ
層、p+−GaAs層104はベース層、n−InGa
P層105はエミッタ層、n−GaAs/n+−InG
aAs層106はエミッタコンタクト層となる。
sからなるHBTの製造方法について説明したが、Al
GaAs/GaAs、InP/InGaAs、InAl
As/InGaAs、Si/SiGeなどの材料からな
るHBTや、ホモ接合の通常のバイポーラトランジスタ
にも適用できる。
は、HBTを用いたバイポーラ集積回路にショットキー
ダイオードを混在させるために、新たに半導体層を成長
させる工程、あるいは、ショットキー電極を形成するた
めの工程を増やす必要がない。つまり、従来のバイポー
ラ集積回路の製造方法と比べて工程数を増やすことな
く、ショットキーダイオードを同一チップ内に混在させ
たバイポーラ集積回路を製造することができる。
温度変化によるアイドル電流の変化を抑制するバイアス
回路およびそれを有する半導体装置が得られる。
る。
−電圧特性図である。
る。
る。
度依存性を示す図である。
る。
ドル電流の温度依存性を示す図である。
断面図である。
断面図である。
ダイオードの各温度における電流−電圧特性図である。
Claims (10)
- 【請求項1】 エミッタと、ベースと、コレクタとを有
する第1バイポーラトランジスタと、上記第1バイポー
ラトランジスタの上記ベースに接続された少なくとも1
個のショットキーダイオードとを備え、 上記少なくとも1個のショットキーダイオードは、上記
第1バイポーラトランジスタの温度変化によるコレクタ
電流の変化を抑制するベース電位を与えるように配置さ
れていることを特徴とするバイアス回路。 - 【請求項2】 請求項1に記載のバイアス回路におい
て、 エミッタと、ベースと、コレクタとを有する第2バイポ
ーラトランジスタと、上記第2バイポーラトランジスタ
の上記ベースに接続されたPNダイオードと、上記第2
バイポーラトランジスタの上記ベースに接続された2個
以上のショットキーダイオードとをさらに備え、 上記第2バイポーラトランジスタの上記エミッタは、上
記第1バイポーラトランジスタの上記ベースに接続され
ており、 上記2個以上のショットキーダイオードは、上記PNダ
イオードと直列に接続されていることを特徴とするバイ
アス回路。 - 【請求項3】 請求項1に記載のバイアス回路におい
て、 エミッタと、ベースと、コレクタとを有する第2バイポ
ーラトランジスタと、上記第2バイポーラトランジスタ
の上記ベースに直列に接続された3個以上のショットキ
ーダイオードとをさらに備え、 上記第2バイポーラトランジスタの上記エミッタは、上
記第1バイポーラトランジスタの上記ベースに接続され
ていることを特徴とするバイアス回路。 - 【請求項4】 請求項2または3に記載のバイアス回路
において、 上記第2バイポーラトランジスタの上記エミッタと上記
第1バイポーラトランジスタの上記ベースとの接続から
分岐して接続された少なくとも1つのショットキーダイ
オードをさらに備えることを特徴とするバイアス回路。 - 【請求項5】 請求項1から4のいずれか1つに記載の
バイアス回路において、 上記第1および第2バイポーラトランジスタは、ヘテロ
接合バイポーラトランジスタであることを特徴とするバ
イアス回路。 - 【請求項6】 請求項1に記載のバイアス回路におい
て、 エミッタと、ベースと、コレクタとを有する第2バイポ
ーラトランジスタと、上記第2バイポーラトランジスタ
の上記ベースに直列に接続された1個以上のショットキ
ーダイオードとをさらに備え、 上記第2バイポーラトランジスタの上記コレクタは、上
記第1バイポーラトランジスタの上記ベースに接続され
ていることを特徴とするバイアス回路。 - 【請求項7】 エミッタと、ベースと、コレクタとを有
するバイポーラトランジスタと、半導体領域と上記半導
体領域にショットキー接触するショットキー電極とを有
するショットキーダイオードとを備えた半導体装置の製
造方法であって、 第1導電型の第1半導体層と、上記第1半導体層の上に
第2導電型の第2半導体層と、上記第2半導体層の上に
第1導電型の第3半導体層とが順に堆積された半導体基
板上にエミッタ電極を形成する工程(a)と、 上記エミッタ電極とその周囲を覆うエッチングマスクを
用いて上記第3半導体層と上記第2半導体層とをパター
ニングすることによってエミッタ層とベース層とを順次
形成した後、上記第1半導体層の表面を露出させる工程
(b)と、 上記工程(b)の後に、上記第1半導体層をコレクタ領
域とショットキーダイオード領域とに分離する分離領域
を形成する工程(c)と、 上記エミッタ層をパターニングすることによって上記ベ
ース層の表面の一部を露出させる工程(d)と、 上記ベース層の露出している表面の上にベース電極を形
成し、上記ショットキーダイオード領域の上記第1半導
体層の表面の上にショットキー電極を形成する工程
(e)とを含む半導体装置の製造方法。 - 【請求項8】 請求項7に記載の半導体装置の製造方法
において、 上記工程(e)では、上記ベース電極と上記ショットキ
ー電極とを同時に形成することを特徴とする半導体装置
の製造方法。 - 【請求項9】 請求項7または8に記載の半導体装置の
製造方法において、 上記工程(a)では、上記半導体基板は、上記第1半導
体層の下に、上記第1半導体層よりも第1導電型不純物
濃度が高い第4半導体層をさらに備え、 上記工程(c)では、上記分離領域は、上記第4半導体
層をもコレクタ領域とショットキーダイオード領域とに
分離し、 上記工程(b)の後に、上記コレクタ領域の上記第1半
導体層と上記ショットキーダイオード領域の上記第1半
導体層とに、上記第4半導体層の表面を露出させる開口
部を設ける工程と、 上記開口部内の上記第4半導体層の表面の上にそれぞれ
コレクタ電極とオーミック電極とを同時に形成する工程
と、 をさらに含むことを特徴とする半導体装置の製造方法。 - 【請求項10】 請求項7から9のいずれか1つに記載
の半導体装置の製造方法において、 上記第3半導体層を形成する半導体の禁制帯幅は、上記
第2半導体層を形成する半導体の禁制帯幅よりも大きい
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000346363A JP3686327B2 (ja) | 1999-11-19 | 2000-11-14 | バイアス回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32951599 | 1999-11-19 | ||
JP11-329515 | 1999-11-19 | ||
JP2000346363A JP3686327B2 (ja) | 1999-11-19 | 2000-11-14 | バイアス回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003191572A Division JP3660929B2 (ja) | 1999-11-19 | 2003-07-04 | バイアス回路ならびに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210723A true JP2001210723A (ja) | 2001-08-03 |
JP3686327B2 JP3686327B2 (ja) | 2005-08-24 |
Family
ID=26573232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000346363A Expired - Fee Related JP3686327B2 (ja) | 1999-11-19 | 2000-11-14 | バイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3686327B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6649458B2 (en) | 2002-02-15 | 2003-11-18 | Hitachi, Ltd. | Method for manufacturing semiconductor device with hetero junction bipolar transistor |
JP2005184707A (ja) * | 2003-12-24 | 2005-07-07 | Nec Corp | トランジスタ増幅器 |
JP2006253503A (ja) * | 2005-03-11 | 2006-09-21 | Anritsu Corp | マイクロ波モノリシック集積回路 |
JP2007336425A (ja) * | 2006-06-19 | 2007-12-27 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
WO2023210163A1 (ja) * | 2022-04-25 | 2023-11-02 | 株式会社村田製作所 | 半導体装置 |
-
2000
- 2000-11-14 JP JP2000346363A patent/JP3686327B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6649458B2 (en) | 2002-02-15 | 2003-11-18 | Hitachi, Ltd. | Method for manufacturing semiconductor device with hetero junction bipolar transistor |
US6867079B2 (en) | 2002-02-15 | 2005-03-15 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
US6989301B2 (en) | 2002-02-15 | 2006-01-24 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
US7132320B2 (en) | 2002-02-15 | 2006-11-07 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
JP2005184707A (ja) * | 2003-12-24 | 2005-07-07 | Nec Corp | トランジスタ増幅器 |
JP2006253503A (ja) * | 2005-03-11 | 2006-09-21 | Anritsu Corp | マイクロ波モノリシック集積回路 |
JP2007336425A (ja) * | 2006-06-19 | 2007-12-27 | New Japan Radio Co Ltd | スタンバイ機能付き増幅器 |
JP4693706B2 (ja) * | 2006-06-19 | 2011-06-01 | 新日本無線株式会社 | スタンバイ機能付き増幅器 |
WO2023210163A1 (ja) * | 2022-04-25 | 2023-11-02 | 株式会社村田製作所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3686327B2 (ja) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514727B2 (en) | Active element and switching circuit device | |
US8697532B2 (en) | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer | |
US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
JP2005236259A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法、及びそれを用いた電力増幅器 | |
US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
JP2001127071A (ja) | 半導体装置及びその製造方法 | |
JP2005039169A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH05109750A (ja) | 半導体装置及びその製造方法 | |
US6852580B2 (en) | Method of fabricating semiconductor device | |
JP2005259755A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
KR100658251B1 (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
JP2001210723A (ja) | バイアス回路ならびに半導体装置の製造方法 | |
US4245231A (en) | Combination capacitor and transistor structure for use in monolithic circuits | |
US20020195620A1 (en) | Compound semiconductor device having heterojunction bipolar transister and other component integrated together and process for fabrication thereof | |
JP3660929B2 (ja) | バイアス回路ならびに半導体装置の製造方法 | |
JP4162439B2 (ja) | 半導体集積回路 | |
US20040212044A1 (en) | Bipolar transistor and a method of manufacturing the same | |
JP2636811B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
JP3221646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2003303827A (ja) | 半導体装置及びその製造方法 | |
Cui et al. | First demonstration of monolithic InP-based HBT amplifier with PNP active load | |
US20060054932A1 (en) | Semiconductor device, high-frequency amplifier and personal digital assistant | |
JP2004111941A (ja) | バイポーラトランジスタ及びその製造方法 | |
JPH11238739A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
Tsurumi et al. | Improved RF characteristics of InGaP/GaAs HBTs by using novel ledge coupled capacitor (LCC) structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |