JP2007329170A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007329170A JP2007329170A JP2006157313A JP2006157313A JP2007329170A JP 2007329170 A JP2007329170 A JP 2007329170A JP 2006157313 A JP2006157313 A JP 2006157313A JP 2006157313 A JP2006157313 A JP 2006157313A JP 2007329170 A JP2007329170 A JP 2007329170A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch
- wiring
- cell
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】電源供給が一時的に停止される回路領域内に、電源供給の停止を制御するスイッチを介さずにグローバル配線から電源供給を受けるリピータ回路を配置する。
【選択図】図3
Description
半導体装置の消費電力を抑制するための技術が、特許文献1に記載されている。さらに、本願出願時には公知ではないが、本願の出願人による特願2005−280053にも、低消費電力の半導体装置が開示されている。
これらの技術は、半導体装置内の回路のうち、動作していない回路への電源供給を停止することにより、半導体装置の消費電力の低減を図っている。
図1を参照して、半導体装置100内の回路領域2は、所定の期間、動作を停止することが可能な領域である。回路領域2の動作を停止することができる期間になると、半導体装置100内の電源制御回路(図示せず)が、スイッチSW1に制御信号SLPを送り、電源配線VDDから回路領域2への電源供給を停止する。これにより、回路領域2内のトランジスタ(不図示)によるリーク電流等が発生せず、半導体装置の消費電力を低減することができる。
しかし、回路領域2への電源供給が停止している間も、回路領域2を挟むゲートG1からゲートG2への信号Sの伝達が必要な場合がある。
このとき、ゲートG1からゲートG2への信号Sの中継に用いるリピータ回路(中継回路)30を回路領域2内に配置すると、スイッチSW1がオフの期間は、このリピータ回路30が動作しなくなってしまう。そのため、回路領域2への電源供給が停止している期間は、回路領域2を挟んで配置されたゲートG1とG2間での信号Sの伝達ができなくなる。
これにより、スイッチのオンオフにより、セル配置領域への電源供給をオンオフすることを可能としつつ、このスイッチがオフの状態においても、セル配置領域内に配置されたリピータ回路が、電源供給を受け、かつ動作することができる。
そして、このリピータ回路を用いることにより、セル配置領域への電源供給がオンのとき、及び、オフのときのいずれの状態においても、セル配置領域を横断した信号伝達を行なうことができる。
半導体基板に設けられ、ローカル電源配線から電源が供給される複数の基本セルを備えるセル配置領域と、
前記ローカル電源配線に電源を供給するグローバル電源配線と、
一端が前記グローバル電源配線に電気的に接続され、他端が前記ローカル電源配線に電気的に接続され、前記グローバル電源配線から前記ローカル電源配線への電源の供給をオンオフするスイッチを含むスイッチセルと、
前記セル配置領域内に配置され、前記スイッチを介することなく前記グローバル電源配線から電力を供給されるリピータ回路と、
を有することを特徴とする半導体装置である。
以下に、図面を参照して本発明を実施するための第1の実施の形態について説明する。以下の実施形態において、本発明を適用する半導体デバイスがゲートアレイやセルベースICで構成されている場合を想定して説明を行う。なお、本発明を適用する半導体デバイスに制限は無く、上記の想定はあくまでも例示に過ぎない。また、本実施形態で説明する半導体回路は、リーク電流の増加を抑えることが求められえるデバイスに適用可能である。このようなデバイスは、一般的に待機状態(動作していない部分の電源供給を一時的に停止した状態)と、通常状態(通常動作を実施している状態)との二つの動作状態に対応している。
スイッチトランジスタ13およびリピータ回路30とグローバル電源配線11との間には第1ビアコンタクト14が備えられている。本実施形態のグローバル電源配線11とグローバルグランド配線12とは、予め定められた間隔で概ね平行に配置されている。そして、第1ローカルグランド配線5と第2ローカル電源配線6は、予め定められた間隔で、かつ、そのグローバル電源配線11(またはグローバルグランド配線12)に概ね直角な方向に配置されている。また、第1ローカルグランド配線5とグローバルグランド配線12との間には第2ビアコンタクト15が備えられている。
そして、スイッチトランジスタ13が非活性化されているときには、グローバル電源配線11から第2ローカル電源配線6への電源供給が停止され、電源制御領域2への電源供給が停止される。
ここで、リピータ回路30は、スイッチトランジスタ13を介さずに、グローバル電源配線11から電源供給を受けることができるように接続されている。そのため、スイッチトランジスタ13が非活性化されている場合であっても、リピータ回路30は動作することができ、電源制御領域2を横断して伝達される電気信号の中継を行なうことができる。
図5を参照すると、スイッチトランジスタ13のゲートには制御信号SLPが入力されている。スイッチトランジスタ13のソース端は、第1ノードN1を介してグローバル電源配線11に接続され、ドレイン端は第2ノードN2を介して第2ローカル電源配線6に接続されている。また、スイッチトランジスタ13のバックゲートは、そのソース端子に短絡されている。
リピータ回路30はPMOSトランジスタ30aとNMOSトランジスタ30bで構成されるインバータである。PMOSトランジスタ30aのソース端がグローバル電源配線11に接続しており、NMOSトランジスタ30bのソース端が第1ローカルグランド配線5に接続している。トランジスタ30aと30bのゲート端子は、互いに短絡しており、電源制御領域2を横断して伝達される電気信号の入力IN2を受け取る。トランジスタ30aと30bのドレイン端子は、互いに短絡しており、電源制御領域2を横断して伝達される電気信号の出力OUT2を出力する。このようにして、リピータ回路30は、電源制御領域2を横断する信号を中継する。
電源制御領域2を動作状態にする場合に、スイッチトランジスタ13は、上述の制御信号SLPに応答してグローバル電源配線11から供給される電源電圧VDDを第2ローカル電源配線6に提供する。すなわち、機能セル8は、スイッチトランジスタ13、第2ローカル電源配線6を介して、グローバル電源配線11から電源の供給を受けて動作することができるようになる。
このとき、スイッチトランジスタ13には、同じ半導体基板上に設けられた電源制御回路(図示せず)から送信される制御信号SLPとしてLowレベルの信号が供給される。電源制御領域2を待機状態にする場合に、スイッチトランジスタ13には制御信号SLPとしてHighレベルの信号が供給される。
図6に示されているように、第1ビアコンタクト14は、半導体装置の基板面を水平にしたときに、鉛直方向に延伸するように形成されている。
また、スイッチセル7は、半導体装置の基板面を水平にしたときに、グローバル電源配線11の下方領域に配置されている。すなわち、平面視したときに、スイッチセル7とグローバル電源配線11とは重ってみえる。グローバル電源配線11、第1ビアコンタクト14、スイッチトランジスタ13および第2ローカル電源配線6の位置関係において、このようにスイッチセル7を配置することで、グローバル電源配線11から供給される電源電圧VDDが第2ローカル電源配線6に到達するまでの経路を最適化することが可能になる。
スイッチセル7は第1ウェル211、212、および、メタル配線16を備えて構成されている。上述のように、メタル配線16は、ビア14を介してグローバル電源配線11と接続している。
スイッチトランジスタ13を構成するPMOSトランジスタは、ウェル211に形成されており、拡散層DP13からなるソース・ドレイン、および、ゲート電極G13を有する。このPMOSトランジスタのソース端子161はメタル配線16と接続しており、ドレイン端子162は第2ローカル電源配線6と接続している。
リピータ回路30を構成するPMOSトランジスタはウェル212に形成されており、拡散層DP30からなるソース・ドレイン、および、ゲート電極G30を有する。リピータ回路30を構成するNMOSトランジスタは、拡散層DN30からなるソース・ドレイン、および、PMOSトランジスタと共有するゲート電極G30を有する。PMOSトランジスタのソース端子163はメタル配線16に接続し、NMOSトランジスタのソース端子165は第1ローカルグランド端子5に接続している。PMOSトランジスタのドレイン端子とNMOSトランジスタのドレイン端子は、配線164により短絡している。電源制御領域2を横断して伝達される電気信号の入力IN2がゲート電極G30に入力し、出力OUT2が配線164より出力される。
機能セル8は第2ウェル22を備えて構成されている。第1ウェル211、212、および第2ウェル22とはそれぞれ電気的に絶縁されている。図9には、機能セル8がインバータを構成する例を示した。このインバータは、拡散層DP8をソース・ドレインとするPMOSトランジスタ8aと、拡散層DN8をソース・ドレインとするNMOSトランジスタ8bとから構成される。PMOSトランジスタ8aのソース端子166は第2ローカル電源配線6に接続し、NMOSトランジスタ8bのソース端子168は第1ローカルグランド配線5に接続する。トランジスタ8aと8bのドレイン端子は配線167で短絡しており、両トランジスタはゲート電極G8を共有する。
図10に、本発明の第2の実施の形態を示す。第2の実施の形態が第1の実施の形態と異なる点は、リピータ回路30がスイッチセル7内ではなく、スイッチセル7に隣接するセル72内に設けられている点である。
この実施の形態において、セル72内のリピータ回路30の電源端301は、スイッチトランジスタ13を介することなく、メタル配線16および第1ビアコンタクト14を介して、グローバル電源配線11に電気的に接続されている。そのため、スイッチトランジスタ13が非活性化されている場合でも、リピータ回路30はグローバル電源配線11から電源供給を受け、動作することができる。
3 基本セル
4,6 ローカル電源配線
5 ローカルグランド配線
7 リピータ回路付スイッチセル
71 リピータ回路無スイッチセル
72 リピータ回路セル
8 機能セル
11 グローバル電源配線
12 グローバルグランド配線
13 スイッチトランジスタ
14 グローバル電源配線とローカル電源配線を接続するビアコンタクト
15 グローバルグランド配線とローカルグランド配線を接続するビアコンタクト
16 ビアコンタクトとセルを接続するメタル配線
Claims (12)
- 半導体基板に設けられ、ローカル電源配線から電源が供給される複数の基本セルを備えるセル配置領域と、
前記ローカル電源配線に電源を供給するグローバル電源配線と、
一端が前記グローバル電源配線に電気的に接続され、他端が前記ローカル電源配線に電気的に接続され、前記グローバル電源配線から前記ローカル電源配線への電源の供給をオンオフするスイッチを含むスイッチセルと、
前記セル配置領域内に配置され、前記スイッチを介することなく前記グローバル電源配線から電源を供給されるリピータ回路と、
を有することを特徴とする半導体装置。 - 前記リピータ回路は前記スイッチセル内に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記リピータ回路は前記スイッチセルに隣接する基本セル内に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記グローバル電源配線と前記スイッチの前記一端とを接続するビアコンタクトを有すること、
を特徴とする請求項1に記載の半導体装置。 - 平面視して、前記ビアコンタクトと前記スイッチセルが重なっていることを特徴とする請求項4に記載の半導体装置。
- 平面視して、前記グローバル電源配線の少なくとも一部が前記セル配置領域と重なっていることを特徴とする請求項1に記載の半導体装置。
- 平面視して、前記スイッチの少なくとも一部が、前記グローバル電源配線に重なっていることを特徴とする請求項1に記載の半導体装置。
- 前記スイッチセルが前記セル配置領域内に配置されていることを特徴とする請求項1に記載の半導体装置。
- 複数の前記スイッチセルが前記セル配置領域内に配置され、該複数のスイッチセル内の各々に含まれる前記スイッチが、異なるタイミングでオンオフされることを特徴とする請求項8に記載の半導体装置。
- 前記複数のスイッチセルの内、少なくとも一つのスイッチセルが前記リピータ回路を含まないこと、
を特徴とする請求項9に記載の半導体装置。 - 前記スイッチセル内のスイッチをオンオフするための制御信号を送信する電源制御回路が前記半導体基板内に設けられていること、
を特徴とする請求項1に記載の半導体装置。 - 前記リピータ回路の少なくとも一部が、平面視して、前記グローバル電源配線と重なっていることを特徴とする請求項2に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157313A JP5038654B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置 |
US11/749,818 US7818598B2 (en) | 2006-06-06 | 2007-05-17 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157313A JP5038654B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329170A true JP2007329170A (ja) | 2007-12-20 |
JP5038654B2 JP5038654B2 (ja) | 2012-10-03 |
Family
ID=38791863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006157313A Expired - Fee Related JP5038654B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7818598B2 (ja) |
JP (1) | JP5038654B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170651A (ja) * | 2008-01-16 | 2009-07-30 | Sony Corp | 半導体集積回路およびその電源制御方法 |
JP2009302258A (ja) * | 2008-06-12 | 2009-12-24 | Sony Corp | 半導体集積回路 |
JP2013537987A (ja) * | 2010-09-10 | 2013-10-07 | アップル インコーポレイテッド | 構成可能な電源スイッチセル及び方法 |
JP2020004763A (ja) * | 2018-06-25 | 2020-01-09 | 株式会社ソシオネクスト | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4636077B2 (ja) * | 2007-11-07 | 2011-02-23 | ソニー株式会社 | 半導体集積回路 |
US9768119B2 (en) * | 2010-07-28 | 2017-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects |
US8853815B1 (en) * | 2013-03-14 | 2014-10-07 | Qualcomm Incorporated | Methods and apparatus for congestion-aware buffering using voltage isolation pathways for integrated circuit designs with multi-power domains |
US9900005B2 (en) * | 2016-05-27 | 2018-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switch cell structure and method |
US20240234294A1 (en) * | 2023-01-11 | 2024-07-11 | Samsung Electronics Co., Ltd. | Integrated circuit including switch cell area |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078009A (ja) * | 2001-08-31 | 2003-03-14 | Matsushita Electric Ind Co Ltd | ブロック間信号中継バッファとそのレイアウト方法 |
JP2003298410A (ja) * | 2003-01-30 | 2003-10-17 | Hitachi Ltd | 半導体集積回路 |
JP2005005496A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路ブロック |
JP2005259879A (ja) * | 2004-03-10 | 2005-09-22 | Sony Corp | 半導体集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738934B2 (en) * | 2001-01-29 | 2004-05-18 | General Electric Company | On-chip watchdog circuit |
US6909659B2 (en) * | 2001-08-30 | 2005-06-21 | Micron Technology, Inc. | Zero power chip standby mode |
JP2004186666A (ja) | 2002-10-09 | 2004-07-02 | Fujitsu Ltd | 半導体集積回路装置 |
US7088141B2 (en) * | 2004-10-14 | 2006-08-08 | International Business Machines Corporation | Multi-threshold complementary metal-oxide semiconductor (MTCMOS) bus circuit and method for reducing bus power consumption via pulsed standby switching |
-
2006
- 2006-06-06 JP JP2006157313A patent/JP5038654B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-17 US US11/749,818 patent/US7818598B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078009A (ja) * | 2001-08-31 | 2003-03-14 | Matsushita Electric Ind Co Ltd | ブロック間信号中継バッファとそのレイアウト方法 |
JP2003298410A (ja) * | 2003-01-30 | 2003-10-17 | Hitachi Ltd | 半導体集積回路 |
JP2005005496A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路ブロック |
JP2005259879A (ja) * | 2004-03-10 | 2005-09-22 | Sony Corp | 半導体集積回路 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170651A (ja) * | 2008-01-16 | 2009-07-30 | Sony Corp | 半導体集積回路およびその電源制御方法 |
JP4535134B2 (ja) * | 2008-01-16 | 2010-09-01 | ソニー株式会社 | 半導体集積回路およびその電源制御方法 |
US7956677B2 (en) | 2008-01-16 | 2011-06-07 | Sony Corporation | Semiconductor integrated circuit and power-supply control method |
USRE45614E1 (en) | 2008-01-16 | 2015-07-14 | Sony Corporation | Semiconductor integrated circuit and power-supply control method |
USRE46997E1 (en) | 2008-01-16 | 2018-08-14 | Sony Corporation | Semiconductor integrated circuit and power-supply control method |
USRE49662E1 (en) | 2008-01-16 | 2023-09-19 | Sony Group Corporation | Semiconductor integrated circuit and power-supply control method |
JP2009302258A (ja) * | 2008-06-12 | 2009-12-24 | Sony Corp | 半導体集積回路 |
JP4492736B2 (ja) * | 2008-06-12 | 2010-06-30 | ソニー株式会社 | 半導体集積回路 |
JP2013537987A (ja) * | 2010-09-10 | 2013-10-07 | アップル インコーポレイテッド | 構成可能な電源スイッチセル及び方法 |
JP2020004763A (ja) * | 2018-06-25 | 2020-01-09 | 株式会社ソシオネクスト | 半導体装置 |
JP7077816B2 (ja) | 2018-06-25 | 2022-05-31 | 株式会社ソシオネクスト | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7818598B2 (en) | 2010-10-19 |
JP5038654B2 (ja) | 2012-10-03 |
US20070283310A1 (en) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5038654B2 (ja) | 半導体装置 | |
US10693457B2 (en) | Semiconductor integrated circuit device | |
US7855593B2 (en) | Semiconductor integrated circuit device | |
US8432190B2 (en) | Semiconductor device with reduced power consumption | |
JP2007103863A (ja) | 半導体デバイス | |
JP2008103569A (ja) | 半導体装置 | |
US7576405B2 (en) | Semiconductor integrated circuit for reducing leak current through MOS transistors | |
JP5142686B2 (ja) | 半導体集積回路 | |
JP2005286082A (ja) | 半導体集積回路装置 | |
US20230411379A1 (en) | Semiconductor integrated circuit device | |
US8445987B2 (en) | Semiconductor device having a lower-layer line | |
JP2023171884A (ja) | 半導体装置 | |
JP2007243077A (ja) | 半導体集積回路装置 | |
JP2007281756A (ja) | 半導体集積回路 | |
JP2007158035A (ja) | 半導体集積回路 | |
US7741878B2 (en) | Semiconductor integrated circuit with leakage current suppressed | |
JP5542191B2 (ja) | 半導体集積回路の製造方法 | |
JP4428514B2 (ja) | 半導体集積回路装置 | |
JP2009170650A (ja) | 半導体集積回路およびその配置配線方法 | |
JP4212140B2 (ja) | ゲートアレイ | |
JP2005101522A (ja) | 半導体集積回路装置 | |
JP2016213644A (ja) | 半導体装置 | |
JP4229207B2 (ja) | 半導体集積回路 | |
JP2006086456A (ja) | 論理変更用回路及びこの論理変更用回路を有する半導体装置 | |
JP2004363842A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090513 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |