JP2006086456A - 論理変更用回路及びこの論理変更用回路を有する半導体装置 - Google Patents
論理変更用回路及びこの論理変更用回路を有する半導体装置 Download PDFInfo
- Publication number
- JP2006086456A JP2006086456A JP2004271990A JP2004271990A JP2006086456A JP 2006086456 A JP2006086456 A JP 2006086456A JP 2004271990 A JP2004271990 A JP 2004271990A JP 2004271990 A JP2004271990 A JP 2004271990A JP 2006086456 A JP2006086456 A JP 2006086456A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- logic
- power supply
- connection
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】リーク電流の発生を抑制することにより、消費電力の低減を可能とした論理変更用回路及びこの論理変更用回路を有する半導体装置を提供する。
【解決手段】論理回路の論理構成の変更に用いる論理変更用回路及びこの論理変更用回路を有する半導体装置において、論理変更用回路には論理構成の変更に用いる論理素子を設け、この論理素子には、電源配線またはグランド配線を接続可能とする接続配線を接続し、論理素子を使用する場合には、接続配線と電源配線とをコンタクトを介して接続し、論理素子を使用しない場合には、接続配線とグランド配線とをコンタクトを介して接続した。
【選択図】図2
【解決手段】論理回路の論理構成の変更に用いる論理変更用回路及びこの論理変更用回路を有する半導体装置において、論理変更用回路には論理構成の変更に用いる論理素子を設け、この論理素子には、電源配線またはグランド配線を接続可能とする接続配線を接続し、論理素子を使用する場合には、接続配線と電源配線とをコンタクトを介して接続し、論理素子を使用しない場合には、接続配線とグランド配線とをコンタクトを介して接続した。
【選択図】図2
Description
本発明は、半導体基板に形成した論理素子からなる論理回路の論理構成を変更可能とするために別途設けた論理素子からなる論理変更用回路、及びこの論理変更用回路を有する半導体装置に関するものである。
従来、半導体基板にNAND素子やNOR素子などの論理素子を所要の位置に形成して論理回路を構成した半導体装置が知られている(例えば、特許文献1参照。)。
このように半導体基板上に論理回路を構成する場合には、所望の論理回路だけでなく、形成した論理回路の論理構成を変更可能とするために複数のNAND素子などで構成した論理変更用回路を設けている。
そして、論理回路の論理構成に変更の必要性が生じ、その変更を論理変更用回路のNAND素子などを用いることで可能な場合には、配線パターンの変更によって所望の論理構成となる論理回路を形成して、半導体装置に大きな設計変更が生じることを防止し、製造コストの低減を図っている。
例えば、このような論理変更用回路におけるNAND素子は、図4のレイアウト図に示すように、並列接続した第1pチャネル型トランジスタ110と第2pチャネル型トランジスタ120と、直列接続した第1nチャネル型トランジスタ210と第2nチャネル型トランジスタ220とで構成している。
すなわち、第1及び第2pチャネル型トランジスタ110,120のソースはそれぞれ電源配線300に接続するとともに、第1及び第2pチャネル型トランジスタ210,220のドレインは出力配線400に接続し、この出力配線400を図4では第2nチャネル型トランジスタ220のソースに接続し、この第2nチャネル型トランジスタ220のドレインを第1nチャネル型トランジスタ210のソースに接続し、この第1nチャネル型トランジスタ210のドレインをグランド配線500に接続している。
さらに、第1pチャネル型トランジスタ110のゲート及び第1nチャネル型トランジスタ210のゲートには第1素子配線610を接続し、第2pチャネル型トランジスタ210のゲート及び第2nチャネル型トランジスタ220のゲートには第2素子配線620を接続している。
このようなNAND素子において、第1及び第2pチャネル型トランジスタ110,120は電源配線300と常に接続して、第1及び第2pチャネル型トランジスタによって通電を遮断するようにしている。
特開平08−288400号公報
しかしながら、昨今、半導体回路の高集積化の要求にともなう微細化技術の向上にともなって上記した各トランジスタが微細化されるにつれて、特に、第1及び第2pチャネル型トランジスタのソースには電源配線が常に接続されていることにより、リーク電流が生じやすいという問題があった。
特に、論理変更用回路では、論理回路における論理構成に問題がなければ使用する必要がないにもかかわらず、リーク電流の発生による電力消費が生じていることとなり、消費電力の低減を阻害するおそれがあった。
そこで、本発明の論理変更用回路では、論理回路の論理構成変更に用いる論理素子を有する論理変更用回路において、論理素子には、電源配線またはグランド配線を接続可能とする接続配線を設けた。
さらに、接続配線には、電源配線と上下に重なってコンタクトにより電源配線と接続可能としたコンタクト形成領域と、グランド配線と上下に重なってコンタクトによりグランド配線と接続可能としたコンタクト形成領域とを設けたことにも特徴を有し、論理素子を使用する場合には、接続配線と電源配線とをコンタクトを介して接続し、論理素子を使用しない場合には、接続配線とグランド配線とをコンタクトを介して接続したことにも特徴を有するものである。
また、本発明の半導体装置では、論理回路の論理構成変更に用いる論理変更用回路を有する半導体装置において、論理変更用回路には論理構成の変更に用いる論理素子を設け、この論理素子には、電源配線またはグランド配線を接続可能とする接続配線を設けた。
さらに、接続配線には、電源配線と上下に重なってコンタクトにより電源配線と接続可能としたコンタクト形成領域と、グランド配線と上下に重なってコンタクトによりグランド配線と接続可能としたコンタクト形成領域とを設けたことにも特徴を有し、論理素子を使用する場合には、接続配線と電源配線とをコンタクトを介して接続し、論理素子を使用しない場合には、接続配線とグランド配線とをコンタクトを介して接続したことにも特徴を有するものである。
請求項1記載の発明によれば、論理回路の論理構成を変更するために用いる論理素子を有する論理変更用回路において、論理素子には、電源配線またはグランド配線を接続可能とする接続配線を設けたことによって、論理素子と電源配線とを非接続状態とすることができ、リーク電流の発生を防止して消費電力の低減を図ることができる。
請求項2記載の発明によれば、接続配線には、電源配線と上下に重なってコンタクトにより電源配線と接続可能としたコンタクト形成領域と、グランド配線と上下に重なってコンタクトによりグランド配線と接続可能としたコンタクト形成領域とを設けたことによって、コンタクトを形成するために用いるマスクパターンのコンタクトの形成位置を変更することにより、論理素子と電源配線との接続状態を切り換えることができ、論理構成の変更にともなってパターンの変更が必要となるマスクパターンを削減して、低コスト化を図ることができる。
請求項3記載の発明によれば、論理素子を使用する場合には、接続配線と電源配線とをコンタクトを介して接続し、論理素子を使用しない場合には、接続配線とグランド配線とをコンタクトを介して接続したことによって、論理素子を使用しない場合には、論理素子にグランド配線が接続されることにより、余計なリーク電流や寄生容量の発生を防止できる。
請求項4記載の発明によれば、論理回路の論理構成変更に用いる論理変更用回路を有する半導体装置において、論理変更用回路には論理構成の変更に用いる論理素子を設け、この論理素子には、電源配線またはグランド配線を接続可能とする接続配線を設けたことによって、請求項1記載の発明と同様に、論理素子と電源配線とを非接続状態とすることができるので、リーク電流の発生を防止して消費電力を低減させた半導体装置を提供可能とすることができる。
請求項5記載の発明によれば、接続配線には、電源配線と上下に重なってコンタクトにより電源配線と接続可能としたコンタクト形成領域と、グランド配線と上下に重なってコンタクトによりグランド配線と接続可能としたコンタクト形成領域とを設けたことによって、請求項2記載の発明と同様に、コンタクトを形成するために用いるマスクパターンのコンタクトの形成位置を変更することにより、論理素子と電源配線との接続状態を切り換えることができ、論理構成の変更にともなってパターンの変更が必要となるマスクパターンを削減できるので、半導体装置の低コスト化を図ることができる。
請求項6記載の発明によれば、論理素子を使用する場合には、接続配線と電源配線とをコンタクトを介して接続し、論理素子を使用しない場合には、接続配線とグランド配線とをコンタクトを介して接続したことによって、請求項3記載の発明と同様に、論理素子を使用しない場合には、論理素子にグランド配線が接続されることにより、余計なリーク電流や寄生容量の発生を防止して、消費電力を低減させた半導体装置を提供可能とすることができる。
本発明の論理変更用回路及びこの論理変更用回路を有する半導体装置は、論理変更用回路に論理回路の論理構成を変更するために用いる論理素子を設けており、この論理素子には、電源配線またはグランド配線を接続可能とする接続配線を設けているものである。
すなわち、論理素子は、物理的に電源配線と切断した状態とするために接続配線をもちいており、しかも必要に応じて、この接続配線によって論理素子とグランド配線とを接続できるようにしているものである。
このように、論理素子は電源配線と物理的に切断されていることによって、リーク電流の発生を抑制でき、消費電力の低減を図ることができる。
さらに、論理素子を使用する場合には、接続配線と電源配線とをコンタクトを介して接続し、論理素子を使用しない場合には、接続配線とグランド配線とをコンタクトを介して接続するようにした場合には、論理素子を使用しない場合に論理素子にグランド配線を接続しておくことにより、余計なリーク電流や寄生容量の発生を防止できるので、消費電力のさらなる低減を図ることができる。
しかも、接続配線には、電源配線と上下に重なってコンタクトにより電源配線と接続可能としたコンタクト形成領域と、グランド配線と上下に重なってコンタクトによりグランド配線と接続可能としたコンタクト形成領域とを設けておくことにより、コンタクトを形成するために用いるマスクパターンのコンタクトの形成位置を変更するだけで、容易に論理素子と電源配線との接続状態を切り換えることができる。したがって、論理構成の変更にともなってパターンの変更が必要となるマスクパターンを削減でき、低コスト化を図ることができる。
以下において、図面に基づいて本発明の実施形態を詳説する。本発明の半導体装置は、図1の模式図に示すように、半導体基板10に既知の半導体回路形成技術を用いて半導体回路を形成しているものであって、半導体基板10の所要の位置には、複数の論理素子が形成されるとともに、それぞれの論理素子を所要の配線で接続することにより所要の論理構成とした論理回路が形成される論理回路領域11を設けている。
そして、この論理回路領域11の近傍には、論理回路領域11に構築した論理構成の変更を行いたい場合に使用する予備的なNAND素子やNOR素子などの論理素子を設けた論理変更用回路を形成する論理変更用回路領域12を設けている。なお、論理変更用回路領域12に形成される論理素子は、論理回路領域11に形成される論理素子の形成と同時に形成している。
このような論理変更用回路領域12に形成される論理変更用回路の論理素子、例えばNAND素子は、以下のように構成している。
図2のレイアウト図に示すように、論理変更用回路領域12におけるNAND素子20は、並列接続した第1pチャネル型トランジスタ31と第2pチャネル型トランジスタ32と、直列接続した第1nチャネル型トランジスタ41と第2nチャネル型トランジスタ42とで構成している。
すなわち、第1及び第2pチャネル型トランジスタ31,32のドレインは出力配線50に接続し、この出力配線50を図2では第2nチャネル型トランジスタ42のソースに接続し、この第2nチャネル型トランジスタ42のドレインを第1nチャネル型トランジスタ41のソースに接続し、この第1nチャネル型トランジスタ41のドレインをグランド用接続配線60aを介してグランド配線60に接続している。
さらに、第1pチャネル型トランジスタ31のゲート及び第1nチャネル型トランジスタ41のゲートには第1素子配線71を接続し、第2pチャネル型トランジスタ41のゲート及び第2nチャネル型トランジスタ42のゲートには第2素子配線72を接続している。
特に、本実施形態では、電源配線80と接続する第1及び第2pチャネル型トランジスタ31,32のソースは、それぞれ第1pチャネル型トランジスタ31のソース電極31s及び第2pチャネル型トランジスタ32のソース電極32sの上方に所要の絶縁層(図示せず)を介して設けた第1接続配線91及び第2接続配線92を介して接続するように構成している。
すなわち、第1接続配線91には、ソース電極31sと上下に重なるように伸延させて第1素子接続用コンタクト形成領域91aを設けるとともに、電源配線80と上下に重なるように伸延させて第1電源配線接続用コンタクト形成領域91bを設けている。
そして、第1素子接続用コンタクト形成領域91aにはソース電極31sと第1接続配線91とを接続する第1素子用コンタクト31cを設けるとともに、第1電源配線接続用コンタクト形成領域91bには電源配線80と第1接続配線91とを接続する第1電源配線用コンタクト81cを設けることにより、第1接続配線91により第1pチャネル型トランジスタ31と電源配線80とを接続している。
また、第2接続配線92には、ソース電極32sと上下に重なるように伸延させて第2素子接続用コンタクト形成領域92aを設けるとともに、電源配線80と上下に重なるように伸延させて第2電源配線接続用コンタクト形成領域92bを設けている。
そして、第2素子接続用コンタクト形成領域92aにはソース電極32sと第2接続配線92とを接続する第2素子用コンタクト32cを設けるとともに、第2電源配線接続用コンタクト形成領域92bには電源配線80と第2接続配線92とを接続する第2電源配線用コンタクト82cを設けることにより、第2接続配線92により第2pチャネル型トランジスタ32と電源配線80とを接続している。
なお、図2中、81は、電源配線80と第1接続配線91の第1電源配線接続用コンタクト形成領域91bとの第1電源配線用コンタクト81cによる接続を容易とするために電源配線80から引き出した第1電源引出部であり、82は、電源配線80と第2接続配線92の第2電源配線接続用コンタクト形成領域92bとの第2電源配線用コンタクト82cによる接続を容易とするために電源配線80から引き出した第2電源引出部である。
ここで、第1電源配線用コンタクト81c及び第2電源配線用コンタクト82cを形成しない場合には、第1接続配線91と電源配線80、及び第2接続配線92と電源配線80とが非接続となって、第1pチャネル型トランジスタ31及び第2pチャネル型トランジスタ32を電源配線80と非接続とすることができる。
このように第1pチャネル型トランジスタ31及び第2pチャネル型トランジスタ32を電源配線80と非接続とすることによってリーク電流が発生することを抑制でき、電力消費を抑制できる。
すなわち、論理変更用回路の論理素子において使用しない論理素子では、電源配線80との接続に用いる第1電源配線用コンタクト81c及び第2電源配線用コンタクト82cなどの電源配線用コンタクトを形成しないことによって電源配線80と非接続とすることにより、リーク電流が発生することを抑制し、消費電力が増大することを抑制している。
さらに、第1接続配線91には、グランド配線60と上下に重なるように伸延させて第1グランド配線接続用コンタクト形成領域91cを設けるとともに、第2接続配線92には、グランド配線60と上下に重なるように伸延させて第2グランド配線接続用コンタクト形成領域92cを設けている。
図1中、61は、グランド配線60と第1接続配線91の第1グランド配線接続用コンタクト形成領域91cとのコンタクトの形成による接続を容易とするためにグランド配線60から引き出した第1グランド引出部であり、62は、グランド配線60と第2接続配線92の第2グランド配線接続用コンタクト形成領域92cとのコンタクトの形成による接続を容易とするためにグランド配線60から引き出した第2グランド引出部である。
そして、第1電源配線用コンタクト81c及び第2電源配線用コンタクト82cを設けないことにより、NAND素子20を電源配線80と非接続としている場合には、図3に示すように、第1グランド配線接続用コンタクト形成領域91cにグランド配線60と第1接続配線91とを接続する第1グランド配線用コンタクト61cを設けて、第1接続配線91により第1pチャネル型トランジスタ31とグランド配線60とを接続するとともに、第2グランド配線接続用コンタクト形成領域92cにグランド配線60と第1接続配線91とを接続する第2グランド配線用コンタクト62cを設けて、第2接続配線92により第2pチャネル型トランジスタ32とグランド配線60とを接続している。
このように、電源配線80と非接続として使用しない論理素子は、第1接続配線91及び第2接続配線92を介してグランド配線60と接続することにより、使用していない論理素子に余計なリーク電流や寄生容量が発生することを抑制できる。
なお、図3のNAND素子20'では、電源配線80に第1電源引出部81及び第2電源引出部82、及びグランド配線60に第1グランド引出部61及び第2グランド引出部62を設けないものである。
上記したように、NAND素子20,20'の第1接続配線91及び第2接続配線92を介した電源配線80またはグランド配線60との接続は、第1電源配線用コンタクト81c及び第2電源配線用コンタクト82c、または第1グランド配線用コンタクト61c及び第2グランド配線用コンタクト62cにより行うことによって、コンタクト81c,82c,61c,62cを形成するために用いるマスクパターンのコンタクト81c,82c,61c,62cの形成位置を変更することにより、論理素子であるNAND素子20,20'と電源配線80あるいはグランド配線60との接続状態を切り換えることができる。
したがって、論理構成の変更にともなってパターンの変更が必要となるマスクパターンをできるだけ少なくすることができ、低コスト化を図ることができる。
20 NAND素子
31 第1pチャネル型トランジスタ
31c 第1素子用コンタクト
32 第2pチャネル型トランジスタ
32c 第2素子用コンタクト
41 第1nチャネル型トランジスタ
42 第2nチャネル型トランジスタ
50 出力配線
60 グランド配線
60a グランド用接続配線
61c 第1グランド配線用コンタクト
62c 第2グランド配線用コンタクト
71 第1素子配線
72 第2素子配線
80 電源配線
81c 第1電源配線用コンタクト
82c 第2電源配線用コンタクト
91 第1接続配線
91a 第1素子接続用コンタクト形成領域
91b 第1電源配線接続用コンタクト形成領域
91c 第1グランド配線接続用コンタクト形成領域
92 第2接続配線
92a 第2素子接続用コンタクト形成領域
92b 第2電源配線接続用コンタクト形成領域
92c 第2グランド配線接続用コンタクト形成領域
31 第1pチャネル型トランジスタ
31c 第1素子用コンタクト
32 第2pチャネル型トランジスタ
32c 第2素子用コンタクト
41 第1nチャネル型トランジスタ
42 第2nチャネル型トランジスタ
50 出力配線
60 グランド配線
60a グランド用接続配線
61c 第1グランド配線用コンタクト
62c 第2グランド配線用コンタクト
71 第1素子配線
72 第2素子配線
80 電源配線
81c 第1電源配線用コンタクト
82c 第2電源配線用コンタクト
91 第1接続配線
91a 第1素子接続用コンタクト形成領域
91b 第1電源配線接続用コンタクト形成領域
91c 第1グランド配線接続用コンタクト形成領域
92 第2接続配線
92a 第2素子接続用コンタクト形成領域
92b 第2電源配線接続用コンタクト形成領域
92c 第2グランド配線接続用コンタクト形成領域
Claims (6)
- 論理回路の論理構成変更に用いる論理素子を有する論理変更用回路において、
前記論理素子には、電源配線またはグランド配線を接続可能とする接続配線を設けたことを特徴とする論理変更用回路。 - 前記接続配線には、前記電源配線と上下に重なってコンタクトにより前記電源配線と接続可能としたコンタクト形成領域と、前記グランド配線と上下に重なってコンタクトにより前記グランド配線と接続可能としたコンタクト形成領域とを設けたことを特徴とする請求項1記載の論理変更用回路。
- 前記論理素子を使用する場合には、前記接続配線と前記電源配線とをコンタクトを介して接続し、
前記論理素子を使用しない場合には、前記接続配線と前記グランド配線とをコンタクトを介して接続したことを特徴とする請求項1または請求項2に記載の論理変更用回路。 - 論理回路の論理構成変更に用いる論理変更用回路を有する半導体装置において、
前記論理変更用回路には論理構成の変更に用いる論理素子を設け、
この論理素子には、電源配線またはグランド配線を接続可能とする接続配線を設けたことを特徴とする半導体装置。 - 前記接続配線には、前記電源配線と上下に重なってコンタクトにより前記電源配線と接続可能としたコンタクト形成領域と、前記グランド配線と上下に重なってコンタクトにより前記グランド配線と接続可能としたコンタクト形成領域とを設けたことを特徴とする請求項4記載の半導体装置。
- 前記論理素子を使用する場合には、前記接続配線と前記電源配線とをコンタクトを介して接続し、
前記論理素子を使用しない場合には、前記接続配線と前記グランド配線とをコンタクトを介して接続したことを特徴とする請求項4または請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271990A JP2006086456A (ja) | 2004-09-17 | 2004-09-17 | 論理変更用回路及びこの論理変更用回路を有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271990A JP2006086456A (ja) | 2004-09-17 | 2004-09-17 | 論理変更用回路及びこの論理変更用回路を有する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086456A true JP2006086456A (ja) | 2006-03-30 |
Family
ID=36164679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004271990A Pending JP2006086456A (ja) | 2004-09-17 | 2004-09-17 | 論理変更用回路及びこの論理変更用回路を有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086456A (ja) |
-
2004
- 2004-09-17 JP JP2004271990A patent/JP2006086456A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
US7557639B2 (en) | Semiconductor device employing standby current reduction | |
US7294892B2 (en) | Multi-transistor layout capable of saving area | |
JP2007103863A (ja) | 半導体デバイス | |
JP2008103569A (ja) | 半導体装置 | |
JP2007073885A (ja) | 半導体集積回路 | |
US10748933B2 (en) | Semiconductor device | |
JP5038654B2 (ja) | 半導体装置 | |
US8507994B2 (en) | Semiconductor device | |
JP5519120B2 (ja) | 半導体装置 | |
US7525198B2 (en) | Wiring structure of a semiconductor device | |
JP2010283269A (ja) | 半導体装置 | |
JP2006086456A (ja) | 論理変更用回路及びこの論理変更用回路を有する半導体装置 | |
KR100532464B1 (ko) | 액티브를 이용한 반도체 셀의 전원선 레이아웃 | |
US7741878B2 (en) | Semiconductor integrated circuit with leakage current suppressed | |
JP2007158035A (ja) | 半導体集積回路 | |
JP2009088328A (ja) | 半導体集積回路 | |
US20080067551A1 (en) | Semiconductor device having pseudo power supply wiring and method of designing the same | |
JP2004006514A (ja) | ゲートアレイ半導体装置の基本セル,ゲートアレイ半導体装置,および,ゲートアレイ半導体装置のレイアウト方法 | |
JPH10261781A (ja) | 半導体装置及びシステム | |
JP2016189396A (ja) | 半導体装置 | |
JP4447297B2 (ja) | ゲートアレイ半導体装置 | |
JPH07297290A (ja) | 半導体集積回路装置 | |
JP4504648B2 (ja) | 半導体集積回路 | |
JP2008041992A (ja) | 半導体回路装置 |