JP2007305799A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007305799A
JP2007305799A JP2006132967A JP2006132967A JP2007305799A JP 2007305799 A JP2007305799 A JP 2007305799A JP 2006132967 A JP2006132967 A JP 2006132967A JP 2006132967 A JP2006132967 A JP 2006132967A JP 2007305799 A JP2007305799 A JP 2007305799A
Authority
JP
Japan
Prior art keywords
substrate
underfill
semiconductor chip
curing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006132967A
Other languages
English (en)
Inventor
Norio Kainuma
則夫 海沼
Hidehiko Kira
秀彦 吉良
Kenji Koyae
健二 小八重
Kimiyasu Nakamura
公保 中村
Kuniko Ishikawa
邦子 石川
Yukio Ozaki
行雄 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006132967A priority Critical patent/JP2007305799A/ja
Priority to TW095145389A priority patent/TWI332688B/zh
Priority to US11/634,119 priority patent/US7566586B2/en
Priority to CN2007100012189A priority patent/CN101071777B/zh
Publication of JP2007305799A publication Critical patent/JP2007305799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合するとともに、基板と半導体チップとの間に熱硬化樹脂によりアンダーフィルを施す半導体装置の製造方法であって、アンダーフィル材の硬化工程において、加熱により電極端子の接合が破断してしまうことのない半導体装置の製造方法を提供する。
【解決手段】基板６と半導体チップ４との電極端子６ａ，４ａ同士を固相拡散によりフリップチップ接合する接合工程と、基板６と半導体チップ４との間に熱硬化樹脂から成るアンダーフィル材１０を充填するアンダーフィル充填工程と、アンダーフィル材１０を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記アンダーフィル硬化工程で、基板６と半導体チップ４とのうちより熱膨張率の低い部材を、より高い温度に加熱する。
【選択図】図１

Description

本発明は、基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合するとともに、基板と半導体チップとの間に熱硬化樹脂によりアンダーフィルを施す半導体装置の製造方法に関する。
近年、半導体パッケージ等の半導体装置を製造するにあたって半導体チップを基板（配線基板）にフリップチップ接合して搭載する際、半導体チップのバンプ等の電極端子と基板のパッド等の電極端子とを当接させ、当該電極端子同士を固相拡散により接合する方法が用いられている。固相拡散により電極端子を接合するための具体的な方法としては、基板の電極端子と半導体チップの電極端子とを当接させた状態で、半導体チップに超音波振動を印加する超音波接合法や、電極端子間に圧力を加えることで接合する常温活性接合法などが用いられている。
特許文献１に、超音波接合法を用いた従来の半導体装置の製造方法が記載されている。特許文献１記載の半導体装置の製造方法を以下に説明する。
まず、図５（ａ）に示すように、ステージ９１上に半導体チップを搭載するための基板９２を載置する。その際、基板９２上に配置されかつチップと電気的接続を取るためのリード部に対して、アンダーフィル材（ＵＦ材）９３を貼り付けるか、または塗布する。このとき、ＵＦ材９３の温度は、ステージ９１からの加熱によりＵＦ材軟化温度にて一定温度に保たれる。
ついで、図５（ｂ）に示すように、トレーなどに配置されかつＡｕバンプ９５Ａを被着したＡｕバンプ付きチップ９５を超音波振動を与えるためのホーン９４の底面で真空吸着し、チップ９５を保持したホーン９４をステージ９１上の基板９２に対して位置合わせを行い、ホーン９４をＵＦ材９３上に下降させる。また、このときのホーン９４（あるいはチップ９５）の温度は、ＵＦ材９３が軟化しかつ硬化しない温度に設定される。
ついで、図５（ｃ）に示すように、ＵＦ材９３上にチップ９５が移送されてくると、ＵＦ材９３は上下からの加熱によりゲル化し、硬化反応加熱温度以下で超音波併用熱圧着方式により、金バンプ９５Ａとリード接続部の金属接合を行う。この金属接合が完了すると、樹脂部となっているＵＦ材９３に対し、チップ保持機構の外部に設けられた加熱装置９６により熱エネルギー与え、ＵＦ材９３の硬化反応温度を得る。
さらに、図５（ｄ）に示すように、ＵＦ材９３の硬化が完了すると、ホーン９４はチップ９５の吸着を解放し、上昇する。その際、ホーン９４の温度は、ＵＦ材９３の硬化反応温度近傍まで上昇しているため、ホーン９４とは別に設けられた冷却装置９７により冷却され、所定の温度まで下げられる。
以上により、金バンプ９５Ａが形成された１つのチップ９５を、ＵＦ材９３があらかじめ供給された基板９２などのリード接続部にフリップチップ実装することができる。
図６（ａ）〜（ｄ）はそれぞれ図５における製造各部材の温度や荷重等の特性図である。まず、図６（ａ）に示すように、ステージ９１上に載置される基板９２は、チップ９５を接続するための接続端子（リード）を覆うように、アンダーフィル材（ＵＦ材）９３を塗布するか、あるいは貼り付けるが、このときのＵＦ材９３の温度は、ＵＦ材の軟化温度Ｔ１まで上昇する。ＵＦ材の軟化温度Ｔ１に達すると、ほぼ一定となる。さらに、ＵＦ材９３がゲル化し、外部の加熱装置９６によってＵＦ材９３の温度が上昇し、硬化温度Ｔ２になると、ＵＦ材９３が硬化する。このＵＦ材９３が硬化した後は、冷却装置９７によりホーン９４が冷却されるため、ＵＦ材９３は初期の温度まで下がる。
一方、図６（ｂ）に示すように、基板９２に接続固定されるチップ９５は、ホーン９４に裏面側を真空吸着され、ホーン９４と共にほぼ均一の温度Ｔ１′に保持される。この温度Ｔ１′は、ホーンの超音波振幅を一定に保つために、超音波（ＵＳ）印加中は一定に保たれる。外部加熱装置９６により、ホーン温度がＴ２′に上昇すると、ＵＦ材９３が硬化温度Ｔ２に達する。ＵＦ材９３が硬化すると、ホーン９４の温度は、再度均一の温度Ｔ１′に保持される。
また、図６（ｃ）に示すように、チップが基板に接続される時にチップにかかる荷重は、ＵＳエネルギーが効率よく伝達するような特性が得られるように設定される。
さらに、図６（ｄ）に示すように、ホーン９４に加わる超音波の発振のタイミグは、印加される荷重が金バンプとリードの接続を得る上で最適な値に到達した時点となる。
特開２００４−３５６４１９号公報（段落００１６−００２０，００３１−００３４，第１，４図）
しかしながら、特許文献１記載の半導体装置の製造方法には、以下のような課題がある。
主に樹脂からなる基板と、主にシリコンから成る半導体チップとは、熱膨張係数（熱膨張率）が大きく異なる。例えば、主に樹脂から成る基板は熱膨張係数が１５ｐｐｍ程度、主にシリコンから成る半導体チップは熱膨張係数が３ｐｐｍ程度などであることが多い。このため、両者の接続端子を超音波接合（固相拡散による接合）した後に、アンダーフィル材の硬化のために加熱を行った際、基板および半導体チップが膨張して、両者の間で熱による膨張量に差が生じ、接合されていた接続端子が破断してしまうことがあるという課題がある。
そこで、本願発明は、上記課題を解決すべく成され、その目的とするところは、基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合するとともに、基板と半導体チップとの間に熱硬化樹脂によりアンダーフィルを施す半導体装置の製造方法であって、アンダーフィル材の硬化工程において、加熱により電極端子の接合が破断してしまうことのない半導体装置の製造方法を提供することにある。
本発明に係る半導体チップの接合方法は、上記課題を解決するために、以下の構成を備える。すなわち、基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記基板と前記半導体チップとの間に熱硬化樹脂から成るアンダーフィル材を充填するアンダーフィル充填工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記アンダーフィル硬化工程で、前記基板と前記半導体チップとのうちより熱膨張率の低い部材を、より高い温度に加熱することを特徴とする。
これによれば、アンダーフィル硬化工程の加熱において、基板と半導体チップとの熱膨張量の差が小さくなり、両者間の電極端子の接合が破断してしまうことを防ぐことができる。
また、基板の電極端子の形成面に、熱硬化樹脂から成るアンダーフィル材を塗布するアンダーフィル塗布工程と、前記基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記アンダーフィル硬化工程で、前記基板と前記半導体チップとのうちより熱膨張率の低い部材を、より高い温度に加熱することを特徴とする。
これによれば、アンダーフィル硬化工程の加熱において、基板と半導体チップとの熱膨張量の差が小さくなり、両者間の電極端子の接合が破断してしまうことを防ぐことができる。
また、基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記基板と前記半導体チップとの間に熱硬化樹脂から成るアンダーフィル材を充填するアンダーフィル充填工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記接合工程で、前記基板と前記半導体チップとのうちより熱膨張率の高い部材を、より高い温度に加熱して、前記接合を行うことを特徴とする。
これによれば、接合工程において、前記基板と前記半導体チップとのうちより熱膨張率の高い部材をより高温に加熱しておくことで、アンダーフィル硬化工程の加熱において、熱膨張率の高い方の部材の熱膨張量を小さく抑えることができるから、両者間の電極端子の接合が破断してしまうことを防ぐことができる。
また、基板の電極端子の形成面に、熱硬化樹脂から成るアンダーフィル材を塗布するアンダーフィル塗布工程と、前記基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記接合工程で、前記基板と前記半導体チップとのうちより熱膨張率の高い部材を、より高い温度に加熱して、前記接合を行うことを特徴とする。
これによれば、接合工程において、前記基板と前記半導体チップとのうちより熱膨張率の高い部材をより高温に加熱しておくことで、アンダーフィル硬化工程の加熱において、熱膨張率の高い方の部材の熱膨張量を小さく抑えることができるから、両者間の電極端子の接合が破断してしまうことを防ぐことができる。
本発明に係る半導体装置の製造方法によれば、アンダーフィル材の硬化工程において、加熱により電極端子の接合が破断してしまうことない。
以下、本発明に係る半導体装置の製造方法を実施するための最良の形態を、添付図面に基づいて説明する。
図１は、本発明の実施例１に係る半導体装置の製造方法を示す説明図である。
（接合工程）
まず、図１（ａ）に示すように、ステージ８上に基板６を載置し、超音波ヘッド２に半導体チップ４を真空吸着により保持させて、半導体チップ４の電極端子としてのバンプ４ａと、基板６の電極端子としてのパッド６ａとを位置合わせして当接させ、超音波ヘッド２を図示しない超音波発振装置により超音波振動させて、バンプ４ａとパッド６ａ同士を固相拡散により接合する。
（アンダーフィル充填工程）
続いて、図１（ｂ）に示すように、基板６と半導体チップ４との間に熱硬化樹脂から成るアンダーフィル材１０を充填する。充填されるアンダーフィル材１０は、予め軟化温度に加熱されて、十分な流動性を有する状態に設定されている。このとき、アンダーフィル材１０の温度が適正な軟化温度より低いと、粘性が高く、電極端子間の微細な隙間にまで行き渡らず、空気泡ができてしまう恐れがある。また、もちろん、この軟化温度は熱硬化樹脂が硬化する硬化温度よりも低く設定される。なお、アンダーフィル材１０として用いられる一般的な熱硬化樹脂の軟化温度は７０℃から１００℃程度である。
（アンダーフィル硬化工程）
続いて、図１（ｃ）に示すように、半導体チップ４のバンプ４ａ形成面の反対面に、加熱部材１２を当接または近接させて半導体チップ４を加熱するとともに、ステージ８を加熱して基板６を加熱する。これにより、アンダーフィル材１０を硬化温度以上に加熱して硬化させる。なお、アンダーフィル材１０として用いられる一般的な熱硬化樹脂の硬化温度はおよそ１５０℃程度である。
このアンダーフィル硬化工程で、基板６と半導体チップ４とのうちより熱膨張率の低い部材を、より高い温度に加熱する。
例えば、半導体チップ４は主材がシリコンであってその熱膨張係数は３ｐｐｍ、基板６は主材が樹脂であってその熱膨張係数は１５ｐｐｍであるものとする。この場合、より熱膨張率の低い半導体チップ４を、基板６よりも高い温度に加熱する。
より好適には、加熱による基板６と半導体チップ４との各熱膨張量が等しくなるよう、基板６と半導体チップ４との加熱温度をそれぞれ設定する。以下、具体的に説明する。
接合工程における基板６および半導体チップ４の温度が１００℃であり、アンダーフィル硬化工程において加熱部材１２により半導体チップ４を１６０℃まで加熱するものとする。半導体チップ４の熱膨張係数が３ｐｐｍ、基板６の熱膨張係数が１５ｐｐｍの場合、３ｐｐｍ×（１６０℃−１００℃）＝１５ｐｐｍ×（ｔ６−１００℃） の式を満たすような温度ｔ６（すなわち１１２℃）に、基板６を加熱することにより、基板６と半導体チップ４との各熱膨張量を等しくすることができる。
一般には、接合工程における基板６および半導体チップ４の温度をｔ、半導体チップ４のアンダーフィル硬化工程における加熱温度および熱膨張係数をｔ４およびｋ４、基板６のアンダーフィル硬化工程における加熱温度および熱膨張係数をｔ６およびｋ６で表した場合、ｋ４×（ｔ４−ｔ）＝ｋ６×（ｔ６−ｔ） の式を満たすよう、ｔ、ｔ４、およびｔ６を設定することにより、アンダーフィル硬化工程での加熱による基板６と半導体チップ４との各熱膨張量を等しくすることができる。
なお、本発明はこの式を満たすものに限定されるものではなく、この式を満たさなくとも、アンダーフィル硬化工程で、基板６と半導体チップ４とのうちより熱膨張率の低い部材を、より高い温度に加熱することで、両者の熱膨張量の差を小さく抑えることができる。
上記の例において、基板６の加熱温度は１１２℃と、アンダーフィル材１０の硬化温度に満たない温度であるが、一般に半導体チップ４は基板６に対して体積および熱容量が非常に小さいため、半導体チップ４を硬化温度以上に加熱することによりアンダーフィル材１０も硬化温度まで加熱することができる。
なお、半導体チップ４のみを加熱することでアンダーフィル材１０を硬化温度まで加熱することができる場合には、必ずしもステージ８は加熱しなくとも良い。
本実施例１に係る半導体装置の製造方法によれば、アンダーフィル硬化工程の加熱において、基板６と半導体チップ４との熱膨張量の差が小さくまたは熱膨張量が等しくなり、両者間の電極端子６ａ，４ａの接合が破断してしまうことを防ぐことができる。
図２は、本発明の実施例２に係る半導体装置の製造方法を示す説明図である。
なお、実施例２において、実施例１と同様の構成については、同一の符号を付して説明を省略する。
（アンダーフィル塗布工程）
まず、図２（ａ）に示すように、ステージ８上に基板６を載置し、基板６の電極端子（パッド６ａ）の形成面に、熱硬化樹脂から成るアンダーフィル材１４を塗布する。塗布されるアンダーフィル材１４は、予め軟化温度に加熱されて、十分な流動性を有する状態に設定されている。
（接合工程）
続いて、図２（ｂ）に示すように、超音波ヘッド２に半導体チップ４を真空吸着により保持させて、半導体チップ４の電極端子としてのバンプ４ａと、基板６の電極端子としてのパッド６ａとを位置合わせして当接させ、超音波ヘッド２を図示しない超音波発振装置により超音波振動させて、バンプ４ａとパッド６ａ同士を固相拡散により接合する。
（アンダーフィル硬化工程）
続いて、図２（ｃ）に示すように、半導体チップ４のバンプ４ａ形成面の反対面に、加熱部材１２を当接または近接させて半導体チップ４を加熱するとともに、ステージ８を加熱して基板６を加熱する。これにより、アンダーフィル材１４を硬化温度以上に加熱して硬化させる。
なお、アンダーフィル硬化工程の構成は、実施例１と同様であるため説明を省略する。
本実施例２に係る半導体装置の製造方法によっても、実施例１と同様の作用効果を得ることができる。
なお、本実施例２に係る半導体装置の製造方法において、図２（ｂ）の接合工程で、超音波ヘッド２を加熱部材と兼用して、加熱しておいた超音波ヘッド２により、電極端子４ａ，６ａの超音波接合とアンダーフィル材１４の硬化とを同時に行う構成も考えられる。
しかしながら、この構成は、半導体チップ４と基板６との間から漏れ出したアンダーフィル材１４が超音波ヘッド２に付着して硬化してしまうことがあり、超音波ヘッド２から硬化したアンダーフィル材を除去する工程が必要となるため、好ましくない。
図３は、本発明の実施例３に係る半導体装置の製造方法を示す説明図である。
なお、実施例３において、実施例１と同様の構成については、同一の符号を付して説明を省略する。
（接合工程）
まず、図３（ａ）に示すように、ステージ８上に基板６を載置する。この際、ステージ８を予め加熱しておくことにより、基板６を加熱する。そして、超音波ヘッド２に半導体チップ４を真空吸着により保持させて、半導体チップ４の電極端子としてのバンプ４ａと、基板６の電極端子としてのパッド６ａとを位置合わせして当接させ、超音波ヘッド２を図示しない超音波発振装置により超音波振動させて、バンプ４ａとパッド６ａ同士を固相拡散により接合する。
（アンダーフィル充填工程）
続いて、図３（ｂ）に示すように、基板６と半導体チップ４との間に熱硬化樹脂から成るアンダーフィル材１０を充填する。充填されるアンダーフィル材１０は、予め軟化温度に加熱されて、十分な流動性を有する状態に設定されている。
（アンダーフィル硬化工程）
続いて、図３（ｃ）に示すように、半導体装置を硬化炉１６内に入れて加熱することで、アンダーフィル材１０を硬化温度以上に加熱して硬化させる。
好適には、基板６と半導体チップ４との、電極端子４ａ，６ａの接合時に対する硬化炉１６での加熱時の各熱膨張量が等しくなるよう、接合時の基板６の加熱温度を設定する。以下、具体的に説明する。
接合工程における半導体チップ４の温度が７０℃であり、アンダーフィル硬化工程において半導体チップ４、基板６、およびアンダーフィル材１０を１５０℃まで加熱するものとする。半導体チップ４の熱膨張係数が３ｐｐｍ、基板６の熱膨張係数が１５ｐｐｍの場合、３ｐｐｍ×（１５０℃−７０℃）＝１５ｐｐｍ×（１５０℃−ｔ６） の式を満たすような温度ｔ６（すなわち１３４℃）に、接合時の基板６を加熱しておくことにより、接合時に対する硬化炉１６での加熱時の基板６と半導体チップ４との各熱膨張量を、等しくすることができる。
一般には、接合工程における基板６の温度をｔ６、接合工程における半導体チップ４の温度をｔ４、アンダーフィル硬化工程における加熱温度をｔ、半導体チップ４の熱膨張係数をｋ４、基板６の熱膨張係数をｋ６で表した場合、ｋ４×（ｔ−ｔ４）＝ｋ６×（ｔ−ｔ６） の式を満たすよう、ｔ、ｔ４、およびｔ６を設定することにより、アンダーフィル硬化工程での加熱による基板６と半導体チップ４との各熱膨張量を等しくすることができる。
なお、本発明はこの式を満たすものに限定されるものではなく、この式を満たさなくとも、接合工程で、基板６と半導体チップ４とのうちより熱膨張率の高い部材を、より高い温度に加熱しておくことで、アンダーフィル硬化工程における両者の熱膨張量の差を小さく抑えることができる。
本実施例３に係る半導体装置の製造方法によれば、アンダーフィル硬化工程の加熱において、基板６と半導体チップ４との熱膨張量の差が小さくまたは熱膨張量が等しくなり、両者間の電極端子６ａ，４ａの接合が破断してしまうことを防ぐことができる。
図４は、本発明の実施例４に係る半導体装置の製造方法を示す説明図である。
なお、実施例４において、実施例１と同様の構成については、同一の符号を付して説明を省略する。
（アンダーフィル塗布工程）
まず、図４（ａ）に示すように、ステージ８上に基板６を載置し、基板６の電極端子（パッド６ａ）の形成面に、熱硬化樹脂から成るアンダーフィル材１４を塗布する。塗布されるアンダーフィル材１４は、予め軟化温度に加熱されて、十分な流動性を有する状態に設定されている。
（接合工程）
続いて、図４（ｂ）に示すように、ステージ８を加熱することにより、基板６を加熱する。そして、超音波ヘッド２に半導体チップ４を真空吸着により保持させて、半導体チップ４の電極端子としてのバンプ４ａと、基板６の電極端子としてのパッド６ａとを位置合わせして当接させ、超音波ヘッド２を図示しない超音波発振装置により超音波振動させて、バンプ４ａとパッド６ａ同士を固相拡散により接合する。
（アンダーフィル硬化工程）
続いて、図４（ｃ）に示すように、半導体装置を硬化炉１６内に入れて加熱することで、アンダーフィル材１４を硬化温度以上に加熱して硬化させる。
なお、接合工程における半導体チップ４の温度および基板６の加熱温度、ならびに、アンダーフィル硬化工程における半導体装置の加熱温度の構成については、実施例３と同様であるため説明を省略する。
本実施例４に係る半導体装置の製造方法によっても、実施例３と同様の作用効果を得ることができる。
上記実施例１〜４においては、固相拡散による電極端子４ａ，６ａの接合として、超音波振動法を用いたが、本発明はこれに限定されるものではなく、例えば、電極端子間に圧力を加えることで接合する常温活性接合法を用いるものも含む。
（付記１）
基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記基板と前記半導体チップとの間に熱硬化樹脂から成るアンダーフィル材を充填するアンダーフィル充填工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記アンダーフィル硬化工程で、前記基板と前記半導体チップとのうちより熱膨張率の低い部材を、より高い温度に加熱することを特徴とする半導体装置の製造方法。
（付記２）
前記アンダーフィル硬化工程で、加熱による前記基板と前記半導体チップとの各熱膨張量が等しくなるよう、基板と半導体チップとの加熱温度をそれぞれ設定することを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記半導体チップは、前記基板よりも熱膨張率が低く設けられ、前記アンダーフィル硬化工程で、前記半導体チップの電極端子形成面の反対面に、加熱部材を当接または近接させることで、半導体チップおよび前記アンダーフィル材を加熱して、アンダーフィル材を硬化させることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４）
前記接合工程で、前記基板と前記半導体チップとの電極端子同士を当接させ、半導体チップに超音波振動を印加することで、該電極端子同士を固相拡散により接合することを特徴とする付記１〜３のうちのいずれか一項記載の半導体装置の製造方法。
（付記５）
基板の電極端子の形成面に、熱硬化樹脂から成るアンダーフィル材を塗布するアンダーフィル塗布工程と、前記基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記アンダーフィル硬化工程で、前記基板と前記半導体チップとのうちより熱膨張率の低い部材を、より高い温度に加熱することを特徴とする半導体装置の製造方法。
（付記６）
前記アンダーフィル硬化工程で、加熱による前記基板と前記半導体チップとの各熱膨張量が等しくなるよう、基板と半導体チップとの加熱温度をそれぞれ設定することを特徴とする付記５記載の半導体装置の製造方法。
（付記７）
前記半導体チップは、前記基板よりも熱膨張率が低く設けられ、前記アンダーフィル硬化工程で、前記半導体チップの電極端子形成面の反対面に、加熱部材を当接または近接させることで、半導体チップおよび前記アンダーフィル材を加熱して、アンダーフィル材を硬化させることを特徴とする付記５または６記載の半導体装置の製造方法。
（付記８）
前記接合工程で、前記基板と前記半導体チップとの電極端子同士を当接させ、半導体チップに超音波振動を印加することで、該電極端子同士を固相拡散により接合することを特徴とする付記５〜７のうちのいずれか一項記載の半導体装置の製造方法。
（付記９）
基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記基板と前記半導体チップとの間に熱硬化樹脂から成るアンダーフィル材を充填するアンダーフィル充填工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記接合工程で、前記基板と前記半導体チップとのうちより熱膨張率の高い部材を、より高い温度に加熱して、前記接合を行うことを特徴とする半導体装置の製造方法。
（付記１０）
前記接合工程における前記より熱膨張率の高い部材の加熱温度は、前記アンダーフィル硬化工程における前記アンダーフィル材の加熱温度以下であることを特徴とする付記９記載の半導体装置の製造方法。
（付記１１）
前記接合工程で、前記基板と前記半導体チップとの電極端子同士を当接させ、半導体チップに超音波振動を印加することで、該電極端子同士を固相拡散により接合することを特徴とする付記９または１０記載の半導体装置の製造方法。
（付記１２）
基板の電極端子の形成面に、熱硬化樹脂から成るアンダーフィル材を塗布するアンダーフィル塗布工程と、前記基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、前記接合工程で、前記基板と前記半導体チップとのうちより熱膨張率の高い部材を、より高い温度に加熱して、前記接合を行うことを特徴とする半導体装置の製造方法。
（付記１３）
前記接合工程における前記より熱膨張率の高い部材の加熱温度は、前記アンダーフィル硬化工程における前記アンダーフィル材の加熱温度以下であることを特徴とする付記１２記載の半導体装置の製造方法。
（付記１４）
前記接合工程で、前記基板と前記半導体チップの電極端子同士を当接させ、半導体チップに超音波振動を印加することで、該電極端子同士を固相拡散により接合することを特徴とする付記１２または１３記載の半導体装置の製造方法。
本発明の実施例１に係る半導体装置の製造方法を示す説明図である。 本発明の実施例２に係る半導体装置の製造方法を示す説明図である。 本発明の実施例３に係る半導体装置の製造方法を示す説明図である。 本発明の実施例４に係る半導体装置の製造方法を示す説明図である。 従来の半導体装置の製造方法を示す説明図である。 従来の半導体装置の製造方法における製造各部材の温度や荷重等の特性図である。
符号の説明
２ 超音波ヘッド
４ 半導体チップ
４ａ バンプ（電極端子）
６ 基板
６ａ パッド（電極端子）
８ ステージ
１０，１４ アンダーフィル材
１２ 加熱部材
１６ 硬化炉

Claims (4)

  1. 基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、
    前記基板と前記半導体チップとの間に熱硬化樹脂から成るアンダーフィル材を充填するアンダーフィル充填工程と、
    前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、
    前記アンダーフィル硬化工程で、前記基板と前記半導体チップとのうちより熱膨張率の低い部材を、より高い温度に加熱することを特徴とする半導体装置の製造方法。
  2. 基板の電極端子の形成面に、熱硬化樹脂から成るアンダーフィル材を塗布するアンダーフィル塗布工程と、
    前記基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、
    前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、
    前記アンダーフィル硬化工程で、前記基板と前記半導体チップとのうちより熱膨張率の低い部材を、より高い温度に加熱することを特徴とする半導体装置の製造方法。
  3. 基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、
    前記基板と前記半導体チップとの間に熱硬化樹脂から成るアンダーフィル材を充填するアンダーフィル充填工程と、
    前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、
    前記接合工程で、前記基板と前記半導体チップとのうちより熱膨張率の高い部材を、より高い温度に加熱して、前記接合を行うことを特徴とする半導体装置の製造方法。
  4. 基板の電極端子の形成面に、熱硬化樹脂から成るアンダーフィル材を塗布するアンダーフィル塗布工程と、
    前記基板と半導体チップとの電極端子同士を固相拡散によりフリップチップ接合する接合工程と、
    前記アンダーフィル材を硬化温度に加熱して硬化させるアンダーフィル硬化工程とを含む半導体装置の製造方法において、
    前記接合工程で、前記基板と前記半導体チップとのうちより熱膨張率の高い部材を、より高い温度に加熱して、前記接合を行うことを特徴とする半導体装置の製造方法。
JP2006132967A 2006-05-11 2006-05-11 半導体装置の製造方法 Pending JP2007305799A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006132967A JP2007305799A (ja) 2006-05-11 2006-05-11 半導体装置の製造方法
TW095145389A TWI332688B (en) 2006-05-11 2006-12-06 Method of manufacturing a semiconductor device
US11/634,119 US7566586B2 (en) 2006-05-11 2006-12-06 Method of manufacturing a semiconductor device
CN2007100012189A CN101071777B (zh) 2006-05-11 2007-01-04 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006132967A JP2007305799A (ja) 2006-05-11 2006-05-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007305799A true JP2007305799A (ja) 2007-11-22

Family

ID=38685634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006132967A Pending JP2007305799A (ja) 2006-05-11 2006-05-11 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7566586B2 (ja)
JP (1) JP2007305799A (ja)
CN (1) CN101071777B (ja)
TW (1) TWI332688B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393225B (zh) * 2009-11-17 2013-04-11 Taiwan Semiconductor Mfg 半導體元件的形成方法
JP2015149459A (ja) * 2014-02-10 2015-08-20 新光電気工業株式会社 半導体装置及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
CN102315134B (zh) * 2010-07-08 2013-05-01 技鼎股份有限公司 快速升降温覆晶方法
TWI473228B (zh) * 2013-04-24 2015-02-11 矽品精密工業股份有限公司 半導體封裝件之製法
US9779965B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9780065B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9136240B2 (en) 2013-10-08 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
CN104112683A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于铜微针锥同种结构的固态超声键合方法
CN104112684A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥的固态超声键合方法
CN104112681A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于铜微针锥的固态超声键合方法
CN104134615A (zh) * 2014-07-31 2014-11-05 华进半导体封装先导技术研发中心有限公司 铜铜键合的方法
CN108463891B (zh) * 2016-01-20 2020-09-22 歌尔股份有限公司 微发光二极管转移方法及制造方法
CN114637352B (zh) * 2022-03-17 2023-01-03 杭州名光微电子科技有限公司 一种基于机器视觉的芯片制作点胶机在线控制管理***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002507322A (ja) * 1996-04-08 2002-03-05 ラムダ・テクノロジーズ，インコーポレイテッド マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法
JP2004319993A (ja) * 2003-03-28 2004-11-11 Tamura Seisakusho Co Ltd 電子部品の実装方法およびその実装装置
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1067916A (zh) 1991-06-25 1993-01-13 中国科学院西北高原生物研究所 沙棘属植物全果油的提取方法
US6108704A (en) * 1995-09-25 2000-08-22 Netspeak Corporation Point-to-point internet protocol
JP2870497B2 (ja) * 1996-08-01 1999-03-17 日本電気株式会社 半導体素子の実装方法
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP3491827B2 (ja) * 2000-07-25 2004-01-26 関西日本電気株式会社 半導体装置及びその製造方法
JP2002110715A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
US6518096B2 (en) * 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates
JP2004356419A (ja) 2003-05-29 2004-12-16 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002507322A (ja) * 1996-04-08 2002-03-05 ラムダ・テクノロジーズ，インコーポレイテッド マイクロエレクトロニクス部品の液体樹脂カプセル化素材をマイクロ波エネルギーによって硬化するためのシステムおよび方法
JP2004319993A (ja) * 2003-03-28 2004-11-11 Tamura Seisakusho Co Ltd 電子部品の実装方法およびその実装装置
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393225B (zh) * 2009-11-17 2013-04-11 Taiwan Semiconductor Mfg 半導體元件的形成方法
JP2015149459A (ja) * 2014-02-10 2015-08-20 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200746332A (en) 2007-12-16
US20070264752A1 (en) 2007-11-15
TWI332688B (en) 2010-11-01
CN101071777A (zh) 2007-11-14
US7566586B2 (en) 2009-07-28
CN101071777B (zh) 2010-05-19

Similar Documents

Publication Publication Date Title
JP2007305799A (ja) 半導体装置の製造方法
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JP2004311709A (ja) 半導体装置の製造方法および半導体製造装置
TWI629732B (zh) 接合半導體元件的系統及方法
JPH11274241A (ja) 半導体装置の製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2007067047A (ja) 半導体装置及びその製造方法
JP5796249B2 (ja) 接合装置および接合方法
TW201421658A (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
JP6115060B2 (ja) 電子デバイスの製造方法
JP2009158890A (ja) 電子装置の製造方法
JP2002118147A (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2000357714A (ja) 半導体装置及びその製造方法
JP2005209833A (ja) 半導体装置の製造方法
JP2001345418A (ja) 両面実装構造体の製造方法及びその両面実装構造体
JP3419398B2 (ja) 半導体装置の製造方法
TWI239079B (en) Process of fabricating flip chip package and method of forming underfill thereof
JP2001176908A (ja) 半導体装置の製造方法
JP2004253663A (ja) 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JPH11288975A (ja) ボンディング方法及びボンディング装置
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JPH11274235A (ja) 半導体装置およびその製造方法
JP2005183561A (ja) 半導体装置の製造方法
JP2006303239A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011