JP2015082568A - 薄膜トランジスタおよびその製造方法ならびに画像表示装置 - Google Patents

薄膜トランジスタおよびその製造方法ならびに画像表示装置 Download PDF

Info

Publication number
JP2015082568A
JP2015082568A JP2013219550A JP2013219550A JP2015082568A JP 2015082568 A JP2015082568 A JP 2015082568A JP 2013219550 A JP2013219550 A JP 2013219550A JP 2013219550 A JP2013219550 A JP 2013219550A JP 2015082568 A JP2015082568 A JP 2015082568A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
semiconductor layer
protective layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013219550A
Other languages
English (en)
Other versions
JP6244812B2 (ja
Inventor
妃奈 中條
Hina Chujo
妃奈 中條
亮平 松原
Ryohei Matsubara
亮平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013219550A priority Critical patent/JP6244812B2/ja
Publication of JP2015082568A publication Critical patent/JP2015082568A/ja
Application granted granted Critical
Publication of JP6244812B2 publication Critical patent/JP6244812B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】優れたパターン形状の半導体層および保護層を形成することが可能な薄膜トランジスタを提供する。【解決手段】薄膜トランジスタにおいて、並列に形成された半導体層は少なくとも一方のストライプ端どうしが連結してなり、並列に形成された保護層は少なくとも一方のストライプ端どうしが連結してなり、半導体層と保護層とにおけるストライプ形状の延伸方向は、チャネル部を流れる電流の方向と直交する方向である。【選択図】図3

Description

本発明は薄膜トランジスタおよびその製造方法ならびに画像表示装置に関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系であり、製造方法としてはフォトリソグラフィーを用いたものが一般的である。
一方で、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。印刷技術を用いることで、フォトリソグラフィーよりも装置や製造コストが下がり、また真空や高温を必要としないことからプラスチック基板が利用できるなどのメリットが挙げられる。
例えば、特許文献1では、半導体層をキャピラリーコート法を用いて直接塗布している。
特開2006−41317号公報
しかし特許文献1の製造方法では、半導体層を全面に形成した後に、パターニングを行い不要な箇所を除去しなければならない。この製造方法では工程数が増え、材料使用効率が低いという問題点がある。
一方、工程数の減少および材料使用効率向上のため、印刷用凸版にキャピラリーコート法を用いてインキを供給することで、それらの解決を図る方法が挙げられる。
しかし、塗布時にパターニングを行うために凸版を使用すると、半導体層および保護層の形成時に凸版へのインキ供給において、版の凹部から凸部にインキの供給が移り変わる際に、凹部と凸部の段差部分の凹部側にインキが溜まってしまう一方、段差部分の凸部側にはインキが供給されず、その結果、基板へパターン通りに転写されないという問題がある。そこで、本発明は、優れたパターン形状の半導体層および保護層を形成することが可能な薄膜トランジスタおよびその製造方法ならびに画像表示装置を提供する。
上述の問題を解決するための第1の発明は、基板と、前記基板上に形成されたゲート電極と、前記基板上と前記ゲート電極上とにわたって、これらの上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、前記絶縁体層と前記ソース電極およびドレイン電極上に複数のトランジスタにわたってストライプ形状で並列に形成された半導体層と、前記ゲート絶縁体層と前記ソース電極およびドレイン電極と前記半導体層上とに複数のトランジスタにわたってストライプ形状で並列に形成された保護層を有する薄膜トランジスタであって、前記並列に形成された半導体層は少なくとも一方のストライプ端どうしが連結してなり、前記並列に形成された保護層は少なくとも一方のストライプ端どうしが連結してなり、前記半導体層と前記保護層とにおけるストライプ形状の延伸方向は、チャネル部を流れる電流の方向と直交する方向であることを特徴とする、薄膜トランジスタである。
また、第2の発明は、前記第1の発明において、前記半導体層が有機物を含む材料からなることを特徴とする薄膜トランジスタである。
また、第3の発明は、前記第1又は第2の発明において、前記保護層が無機化合物を含む材料からなることを特徴とする薄膜トランジスタである。
また、第4の発明は、前記第1乃至第3のいずれかの発明において、前記保護層が有機物を含む材料からなることを特徴とする薄膜トランジスタである。
また、第5の発明は、前記第1乃至第4のいずれかの発明において、前記保護層が無機化合物と有機物との混合物を含む材料からなることを特徴とする薄膜トランジスタである。
また、第6の発明は、薄膜トランジスタの製造方法であって、基板上にゲート電極を形成する工程と、前記基板と前記ゲート電極上とにわたって、これらの上にゲート絶縁体層を形成する工程と、前記ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、前記絶縁体層と前記ソース電極およびドレイン電極上に複数のトランジスタにわたって半導体層を形成する工程と、前記半導体層上に複数のトランジスタにわたって保護層を形成する工程とを有し、前記半導体層を形成する工程では、前記半導体層を前記複数のトランジスタにわたって前記ゲート電極の直上に、かつ水平方向に、かつ前記チャネル部を流れる電流の方向と直交する方向にストライプ状に並列に複数パターンニングし、かつ、少なくとも一方のストライプ端どうしが連結している複数のストライプを有する印刷版を用いて形成し、前記保護層を形成する工程では、前記保護層を前記複数のトランジスタにわたって前記ゲート電極の直上、かつ水平方向、かつ前記チャネル部を流れる電流の方向と直交する方向にストライプ状に並列に複数パターンニングし、かつ、少なくとも一方のストライプ端どうしが連結している複数のストライプを有する印刷版を用いて形成することを特徴とする、薄膜トランジスタの製造方法である。
また、第7の発明は、前記第6の発明において、前記半導体層が塗布法にて形成されることを特徴とする薄膜トランジスタの製造方法である。
また、第8の発明は、前記第6又は第7の発明において、前記保護層が塗布法にて形成されることを特徴とする薄膜トランジスタの製造方法である。
また、第9の発明は、前記第7又は第8の発明において、前記塗布法は、凸版印刷、平版印刷、熱転写印刷、マイクログラビアコートのいずれかであることを特徴とする薄膜トランジスタの製造方法である。
また、第10の発明は、前記第6乃至第9のいずれかの発明において、前記印刷版へのインキ供給方法は、キャピラリーコート法であることを特徴とする薄膜トランジスタの製造方法。である。
また、第11の発明は、前記第11乃至第10のいずれかの発明の薄膜トランジスタと、前記ソース電極と前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された共通電極と、前記共通電極上に設けられた画像表示媒体とを有する画像表示装置である。
また、第12の発明は、前記画像表示媒体が、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれか1つに用いられる画像表示媒体であることを特徴とする画像表示装置である。
本発明によれば、半導体層および保護層の形成時に使用する版の形状を、ストライプ凸部の端部の少なくとも一方を連結することで、インキ供給を連結部から開始することができ、凹部と凸部の段差によるインキ供給不良を考慮する必要がなくなる。その結果、ストライプパターン形状の優れた半導体層および保護層を形成することが可能となる。
本発明の半導体層および保護層の印刷を実施するための版の模式図である。 (a)は、本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板を模式的に示した側断面図であり、(b)は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層を形成した基板を模式的に示した側断面図であり、(c)は、ゲート電極とゲート絶縁体層とソース電極とドレイン電極および半導体層を形成した基板に保護層を形成した基板を模式的に示した側断面図である。 本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層および保護層を形成した基板を模式的に示した平面図である。
本発明の薄膜トランジスタの製造方法を一実施形態に基づいて以下説明する。
図1は、本発明の薄膜トランジスタの半導体層および保護層を印刷するための版の構成を示す平面図である。当該版は、互いに並列な複数のストライプを有する凸部1と互いに並列な複数のストライプを有する凹部2とを有している。また、当該版は、凸部1の少なくとも一方のストライプ端どうしが連結するとともに、凸部1のストライプと凹部2のストライプとが交互に配置された形状であり、版へインキを供給する際、凹部2から凸部1に移り変わる部分でインキが溜まる現象を回避する形状である。
図2(a)〜(c)に、上記薄膜トランジスタの製造方法を断面図で示す。また、図3に、図2(c)の工程後の薄膜トランジスタの構成を平面図で示す。
まず、図2(a)に示すように、基板3にゲート電極4のパターンを形成する。次に、前記基板3上および前記ゲート電極4上にわたってゲート絶縁体層5を形成する。次いで、前記ゲート絶縁体層5の上にソース電極6およびドレイン電極7のパターンを形成する。
次いで、図2(b)に示すように、前記ゲート電極4と前記ゲート絶縁膜5と前記ソース電極6および前記ドレイン電極7を形成した前記基板3の上に、図1の版を用いて半導体層8を前記ゲート電極4の直上に、かつ水平方向に、かつ前記チャネル部を流れる電流の方向と直交する方向にストライプが延伸するよう、ストライプ状に形成する。なお、チャネル部を流れる電流の方向とは、図3において符号11で示す矢印の方向である。矢印11の方向は、ゲート電極4の上方にある半導体層8中でソース側とドレイン側とを結ぶ方向である。
次いで、図2(c)では、前記ゲート電極4と前記ゲート絶縁膜5と前記ソース電極6および前記ドレイン電極7を形成し、半導体層8を前記ゲート電極4の直上、かつ水平方向、かつ前記チャネル部を流れる電流の方向と直交する方向にストライプ状に形成した前記基板3の上に、保護層9を前記半導体層8の直上にストライプ状に形成する。図3において、半導体層8の上に保護層9が形成されてなるパターンは符号10で示され、版の凸部1を用いて形成したことから、互いに並列な複数のストライプのストライプ端どうしが連結されている。
本発明の実施形態における基板3に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてPENやポリイミドなどを用いることが望ましい。
本発明の実施形態において、ゲート電極4の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどがある。ゲート電極4を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。
本発明の実施形態において、ゲート絶縁膜5として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。
本発明の実施形態において、半導体層8の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には有機物を含む材料、例えばポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。
本発明の実施形態において、保護層9の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としては有機物を含む材料、例えばフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。保護層9の材料として、無機化合物を含む材料を用いることもできるし、無機化合物と有機物との混合物を含む材料を用いることもできる。また、保護層9には必要に応じて遮光性を付与することも出来る。
半導体層8および保護層9はそれぞれ、塗布法によって形成することができる。当該塗布法として、例えば、凸版印刷、平版印刷、熱転写印刷、マイクログラビアコートが挙げられる。半導体層8および保護層9を形成する際の印刷版へのインキ供給方法は、例えばキャピラリーコート法によるものとすることができる。
半導体層8の印刷版および保護層9の印刷版は、少なくとも一方のストライプ端どうしが連結している複数のストライプを有するものを用いる。半導体層8と保護層9とで同一の印刷版を用いることも可能ではあるが、半導体層8を保護層9で被覆させる必要があるため、例えば保護層9の印刷版のストライプ幅を半導体層8の印刷版のストライプ幅よりも広くするなど、それぞれ別の印刷版を用いることが望ましい。
本発明者は、図1に示した版を用いて、図2(a)〜(c)に示した通り複数のトランジスタにわたってゲート電極4の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向にストライプ状に半導体層8を形成後、保護層9を半導体層8の直上にストライプ状に形成した薄膜トランジスタアレイを作製した。
図2(a)〜(c)を参照して、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法について説明する。まず、基板3の材料として、ポリエチレンナフタレート(PEN)、厚さ125μmを用いた。
次に、ゲート電極4の材料として、ナノ銀とポリエチレングリコールとの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により基板3としてのPEN基板上に印刷し、180℃で1時間ベークしてゲート電極4を形成した。
次に、ゲート絶縁体層5の材料として、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁体層5の溶液をダイコータ法により塗布し、180℃で1時間乾燥させて形成した。
次に、ソース電極6およびドレイン電極7の材料として、ナノ銀とポリエチレングリコールとの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、180℃で1時間乾燥させてソース電極6及びドレイン電極7を形成した。
次に、半導体層8の材料として、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリンで1.0重量%になるように溶解した溶液を用いた。半導体層8は、塗布法を用いて複数のトランジスタにわたってゲート電極4の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に塗布し、100℃で60分乾燥させて形成した。
次に、封止材料としてポリビニルアルコールを純水に5重量%で溶解させたインキを用い、半導体層8の直上に保護層9を形成した。
図1に示す版を使用した薄膜トランジスタアレイでは、ストライプの形状を形成できた。
比較例
本発明者は、更に、前記実施例の比較例として、図1に示した版の凸部を凹部に、凹部を凸部にした版を用いて、複数のトランジスタにわたってゲート電極4の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向にストライプ状に半導体層8を形成後、保護層9を半導体層8の直上にストライプ状に形成した薄膜トランジスタアレイを作製した。図1の版の凹凸を反転させた以外は前記実施例と同じ工程で比較例の薄膜トランジスタアレイを作製した。
上記実施例と比較例との2種類の素子特性の関係について検討した。
図1に示す版を使用した薄膜トランジスタアレイでは、ストライプの形状を形成できた。図1の凹部と凸部を入れ替えた版を使用した薄膜トランジスタアレイでは、版のストライプの端部にインキ供給ができず、ストライプ形状を形成できなかった。
上記実施例のようにして作製した薄膜トランジスタを有する基板において、ソース電極6およびドレイン電極7上に層間絶縁膜を、当該層間絶縁膜上に共通電極をそれぞれ形成し、当該共通電極上に画像表示媒体を設けることにより、画像表示装置を構成することができる。画像表示媒体として、例えば、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置、および、無機EL表示装置のいずれかに用いられる画像表示媒体を採用することが可能である。
パソコンや映像機器、情報端末、電子ペーパーに搭載される各種ディスプレイ等に適用可能である。
1…版の凸部
2…版の凹部
3…基板
4…ゲート電極
5…ゲート絶縁膜
6…ソース電極
7…ドレイン電極
8…半導体層
9…保護層
10…半導体層および保護層
11…チャネル部を流れる電流の向き

Claims (12)

  1. 基板と、前記基板上に形成されたゲート電極と、前記基板上と前記ゲート電極上とにわたって、これらの上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、前記絶縁体層と前記ソース電極およびドレイン電極上に複数のトランジスタにわたってストライプ形状で並列に形成された半導体層と、前記ゲート絶縁体層と前記ソース電極およびドレイン電極と前記半導体層上とに複数のトランジスタにわたってストライプ形状で並列に形成された保護層を有する薄膜トランジスタであって、
    前記並列に形成された半導体層は少なくとも一方のストライプ端どうしが連結してなり、前記並列に形成された保護層は少なくとも一方のストライプ端どうしが連結してなり、前記半導体層と前記保護層とにおけるストライプ形状の延伸方向は、チャネル部を流れる電流の方向と直交する方向であることを特徴とする、薄膜トランジスタ。
  2. 前記半導体層が有機物を含む材料からなることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記保護層が無機化合物を含む材料からなることを特徴とする請求項1又は2に記載の薄膜トランジスタ。
  4. 前記保護層が有機物を含む材料からなることを特徴とする請求項1乃至3のいずれか1項に記載の薄膜トランジスタ。
  5. 前記保護層が無機化合物と有機物との混合物を含む材料からなることを特徴とする請求項1乃至4のいずれか1項に記載の薄膜トランジスタ。
  6. 薄膜トランジスタの製造方法であって、
    基板上にゲート電極を形成する工程と、前記基板と前記ゲート電極上とにわたって、これらの上にゲート絶縁体層を形成する工程と、前記ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、前記絶縁体層と前記ソース電極およびドレイン電極上に複数のトランジスタにわたって半導体層を形成する工程と、前記半導体層上に複数のトランジスタにわたって保護層を形成する工程とを有し、
    前記半導体層を形成する工程では、前記半導体層を前記複数のトランジスタにわたって前記ゲート電極の直上に、かつ水平方向に、かつ前記チャネル部を流れる電流の方向と直交する方向にストライプが延伸するようストライプ状に並列に複数パターンニングし、かつ、少なくとも一方のストライプ端どうしが連結している複数のストライプを有する印刷版を用いて形成し、
    前記保護層を形成する工程では、前記保護層を前記複数のトランジスタにわたって前記ゲート電極の直上に、かつ水平方向に、かつ前記チャネル部を流れる電流の方向と直交する方向にストライプが延伸するようストライプ状に並列に複数パターンニングし、かつ、少なくとも一方のストライプ端どうしが連結している複数のストライプを有する印刷版を用いて形成することを特徴とする、薄膜トランジスタの製造方法。
  7. 前記半導体層が塗布法にて形成されることを特徴とする請求項6に記載の薄膜トランジスタの製造方法。
  8. 前記保護層が塗布法にて形成されることを特徴とする請求項6又は7に記載の薄膜トランジスタの製造方法。
  9. 前記塗布法は、凸版印刷、平版印刷、熱転写印刷、マイクログラビアコートのいずれかであることを特徴とする請求項7又は8に記載の薄膜トランジスタの製造方法。
  10. 前記印刷版へのインキ供給方法は、キャピラリーコート法であることを特徴とする、請求項6乃至9のいずれか1項に記載の薄膜トランジスタの製造方法。
  11. 請求項1乃至10のいずれか1項に記載の薄膜トランジスタと、前記ソース電極およびドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された共通電極と、前記共通電極上に設けられた画像表示媒体とを有する画像表示装置。
  12. 前記画像表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置および無機EL表示装置のいずれか1つに用いられる画像表示媒体であることを特徴とする画像表示装置。
JP2013219550A 2013-10-22 2013-10-22 薄膜トランジスタおよびその製造方法ならびに画像表示装置 Expired - Fee Related JP6244812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013219550A JP6244812B2 (ja) 2013-10-22 2013-10-22 薄膜トランジスタおよびその製造方法ならびに画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013219550A JP6244812B2 (ja) 2013-10-22 2013-10-22 薄膜トランジスタおよびその製造方法ならびに画像表示装置

Publications (2)

Publication Number Publication Date
JP2015082568A true JP2015082568A (ja) 2015-04-27
JP6244812B2 JP6244812B2 (ja) 2017-12-13

Family

ID=53013019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013219550A Expired - Fee Related JP6244812B2 (ja) 2013-10-22 2013-10-22 薄膜トランジスタおよびその製造方法ならびに画像表示装置

Country Status (1)

Country Link
JP (1) JP6244812B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置
JP2006270094A (ja) * 2005-03-24 2006-10-05 Samsung Sdi Co Ltd 有機薄膜のパターニング方法、それを利用した有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
JP2006332661A (ja) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法と有機薄膜トランジスタを備えた有機電界発光表示装置
JP2007299833A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2007298627A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 表示装置およびその製造方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2009233895A (ja) * 2008-03-26 2009-10-15 Toppan Printing Co Ltd 微細パターンの印刷方法
WO2011037102A1 (ja) * 2009-09-28 2011-03-31 凸版印刷株式会社 アクティブマトリクス基板及びその製造方法並びに画像表示装置
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置
JP2006270094A (ja) * 2005-03-24 2006-10-05 Samsung Sdi Co Ltd 有機薄膜のパターニング方法、それを利用した有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
JP2006332661A (ja) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法と有機薄膜トランジスタを備えた有機電界発光表示装置
JP2007299833A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2007298627A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 表示装置およびその製造方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2009233895A (ja) * 2008-03-26 2009-10-15 Toppan Printing Co Ltd 微細パターンの印刷方法
WO2011037102A1 (ja) * 2009-09-28 2011-03-31 凸版印刷株式会社 アクティブマトリクス基板及びその製造方法並びに画像表示装置
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置

Also Published As

Publication number Publication date
JP6244812B2 (ja) 2017-12-13

Similar Documents

Publication Publication Date Title
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
US9865664B2 (en) Thin film transistor array and manufacturing method of the same
US10374025B2 (en) Thin film transistor array
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6627213B2 (ja) ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP2017208378A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置
JP2017092234A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6244812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees