JP4772723B2 - 高周波受信機 - Google Patents
高周波受信機 Download PDFInfo
- Publication number
- JP4772723B2 JP4772723B2 JP2007088521A JP2007088521A JP4772723B2 JP 4772723 B2 JP4772723 B2 JP 4772723B2 JP 2007088521 A JP2007088521 A JP 2007088521A JP 2007088521 A JP2007088521 A JP 2007088521A JP 4772723 B2 JP4772723 B2 JP 4772723B2
- Authority
- JP
- Japan
- Prior art keywords
- signals
- signal
- differential
- type mos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Description
図5は以下の非特許文献1に開示されている高周波受信機を示す構成図である。
図において、差動可変利得低雑音増幅器100は差動の高周波信号である差動RF信号を増幅する。
ミキシング回路200は差動の局部発振信号である差動LO信号と差動可変利得低雑音増幅器100により増幅された差動RF信号を混合して、その差動RF信号を差動のベースバンド信号である差動BB信号にダウンコンバートする。
差動RF信号入力端子101a,101bから入力された差動RF信号は、差動可変利得低雑音増幅器100のn型MOSトランジスタ102a,102bで増幅されたのち、利得切替用n型MOSトランジスタ103a,103b,104a,104bで所望の利得が得られるように、利得切替用n型MOSトランジスタの制御端子105から入力される制御信号で制御される。
p型MOSトランジスタ201a,201b,202a,202bは、差動LO信号にしたがってスイッチングすることにより、その差動RF信号を差動BB信号にダウンコンバートする。
即ち、その差動RF信号と差動LO信号の差の周波数に、その差動RF信号をダウンコンバートして差動BB信号を出力する。
しかし、差動RF信号が、差動可変利得低雑音増幅器100からDCカットコンデンサ150a,150bを介して、ミキシング回路200の定電流源203a,203bと、p型MOSトランジスタ201a,201b,202a,202bのソースとの間に入力されているため、p型MOSトランジスタ201a,201b,202a,202bに流れる電流を絞ると、ミキシング回路200の飽和特性が低くなり、高周波受信機の飽和特性が得られ難くなることがある。
また、電源VDDとp型MOSトランジスタ201a,201b,202a,202bのソースとの間に定電流源203a,203bを設けているため、定電流源203a,203bを構成する回路素子が増えて、回路面積が大きくなってしまう課題があった。
また、差動可変利得低雑音増幅器100とミキシング回路200の間を、差動RF信号の周波数において十分インピーダンスが低いDCカットコンデンサ150a,150bを介して接続しているため、DCカットコンデンサ150a,150bの回路素子の分だけ、回路面積が大きくなってしまう課題があった。
また、差動可変利得低雑音増幅器100とミキシング回路200の段間にDCカットコンデンサ150a,150bが接続され、ミキシング回路200の入力側に定電流源203a,203bが接続されているため、その回路素子の寄生容量が付加される。そのため、差動可変利得低雑音増幅器100とミキシング回路200の段間のインピーダンスが低くなり、高周波受信機の利得が得られ難くなることがある課題があった。
図1はこの発明の実施の形態1による高周波受信機を示す構成図であり、図において、差動RF信号入力端子1aは第1のRF信号(第1の高周波信号)を入力する端子であり、差動RF信号入力端子1bは第2のRF信号(第2の高周波信号)を入力する端子である。
なお、第1のRF信号は差動の正相側の信号であり、第2のRF信号は差動の逆相側の信号である。
差動可変利得低雑音増幅器2は差動RF信号入力端子1a,1bにより入力された第1及び第2のRF信号を増幅する。
負荷抵抗3bは差動可変利得低雑音増幅器2と電源VDDの間に接続されている第2の負荷であり、差動可変利得低雑音増幅器2により増幅される第2のRF信号の利得を設定する要素である。
なお、第1のLO信号は差動の正相側の信号であり、第2のLO信号は差動の逆相側の信号である。
また、第1のBB信号は差動の正相側の信号であり、第2のBB信号は差動の逆相側の信号である。
p型MOSトランジスタ6aはソースから差動可変利得低雑音増幅器2により増幅された第1のRF信号を入力し、ゲートから入力される第1のLO信号にしたがってスイッチングする第1のトランジスタである。
p型MOSトランジスタ6bはソースから差動可変利得低雑音増幅器2により増幅された第1のRF信号を入力し、ゲートから入力される第2のLO信号にしたがってスイッチングする第2のトランジスタである。
p型MOSトランジスタ7bはソースから差動可変利得低雑音増幅器2により増幅された第2のRF信号を入力し、ゲートから入力される第2のLO信号にしたがってスイッチングする第4のトランジスタである。
出力負荷抵抗8bは一端がp型MOSトランジスタ6b,7aのドレインに接続され、他端が接地されている第2の出力負荷抵抗である。
差動BB信号出力端子9aはp型MOSトランジスタ6a,7bのドレインが接続され、第1のBB信号を出力する端子である。
差動BB信号出力端子9bはp型MOSトランジスタ6b,7aのドレインが接続され、第2のBB信号を出力する端子である。
アイソレーション抵抗11aは一端がp型MOSトランジスタ6a,7aのゲートに接続されている第1のアイソレーション抵抗である。
アイソレーション抵抗11bは一端がp型MOSトランジスタ6b,7bのゲートに接続されている第2のアイソレーション抵抗である。
p型MOSトランジスタ13はソースが基準抵抗12の他端と接続され、ゲート及びドレインがアイソレーション抵抗11a,11bの他端と接続されている第5のトランジスタである。
n型MOSトランジスタ15はドレインがp型MOSトランジスタ13のゲート及びドレインと接続され、ソースが接地されている。
n型MOSトランジスタ16のゲート及びドレインがn型MOSトランジスタ15のゲート及び定電流源17と接続され、ソースが接地されている。
差動可変利得低雑音増幅器2は、差動RF信号入力端子1a,1bから第1及び第2のRF信号が入力されると、第1及び第2のRF信号を負荷抵抗3a,3bにより設定された利得に増幅する。
ミキシング回路4の具体的な動作は以下の通りである。
p型MOSトランジスタ6aは、ソースから差動可変利得低雑音増幅器2により増幅された第1のRF信号を入力すると、ゲートから入力される第1のLO信号にしたがってスイッチングすることにより、第1のRF信号の周波数と、第1のLO信号の周波数との差の周波数を有する信号をドレインから出力する。
また、p型MOSトランジスタ7bは、ソースから差動可変利得低雑音増幅器2により増幅された第2のRF信号を入力すると、ゲートから入力される第2のLO信号にしたがってスイッチングすることにより、第2のRF信号の周波数と、第2のLO信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、p型MOSトランジスタ6aのドレインから出力された信号と、p型MOSトランジスタ7bのドレインから出力された信号との和である第1のBB信号が差動BB信号出力端子9aから出力される。
また、p型MOSトランジスタ7aは、ソースから差動可変利得低雑音増幅器2により増幅された第2のRF信号を入力すると、ゲートから入力される第1のLO信号にしたがってスイッチングすることにより、第2のRF信号の周波数と、第1のLO信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、p型MOSトランジスタ6bのドレインから出力された信号と、p型MOSトランジスタ7aのドレインから出力された信号との和である第2のBB信号が差動BB信号出力端子9bから出力される。
この実施の形態1では、ミキシング回路4のp型MOSトランジスタ6a,6b,7a,7bを流れる電流の値は、電流値設定回路10が設定している。
即ち、p型MOSトランジスタ13に流れる電流を基準にして、基準抵抗12の抵抗値と、p型MOSトランジスタ13のトランジスタサイズと、負荷抵抗3a,3bの抵抗値と、p型MOSトランジスタ6a,6b,7a,7bのトランジスタサイズとに比例する電流が折り返され、その折り返された電流がカレントミラー回路20の電流として、p型MOSトランジスタ6a,6b,7a,7bに流れる。
また、n型MOSトランジスタ15に流れる電流は、定電流源17から供給される電流である。即ち、n型MOSトランジスタ16に流れる電流を基準にして、n型MOSトランジスタ15,16のトランジスタサイズに比例する電流が折り返され、その折り返された電流がn型MOSトランジスタ15に流れる。
差動可変利得低雑音増幅器2とミキシング回路4の間を、従来例のように、DCカットコンデンサ150a,150bを介して接続する必要がないので、従来例よりも、回路面積を小さくすることができる。
また、DCカットコンデンサ150a,150bがないので、DCカットコンデンサ150a,150bの周波数特性の影響を受けることがない。
また、差動可変利得低雑音増幅器2の負荷抵抗3a,3bと並列に高インピーダンスなミキシング回路4が直流的に直結されているので、p型MOSトランジスタ6a,6b,7a,7bに流れる電流を絞っても、高周波受信機の飽和特性が得られ易くなる。
図2はこの発明の実施の形態2による高周波受信機を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
負荷インダクタ31aは差動可変利得低雑音増幅器2と電源VDDの間に接続されている第1の負荷であり、差動可変利得低雑音増幅器2により増幅される第1のRF信号の利得を設定する要素である。
負荷インダクタ31bは差動可変利得低雑音増幅器2と電源VDDの間に接続されている第2の負荷であり、差動可変利得低雑音増幅器2により増幅される第2のRF信号の利得を設定する要素である。
上記実施の形態1では、負荷抵抗3a,3bが差動可変利得低雑音増幅器2の負荷として機能するものについて示したが、負荷インダクタ31a,31bは、高周波的にはインピーダンスが十分高いため、差動可変利得低雑音増幅器2の負荷として機能する。
一方、直流的には、ほとんど無視できる程、負荷インダクタ31a,31bの抵抗値が小さいため、ミキシング回路4のp型MOSトランジスタ6a,6b,7a,7bが電源VDDに短絡されていることになる。
このため、この実施の形態2では、カレントミラー回路20の折り返しの基準となるp型MOSトランジスタ13と電源VDDの間に基準抵抗12を配置する必要がない。
その他は、上記実施の形態1と同様であるため説明を省略する。
図3はこの発明の実施の形態3による高周波受信機を示す構成図であり、図において、図2と同一符号は同一または相当部分を示すので説明を省略する。
ただし、この実施の形態3では、ミキシング回路4は第1のミキシング回路を構成し、電流値設定回路32は第1の電流値設定回路を構成する。
第2のミキシング回路であるミキシング回路41は負荷インダクタ31a,31bと並列に直流的に直結されており、差動信号である第3及び第4のLO信号(第3及び第4の局部発振信号)と差動可変利得低雑音増幅器2により増幅された第1及び第2のRF信号を混合して、第1及び第2のRF信号を第3及び第4のBB信号(第3及び第4のベースバンド信号)にダウンコンバートする。
なお、第3のLO信号は差動の正相側の信号であり、第4のLO信号は差動の逆相側の信号である。また、第3及び第4のLO信号は、第1及び第2のLO信号と位相が90°異なる信号である。
また、第3のBB信号は差動の正相側の信号であり、第4のBB信号は差動の逆相側の信号である。
p型MOSトランジスタ43aはソースから差動可変利得低雑音増幅器2により増幅された第1のRF信号を入力し、ゲートから入力される第3のLO信号にしたがってスイッチングする第1のトランジスタである。
p型MOSトランジスタ43bはソースから差動可変利得低雑音増幅器2により増幅された第1のRF信号を入力し、ゲートから入力される第4のLO信号にしたがってスイッチングする第2のトランジスタである。
p型MOSトランジスタ44bはソースから差動可変利得低雑音増幅器2により増幅された第2のRF信号を入力し、ゲートから入力される第4のLO信号にしたがってスイッチングする第4のトランジスタである。
出力負荷抵抗45bは一端がp型MOSトランジスタ43b,44aのドレインに接続され、他端が接地されている第2の出力負荷抵抗である。
差動BB信号出力端子46aはp型MOSトランジスタ43a,44bのドレインが接続され、第3のBB信号を出力する端子である。
差動BB信号出力端子46bはp型MOSトランジスタ43b,44aのドレインが接続され、第4のBB信号を出力する端子である。
アイソレーション抵抗48aは一端がp型MOSトランジスタ43a,44aのゲートに接続されている第1のアイソレーション抵抗である。
アイソレーション抵抗48bは一端がp型MOSトランジスタ43b,44bのゲートに接続されている第2のアイソレーション抵抗である。
p型MOSトランジスタ49はソースが電源VDDと接続され、ゲート及びドレインがアイソレーション抵抗48a,48bの他端と接続されている第5のトランジスタである。
n型MOSトランジスタ50はドレインがp型MOSトランジスタ49のゲート及びドレインと接続され、ソースが接地されている。
この実施の形態3では、ミキシング回路4を構成する回路素子のパラメータと、ミキシング回路41を構成する回路素子のパラメータはすべて同じであるものとする。
また、電流値設定回路32におけるp型MOSトランジスタ13のトランジスタサイズと、電流値設定回路47におけるp型MOSトランジスタ49のトランジスタサイズとが同じであるものとする。
また、電流値設定回路32におけるn型MOSトランジスタ15のトランジスタサイズと、電流値設定回路47におけるn型MOSトランジスタ50のトランジスタサイズとが同じであるものとする。
差動可変利得低雑音増幅器2により増幅された第1及び第2のRF信号は、ミキシング回路4,41のp型MOSトランジスタ6a,6b,7a,7b,43a,43b,44a,44bのソースに同相で入力される。
また、ミキシング回路41は、差動可変利得低雑音増幅器2が第1及び第2のRF信号を増幅すると、増幅後の第1及び第2のRF信号と差動LO信号入力端子42a,42bから入力された第3及び第4のLO信号を混合して、第1及び第2のRF信号を第3及び第4のBB信号にダウンコンバートする。
ミキシング回路41の具体的な動作は以下の通りである。
また、p型MOSトランジスタ44bは、ソースから差動可変利得低雑音増幅器2により増幅された第2のRF信号を入力すると、ゲートから入力される第4のLO信号にしたがってスイッチングすることにより、第2のRF信号の周波数と、第4のLO信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、p型MOSトランジスタ43aのドレインから出力された信号と、p型MOSトランジスタ44bのドレインから出力された信号との和である第3のBB信号(第1のBB信号と位相が90°異なる信号)が差動BB信号出力端子46aから出力される。
また、p型MOSトランジスタ44aは、ソースから差動可変利得低雑音増幅器2により増幅された第2のRF信号を入力すると、ゲートから入力される第3のLO信号にしたがってスイッチングすることにより、第2のRF信号の周波数と、第3のLO信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、p型MOSトランジスタ43bのドレインから出力された信号と、p型MOSトランジスタ44aのドレインから出力された信号との和である第4のBB信号(第2のBB信号と位相が90°異なる信号)が差動BB信号出力端子46bから出力される。
この実施の形態3では、ミキシング回路4のp型MOSトランジスタ6a,6b,7a,7bを流れる電流の値は、上記実施の形態1と同様に、電流値設定回路32が設定している。
また、ミキシング回路41のp型MOSトランジスタ43a,43b,44a,44bを流れる電流の値は、電流値設定回路47が設定している。
即ち、p型MOSトランジスタ49に流れる電流を基準にして、p型MOSトランジスタ49のトランジスタサイズと、p型MOSトランジスタ43a,43b,44a,44bのトランジスタサイズとに比例する電流が折り返され、その折り返された電流が、p型MOSトランジスタ43a,43b,44a,44bに流れる。
n型MOSトランジスタ50に流れる電流は、定電流源17から供給される電流である。即ち、n型MOSトランジスタ16に流れる電流を基準にして、n型MOSトランジスタ50,16のトランジスタサイズに比例する電流が折り返され、その折り返された電流がn型MOSトランジスタ50に流れる。
上記実施の形態3では、ミキシング回路4に対する電流値設定回路32と、ミキシング回路41に対する電流値設定回路47とを別個に設けるものについて示したが、図4に示すように、電流値設定回路32が電流値設定回路47の機能を兼ねて、ミキシング回路4,41を流れる電流の値を設定するようにしてもよい。
この実施の形態4によれば、上記実施の形態3と同様の効果を奏するほか、更なる小形化を図ることができる効果を奏する。
Claims (4)
- 差動信号である第1及び第2の高周波信号を増幅する差動増幅器と、上記差動増幅器と電源の間に接続された第1及び第2の負荷インダクタと、上記第1及び第2の負荷インダクタと並列に接続され、差動信号である第1及び第2の局部発振信号と上記差動増幅器により増幅された第1及び第2の高周波信号を混合して、上記第1及び第2の高周波信号を第1及び第2のベースバンド信号にダウンコンバートするミキシング回路と、上記ミキシング回路及び上記負荷インダクタに対するカレントミラー回路を構成し、上記ミキシング回路を流れる電流の値を設定する電流値設定回路とを備えた高周波受信機。
- ミキシング回路は、ソースから差動増幅器により増幅された第1の高周波信号を入力し、ゲートから入力される第1の局部発振信号にしたがってスイッチングする第1のトランジスタと、ソースから上記差動増幅器により増幅された第1の高周波信号を入力し、ゲートから入力される第2の局部発振信号にしたがってスイッチングする第2のトランジスタと、ソースから上記差動増幅器により増幅された第2の高周波信号を入力し、ゲートから入力される第1の局部発振信号にしたがってスイッチングする第3のトランジスタと、ソースから上記差動増幅器により増幅された第2の高周波信号を入力し、ゲートから入力される第2の局部発振信号にしたがってスイッチングする第4のトランジスタと、一端が上記第1及び第4のトランジスタのドレインに接続され、他端が接地されている第1の出力負荷抵抗と、一端が上記第2及び第3のトランジスタのドレインに接続され、他端が接地されている第2の出力負荷抵抗とから構成され、
電流値設定回路は、一端が第1及び第3のトランジスタのゲートに接続されている第1のアイソレーション抵抗と、一端が第2及び第4のトランジスタのゲートに接続されている第2のアイソレーション抵抗と、ソースが電源と接続され、ゲート及びドレインが上記第1及び第2のアイソレーション抵抗の他端と接続されている第5のトランジスタと、第5のトランジスタのゲート及びドレインとグランドの間に接続されているカレントミラー回路とから構成されていることを特徴とする請求項1記載の高周波受信機。 - 差動信号である第1及び第2の高周波信号を増幅する差動増幅器と、上記差動増幅器と電源の間に接続された第1及び第2の負荷インダクタと、上記第1及び第2の負荷インダクタと並列に接続され、差動信号である第1及び第2の局部発振信号と上記差動増幅器により増幅された第1及び第2の高周波信号を混合して、上記第1及び第2の高周波信号を第1及び第2のベースバンド信号にダウンコンバートする第1のミキシング回路と、上記第1のミキシング回路及び上記負荷インダクタに対するカレントミラーを構成し、上記第1のミキシング回路を流れる電流の値を設定する第1の電流値設定回路と、上記第1及び第2の負荷インダクタと並列に接続され、差動信号である第3及び第4の局部発振信号と上記差動増幅器により増幅された第1及び第2の高周波信号を混合して、上記第1及び第2の高周波信号を第3及び第4のベースバンド信号にダウンコンバートする第2のミキシング回路と、上記第2のミキシング回路及び上記負荷に対するカレントミラー回路を構成し、上記第2のミキシング回路を流れる電流の値を設定する第2の電流値設定回路とを備えた高周波受信機。
- 第1の電流値設定回路が第2の電流値設定回路を兼ねていることを特徴とする請求項3記載の高周波受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088521A JP4772723B2 (ja) | 2007-03-29 | 2007-03-29 | 高周波受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088521A JP4772723B2 (ja) | 2007-03-29 | 2007-03-29 | 高周波受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008252284A JP2008252284A (ja) | 2008-10-16 |
JP4772723B2 true JP4772723B2 (ja) | 2011-09-14 |
Family
ID=39976757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007088521A Expired - Fee Related JP4772723B2 (ja) | 2007-03-29 | 2007-03-29 | 高周波受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4772723B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5803944B2 (ja) * | 2011-02-16 | 2015-11-04 | 日本電気株式会社 | ミキサ回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4215304B2 (ja) * | 1998-08-07 | 2009-01-28 | パナソニック株式会社 | ミキサー回路 |
US6351502B1 (en) * | 2000-01-13 | 2002-02-26 | Atheros Communications, Inc. | RF front-end with multistage stepdown filtering architecture |
JP4170052B2 (ja) * | 2002-09-10 | 2008-10-22 | シャープ株式会社 | ミキサ回路 |
JP2005056870A (ja) * | 2003-06-12 | 2005-03-03 | Toyota Industries Corp | ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機 |
-
2007
- 2007-03-29 JP JP2007088521A patent/JP4772723B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008252284A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7392033B2 (en) | Reducing active mixer flicker noise | |
KR101125500B1 (ko) | 사후-왜곡 모드 및 고이득 모드를 갖는 lna | |
US7016664B2 (en) | Mixer circuit arrangement and an image-reject mixer circuit arrangement | |
US20060276159A1 (en) | Low noise amplifier with constant input impedance | |
US7319851B2 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
US7449934B2 (en) | CMOS mixer for use in direct conversion receiver | |
US20050282510A1 (en) | Linear mixer with current amplifier | |
JP2004534470A5 (ja) | ||
US8280338B2 (en) | Mixer cell with a dynamic bleed circuit | |
US7816970B2 (en) | Low voltage mixer with improved gain and linearity | |
JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
JP4080298B2 (ja) | 増幅器 | |
KR100882406B1 (ko) | 재구성가능한 주파수 필터 | |
US7613440B2 (en) | Mixer circuit | |
JP4772723B2 (ja) | 高周波受信機 | |
US7499693B2 (en) | Mixer for homodyne RF receiver | |
JP5344890B2 (ja) | 周波数変換器 | |
JP5238604B2 (ja) | 電圧変換回路および無線通信装置 | |
JP2008219623A (ja) | 周波数変換回路 | |
JP2005057629A (ja) | ミキサ回路 | |
WO2006032932A1 (en) | Rf input stage for low noise amplifier or mixer | |
KR20080040071A (ko) | 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기 | |
JP2010141753A (ja) | 差動増幅器 | |
JP2007288250A (ja) | ミキサ回路 | |
JP2013223118A (ja) | ミキサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |