JP5344890B2

JP5344890B2 - 周波数変換器

Info

Publication number: JP5344890B2
Application number: JP2008291085A
Authority: JP
Inventors: 英司谷口; 充弘下沢; 憲治末松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-11-13
Filing date: 2008-11-13
Publication date: 2013-11-20
Anticipated expiration: 2028-11-13
Also published as: JP2010118930A

Description

この発明は、ＵＨＦ、マイクロ波、ミリ波などの高周波帯の信号を逓倍あるいは混合する周波数変換器に関する。

従来の周波数変換器として、ベース端子が第１の信号の正相信号が入力される第１のトランジスタ及びベース端子に第１の信号の逆相信号が入力される第２のトランジスタからなり、各々エミッタ端子を共通にすると共に、各々コレクタ端子を共通にしたトランジスタ対と、ベース端子に第２の信号が入力され、エミッタ端子が定電流源に接続され、コレクタ端子が前記トランジスタ対の共通エミッタ端子に接続された第３のトランジスタと、前記トランジスタ対の共通コレクタを出力負荷を介して定電圧レベルに接続し、共通コレクタから第３の信号を取り出す出力回路を備えたものがある（例えば、特許文献１参照）。

特許第４０５６７３９号公報（図１）

しかしながら、上記のような従来の周波数変換器では、主に、能動素子であるＲＦ信号入力用トランジスタの大信号特性により周波数変換器としての飽和特性及びひずみ特性が決定するために、良好な飽和特性及びひずみ特性が得られにくく、特に、低電圧及び／あるいは低電流動作時にはこれらの特性の劣化が顕著であるという問題点がある。また、電源電圧と動作電流によっては、トランジスタが動作可能となる範囲において負荷抵抗値が制限されるため。高出力負荷インピーダンス化による、高変換利得を得ることが困難であった。

この発明は上記のような課題を解決するためになされたもので、ＲＦ信号入力部に能動素子であるトランジスタを用いる代わりに伝送線路を用い、負荷回路として抵抗を用いずに伝送線路及びトランジスタから成る出力負荷回路を用いることにより、低電源電圧において高い変換利得が得られるとともに良好な飽和特性及びひずみ特性を得ることができる周波数変換器を実現することを目的とする。

この発明に係る周波数変換器は、エミッタ端子とコレクタ端子をそれぞれ共通にした局発信号入力用第１のＮＰＮトランジスタ及び第２のＮＰＮトランジスタから成るトランジスタ対と、一方の端子が前記トランジスタ対の共通エミッタ端子に接続され、他方の端子が接地された第１の伝送線路と、一方の端子が前記トランジスタ対の共通コレクタ端子に接続され、他方の端子がキャパシタを介して接地された第２の伝送線路と、一方の端子が前記第２の伝送線路のキャパシタを介して接地した端子に接続され、他方の端子が電源端子に接続された出力負荷回路と、前記第１のＮＰＮトランジスタと前記第２のトランジスタのベース端子に接続されてバイアスを供給するバイアス回路とを備え、前記トランジスタ対の共通エミッタ端子に第１の単相信号を入力する高周波信号入力端子を設け、かつ前記第１及び前記第２のＮＰＮトランジスタのベース端子に、第１の差動信号を入力するＬＯ信号入力端子を設けると共に、前記出力負荷回路に、前記第１の単相信号と前記第１の差動信号の混合信号を取り出す出力信号端子を設け、前記第１の伝送線路の線路長を、前記第１の単相信号の周波数に対して、略４分の１の波長とし、前記第２の伝送線路の線路長を、前記第１の差動信号の２倍の周波数に対して、略４分の１の波長とし、前記キャパシタのキャパシタンス値を、前記第１の差動信号の２倍の周波数において短絡とみなせる値に設定することを特徴とする。

この発明によれば、ＲＦ信号入力部に能動素子であるトランジスタを用いる代わりに伝送線路を用い、負荷回路として抵抗を用いずに伝送線路及びトランジスタから成る出力負荷回路を用いることにより、低電源電圧において高い変換利得が得られるとともに良好な飽和特性及びひずみ特性を得ることができる。

実施の形態１．
図１は、この発明の実施の形態１に係る周波数変換器を示す回路図である。図１に示す周波数変換器は、エミッタ端子とコレクタ端子をそれぞれ共通にした局発（ＬＯ）信号入力用第１のＮＰＮトランジスタ２ａ及び第２のＮＰＮトランジスタ２ｂから成るトランジスタ対３と、一方の端子がトランジスタ対３の共通エミッタ端子に接続され、他方の端子が接地された第１の伝送線路５ａと、一方の端子がトランジスタ対３の共通コレクタ端子に接続され、他方の端子がキャパシタ６を介して接地した第２の伝送線路５ｂと、一方の端子が第２の伝送線路５ｂのキャパシタ６を介して接地した端子に接続され、他方の端子が電源（Ｖｃｃ）端子１に接続された出力負荷回路７と、第１のＮＰＮトランジスタ２ａと第２のトランジスタ２ｂのベース端子に接続されてバイアスを供給するバイアス回路４とから成り、トランジスタ対３の共通エミッタ端子に第１の単相信号を入力する高周波（ＲＦ）信号入力端子８を設け、かつ第１のＮＰＮトランジスタ２ａ及び第２のＮＰＮトランジスタ２ｂのベース端子に、第１の差動信号を入力するＬＯ信号入力端子９ａ及び９ｂを設けると共に、出力負荷回路７から、第１の単相信号と第１の差動信号の混合信号を取り出す出力信号端子１０を設けている。

以下、動作及び効果について示す。本実施の形態１における周波数変換器は、ＲＦ信号入力端子８を介して入力したＲＦ信号（ｆ_ＲＦ）と、ＬＯ信号入力端子９ａ、９ｂを介して入力したＬＯ信号（ｆ_ＬＯ）によりトランジスタ対３においてＬＯ信号入力用トランジスタ２ａ、２ｂが交互にオン／オフ状態となることにより発生するＬＯ信号周波数の２逓倍周波数を有する信号（ｆ_２ＬＯ）とを混合し、出力信号端子１０を介して中間周波数（ｆ_ＩＦ＝ｆ_２ＬＯ±ｆ_ＲＦ）信号として取り出すものである。

本実施の形態１における周波数変換器の電源端子１には直流電圧Ｖｃｃが出力負荷回路７及び出力負荷回路７と伝送線路５ｂを介してＬＯ信号入力用トランジスタ２ａ、２ｂに供給される。また、バイアス回路４からＬＯ信号入力用トランジスタ２ａ、２ｂのベース端子にベースバイアスが供給される。ＲＦ信号は、ＲＦ信号入力端子８を介して伝送線路５ａを負荷としてトランジスタ対３の共通エミッタ端子に入力される。一方、ＬＯ信号は、正相の信号がＬＯ信号入力端子９ａを介してＬＯ信号入力用トランジスタ２ａのベース端子に入力し、逆相の信号がＬＯ信号入力端子９ｂを介してＬＯ信号入力用トランジスタ２ｂのベース端子にそれぞれ入力される。

ここで、入力ＲＦ信号の周波数に対して、伝送線路５ａの線路長を概略λ／４（λ：波長）とすることにより、ＲＦ信号が入力される共通エミッタ端子（図１中Ａ点）は、伝送線路の線路長がλ／４かつ他方の端子が接地されているため、ＲＦ信号周波数において電気的にオープンとなる。このため、ＲＦ信号に対しては高入力インピーダンスとなり、入力されたＲＦ信号はその振幅を高く保つことができる。一方、伝送線路５ｂは、入力ＬＯ信号周波数の２倍の周波数（ｆ_２ＬＯ）に対して、線路長を概略λ／４（λ：波長）とし、かつキャパシタ６をＬＯ信号周波数の２倍の周波数（ｆ_２ＬＯ）において短絡とみなせるよう十分大きいキャパシタンス値とする。

これにより、トランジスタ対３の共通コレクタ端子（図１中Ｂ点）は、伝送線路の線路長がλ／４かつ他方の端子が十分短絡とみなせるキャパシタで接地されているため、ＬＯ信号周波数の２倍の周波数（ｆ_２ＬＯ）において電気的にオープンとなる。このため、トランジスタ対３で発生する２逓倍ＬＯ信号に対して高出力負荷となり、大きい振幅を得ることができるため、効率的な周波数変換を行うことができる。

このような周波数変換器は、ＲＦ入力回路に能動素子であるトランジスタを用いないため、高い飽和及びひずみ特性を得ることができる。さらに、トランジスタ対３の負荷として伝送線路を用いることで、負荷に抵抗を用いた場合に比べ、動作電流に対する電圧降下が理想的には０となるため、電源電圧及び電流値に制限を受けることなく高い負荷インピーダンスを得ることが可能となる。

実施の形態２．
図２は、この発明の実施の形態２に係る周波数変換器を示す回路図である。図２において、１は電源（Ｖｃｃ）端子、２ａ、２ｂ、２ｃ、２ｄは局発（ＬＯ）信号入力用トランジスタ、３ａ、３ｂはＬＯ信号入力用トランジスタ２ａ、２ｂ及び２ｃ、２ｄから成るトランジスタ対、４はＬＯ信号入力用トランジスタ２ａ、２ｂ、２ｃ、２ｄにバイアスを供給するバイアス回路、５ａ、５ｂ、５ｃ、５ｄは伝送線路、６ａ、６ｂはキャパシタ、７ａ、７ｂは出力負荷回路、８ａ、８ｂは高周波（ＲＦ）信号入力端子、９ａ、９ｂはＬＯ信号入力端子、１０ａ、１０ｂは出力信号端子である。

本実施の形態２における周波数変換器は、実施の形態１における周波数変換器を２つ用いたもので、すなわち、実施の形態１に係る周波数変換器を第１の周波数変換器とし、この第１の周波数変換器と同一構成でなる第２の周波数変換器とから成り、第１の周波数変換器のトランジスタ対３ａの第１のＮＰＮトランジスタ２ａと第２の周波数変換器のトランジスタ対３ｂの第２のＮＰＮトランジスタ２ｄとのベース端子を共通接続すると共に、第１の周波数変換器のトランジスタ対３ａの第２のＮＰＮトランジスタ２ｂと第２の周波数変換器のトランジスタ対３ｂの第１のＮＰＮトランジスタ２ｃとのベース端子を共通接続している。なお、第１の周波数変換器のトランジスタ対３ａの第１のＮＰＮトランジスタ２ａと第２の周波数変換器のトランジスタ対３ｂの第１のＮＰＮトランジスタ２ｃとのベース端子を共通接続すると共に、第１の周波数変換器のトランジスタ対３ａの第２のＮＰＮトランジスタ２ｂと第２の周波数変換器のトランジスタ対３ｂの第２のＮＰＮトランジスタ２ｄとのベース端子を共通接続してもよい。

さらに、２つの周波数変換器の電源端子１とＬＯ信号入力用端子９ａ及び９ｂは共通とし、２つの周波数変換器のＲＦ信号入力用端子と出力信号端子は共通とせずに第１及び第２の周波数変換器にＲＦ信号入力用端子８ａ及び８ｂと出力信号端子１０ａ及び１０ｂとして独立に設け、かつ第１のＮＰＮトランジスタ２ａ及び第２のＮＰＮトランジスタ２ｄの共通接続ベース端子と、第２のＮＰＮトランジスタ２ｂ及び第１のＮＰＮトランジスタ２ｃの共通接続ベース端子とに、第１の差動信号を入力するＬＯ信号入力端子９ａ及び９ｂを設けると共に、トランジスタ対３ａの共通エミッタ端子とトランジスタ対３ｂの共通エミッタ端子とに第２の差動信号を入力するＲＦ信号入力端子８ａ及び８ｂを設け、第１の周波数変換器の出力負荷回路７ａ及び第２の周波数変換器の出力負荷回路７ｂの出力信号端子１０ａ及び１０ｂから、第１の差動信号と第２の差動信号の混合信号を第３の差動信号として取り出すようになっている。

これにより、実施の形態１と同様の効果が得られるとともに、ＲＦ入力及びＩＦ出力に対してバランス動作となるため、ＬＯ信号の２倍の周波数や、ＲＦ信号の２倍の周波数といった、ＩＦ出力における不要波を抑圧することが可能となる。

実施の形態３．
図３は、この発明の実施の形態３に係る周波数変換器を示す回路図であり、実施の形態１及び２における出力負荷回路７（７ａ及び７ｂ）の具体的な構成を示したものである。図３において、図２と同一部分は同一符号を付しその説明は省略する。図３に示す周波数変換器において、第１の周波数変換器の出力負荷回路７ａは、ベース及びコレクタ端子を共通にした第１のＰＮＰトランジスタ１１ａとこの第１のＰＮＰトランジスタ１１ａとエミッタが共通接続された第２のＰＮＰトランジスタ１１ｂから成り、第１及び第２のＰＮＰトランジスタ１１ａ及び１１ｂの共通エミッタ端子は電源端子１に接続され、第１のＰＮＰトランジスタ１１ｂの共通接続されたベース及びコレクタ端子は第２の伝送線路５ｂのキャパシタ６ａを介して接地された端子側に接続され、第２のＰＮＰトランジスタ１１ｂのコレクタ端子は出力信号端子１０ａに接続されて、出力信号端子１０ａから混合信号を取り出すようになされている。

同様に、第２の周波数変換器の出力負荷回路７ｂは、ベース及びコレクタ端子を共通にした第１のＰＮＰトランジスタ１１ｃとこの第１のＰＮＰトランジスタ１１ｃとエミッタが共通接続された第２のＰＮＰトランジスタ１１ｄから成り、第１及び第２のＰＮＰトランジスタ１１ｃ及び１１ｄの共通エミッタ端子は電源端子１に接続され、第１のＰＮＰトランジスタ１１ｃの共通接続されたベース及びコレクタ端子は第２の伝送線路５ｄのキャパシタ６ｂを介して接地された端子側に接続され、第２のＰＮＰトランジスタ１１ｄのコレクタ端子は出力信号端子１０ｂに接続されて、出力信号端子１０ｂから混合信号を取り出すようになされている。

ここで、トランジスタ１１ａと１１ｃ、１１ｂと１１ｄはそれぞれカレントミラーの関係にあり、トランジスタの面積比によって流れる電流比が決まるものである。ＬＯの２逓倍信号（ｆ_２ＬＯ）とＲＦ信号（ｆ_ＲＦ）とが混合したＩＦ信号（ｆ_ＩＦ＝ｆ_２ＬＯ±ｆ_ＲＦ）は、トランジスタ１１ａ及び１１ｃからカレントミラーの関係によってトランジスタ１１ｂ及び１１ｄに発生し、出力端子１０ａ、１０ｂを介して取り出されるものである。

このようなＰＮＰトランジスタによる能動負荷回路は、抵抗による出力負荷回路と比べて電源電圧、電流値の制限が少なく、ＰＮＰトランジスタの出力抵抗を負荷とするため、高負荷インピーダンスが得られ、したがって出力振幅を大きくとることができ、高変換利得を実現できる。なお、トランジスタの面積比すなわちカレントミラー比は、必要な出力電力、負荷条件によって適宜設定するものである。

実施の形態４．
図４は、この発明の実施の形態４に係る周波数変換器を示す回路図であり、実施の形態１及び２における出力負荷回路７（７ａ及び７ｂ）の実施の形態３とは異なる具体的な構成を示したものである。図４において、図２と同一部分は同一符号を付しその説明は省略する。図４に示す周波数変換器において、出力負荷回路７ａは、第１のＰＮＰトランジスタ１１ｅと、この第１のＰＮＰトランジスタ１１ｅとエミッタ及びベースが共通接続された第２のＰＮＰトランジスタ１２から成り、第１及び第２のＰＮＰトランジスタ１１ｅ及び１２の共通エミッタ端子は電源端子１に接続され、第１のＰＮＰトランジスタ１１ｅのコレクタ端子は第２の伝送線路５ｂのキャパシタ６ａを介して接地された端子側に接続され、第２のＰＮＰトランジスタ１２のコレクタ端子はベースと共通接続され、かつ定電流源１３に接続され、第１のＰＮＰトランジスタ１１ｅのコレクタ端子に出力信号端子１０ａが設けられて、出力信号端子１０ａから混合信号を取り出すようになされている。

同様に、第２の周波数変換器の出力負荷回路７ｂは、第１のＰＮＰトランジスタ１１ｆと、この第１のＰＮＰトランジスタ１１ｆとエミッタ及びベースが共通接続された第２のＰＮＰトランジスタ１２から成り、第１及び第２のＰＮＰトランジスタ１１ｆ及び１２の共通エミッタ端子は電源端子１に接続され、第１のＰＮＰトランジスタ１１ｆのコレクタ端子は第２の伝送線路５ｄのキャパシタ６ｂを介して接地された端子側に接続され、第２のＰＮＰトランジスタ１２のコレクタ端子はベースと共通接続され、かつ定電流源１３に接続され、第１のＰＮＰトランジスタ１１ｆのコレクタ端子に出力信号端子１０ｂが設けられて、出力信号端子１０ｂから混合信号を取り出すようになされている。

本実施の形態４における周波数変換器の周波数変換動作及び効果は、実施の形態１及び２におけるものと同一であり、以下出力負荷回路の動作について示す。出力負荷回路は、ＰＮＰトランジスタ１１ｅ及び１１ｆと、ＰＮＰトランジスタ１２から成る。ＰＮＰトランジスタ１１ｅ、１１ｆと、ベース端子とコレクタ端子を短絡したカレントミラー基準トランジスタであるＰＮＰトランジスタ１２とはそれぞれベース端子を共通に接続したカレントミラーの関係にあり、トランジスタ対３ａ、３ｂのベースバイアス回路４の設定によって決まるトランジスタ対を流れる電流値と、カレントミラーの関係により決まるトランジスタ１１ｅ及び１１ｆを流れる電流値を等しく設定することにより、トランジスタ１１ｅ、１１ｆはそれぞれ能動負荷回路として動作する。

このようなＰＮＰトランジスタによる能動負荷回路は、抵抗による出力負荷回路と比べて電源電圧、電流値の制限が少なく、ＰＮＰトランジスタの出力抵抗を負荷とするため、高負荷インピーダンスが得られ、したがって出力振幅を大きくとることができ、高変換利得を実現できる。

実施の形態５．
図５は、この発明の実施の形態５に係る周波数変換器を示す回路図である。図５において、図２と同一部分は同一符号を付しその説明は省略する。本実施の形態５における周波数変換器は、実施の形態２における第１及び第２の周波数変換器に、コレクタ端子が電源１に接続され、エミッタ端子がトランジスタ対３ａ及び３ｂの共通エミッタ端子に接続されたリファレンス用トランジスタ１４ａ及び１４ｂと、リファレンス用トランジスタ１４ａ及び１４ｂのベース端子に接続され、リファレンス用トランジスタ１４ａ及び１４ｂに流すバイアス電流を決定するためのバイアス供給手段としての電源１５とを付加したものであり、周波数変換動作は実施の形態２と同一である。

本実施の形態５における周波数変換器では、実施の形態２においてトランジスタ対３に流れるバイアス電流の代わりに、リファレンス用トランジスタ１４ａ及び１４ｂに流すことにより、出力負荷回路７ａ及び７ｂに流れる電流を削減することなく、トランジスタ対３ａ及び３ｂに流れるバイアス電流を削減することができるため、実施の形態２における効果に加えて、トランジスタ対３ａ及び３ｂに電流が流れることにより発生する低周波雑音を減少させることができ、

したがって、ＩＦ信号の周波数が低い場合にも良好な雑音指数を得ることができる。なお、本実施の形態５では、実施の形態２に対しての構成及び動作を記載しているが、実施の形態１、３、４に適用した場合にも同様の効果が得られる。

実施の形態６．
図６は、この発明の実施の形態６に係る周波数変換器を示す回路図である。図６において、図５と同一部分は同一符号を付しその説明は省略する。本実施の形態６における周波数変換器は、図５に示すリファレンス用トランジスタ１４ａのコレクタ端子を出力負荷回路７ｂ側に、リファレンス用トランジスタ１４ｂのコレクタ端子を出力負荷回路７ａ側にそれぞれ接続したものである。

すなわち、図２に示す実施の形態２に係る周波数変換器において、コレクタ端子が第２の周波数変換器の出力負荷回路７ｂ側に接続され、エミッタ端子が第１の周波数変換器の前記トランジスタ対３ａの共通エミッタ端子に接続された第１のリファレンス用ＮＰＮトランジスタ１４ａと、コレクタ端子が第１の周波数変換器の出力負荷回路７ａ側に接続され、エミッタ端子が第２の周波数変換器のトランジスタ対３ｂの共通エミッタ端子に接続された第２のリファレンス用ＮＰＮトランジスタ１４ｂと、第１及び第２のリファレンス用トランジスタ１４ａ及び１４ｂのベース端子に接続されたバイアス供給手段としての電源１５とをさらに備えている。

これにより、実施の形態５における周波数変換器と同様の効果が得られるとともに、出力信号端子１０ａ、１０ｂへのＬＯの２逓倍信号の漏洩を抑圧することができる。

実施の形態７．
実施の形態１〜６においては、トランジスタ対３（３ａ及び３ｂ）を構成するトランジスタを接合型バイポーラトランジスタ（ＮＰＮ）として記載したが、これらが電界効果トランジスタ（ＮＭＯＳ）としても同一の動作及び同様の効果が得られる。この場合には、コレクタはドレイン、エミッタはソース、ベースはゲートと置き換えればよい。

また、実施の形態３〜６においては、出力負荷回路７ａ及び７ｂを構成するトランジスタを接合型バイポーラトランジスタ（ＰＮＰ）として記載したが、これらが電界効果トランジスタ（ＰＭＯＳ）としても同一の動作及び同様の効果が得られる。この場合には、コレクタはドレイン、エミッタはソース、ベースはゲートと置き換えればよい。

さらに、実施の形態３〜６においては、トランジスタ対３ａ及び３ｂを構成するトランジスタを接合型バイポーラトランジスタ（ＮＰＮ）、出力負荷回路７ａ及び７ｂを構成するトランジスタを接合型バイポーラトランジスタ（ＰＮＰ）として記載したが、これらをそれぞれ電界効果トランジスタ（ＮＭＯＳ）、電界効果トランジスタ（ＰＭＯＳ）としても同一の動作及び同様の効果が得られる。この場合には、コレクタはドレイン、エミッタはソース、ベースはゲートと置き換えればよい。

この発明の実施の形態１に係る周波数変換器を示す回路図である。この発明の実施の形態２に係る周波数変換器を示す回路図である。この発明の実施の形態３に係る周波数変換器を示す回路図である。この発明の実施の形態４に係る周波数変換器を示す回路図である。この発明の実施の形態５に係る周波数変換器を示す回路図である。この発明の実施の形態６に係る周波数変換器を示す回路図である。

符号の説明

１電源端子、２ａ第１のＮＰＮトランジスタ、２ｂ第２のＮＰＮトランジスタ、３，３ａ，３ｂトランジスタ対、４バイアス回路、５ａ第１の伝送線路、５ｂ第２の伝送線路と、６，６ａキャパシタ、７，７ａ，７ｂ出力負荷回路、８，８ａ，８ｂ高周波信号入力端子、９ａ，９ｂＬＯ信号入力端子、１０，１０ａ，１０ｂ出力信号端子、１１ａ第１のＰＮＰトランジスタ、１１ｂ第２のＰＮＰトランジスタ、１１ｅ第１のＰＮＰトランジスタ、１２第２のＰＮＰトランジスタ、１３定電流源、１４ａ，１４ｂリファレンス用トランジスタ、１５電源。

Claims

エミッタ端子とコレクタ端子をそれぞれ共通にした局発信号入力用第１のＮＰＮトランジスタ及び第２のＮＰＮトランジスタから成るトランジスタ対と、
一方の端子が前記トランジスタ対の共通エミッタ端子に接続され、他方の端子が接地された第１の伝送線路と、
一方の端子が前記トランジスタ対の共通コレクタ端子に接続され、他方の端子がキャパシタを介して接地された第２の伝送線路と、
一方の端子が前記第２の伝送線路のキャパシタを介して接地した端子に接続され、他方の端子が電源端子に接続された出力負荷回路と、
前記第１のＮＰＮトランジスタと前記第２のトランジスタのベース端子に接続されてバイアスを供給するバイアス回路と
を備え、
前記トランジスタ対の共通エミッタ端子に第１の単相信号を入力する高周波信号入力端子を設け、かつ前記第１及び前記第２のＮＰＮトランジスタのベース端子に、第１の差動信号を入力するＬＯ信号入力端子を設けると共に、前記出力負荷回路に、前記第１の単相信号と前記第１の差動信号の混合信号を取り出す出力信号端子を設け、
前記第１の伝送線路の線路長を、前記第１の単相信号の周波数に対して、略４分の１の波長とし、
前記第２の伝送線路の線路長を、前記第１の差動信号の２倍の周波数に対して、略４分の１の波長とし、
前記キャパシタのキャパシタンス値を、前記第１の差動信号の２倍の周波数において短絡とみなせる値に設定する
ことを特徴とする周波数変換器。
請求項１に記載の周波数変換器を第１の周波数変換器とし、この第１の周波数変換器と同一構成でなる第２の周波数変換器をさらに備え、
前記第１及び第２の周波数変換器の電源端子とＬＯ信号入力用端子を共通とし、
前記第１の周波数変換器のトランジスタ対の第１のＮＰＮトランジスタのベース端子と前記第２の周波数変換器のトランジスタ対の第１または第２のＮＰＮトランジスタのいずれか一方のベース端子とを共通接続すると共に、前記第１の周波数変換器のトランジスタ対の第２のＮＰＮトランジスタと前記第２の周波数変換器のトランジスタ対の第１または第２のＮＰＮトランジスタの他方のベース端子を共通接続し、
前記第１及び第２の周波数変換器のＲＦ信号入力用端子と出力信号端子は共通とせずに前記第１及び第２の周波数変換器にＲＦ信号入力用端子と出力信号端子を独立して設けると共に、
前記ＬＯ信号入力端子に第１の差動信号を入力する一方、前記第１及び第２の周波数変換器のトランジスタ対の各共通エミッタ端子にＲＦ信号入力端子を設けて第２の差動信号を入力し、
前記第１及び第２の周波数変換器の各出力負荷回路の出力信号端子から、前記第１の差動信号と前記第２の差動信号の混合信号を第３の差動信号として取り出す
ことを特徴とする周波数変換器。
請求項１または２に記載の周波数変換器において、
前記出力負荷回路は、ベース及びコレクタ端子を共通にした第１のＰＮＰトランジスタと、この第１のＰＮＰトランジスタとエミッタ及びベースが共通接続された第２のＰＮＰトランジスタから成り、
前記第１及び第２のＰＮＰトランジスタの共通エミッタ端子は前記電源端子に接続され、
前記第１のＰＮＰトランジスタの共通接続されたベース及びコレクタ端子は前記第２の伝送線路の前記キャパシタを介して接地された端子側に接続され、
前記第２のＰＮＰトランジスタのコレクタ端子は前記出力信号端子に接続されて、前記出力信号端子から混合信号を取り出す
ことを特徴とする周波数変換器。
請求項１または２に記載の周波数変換器において、
前記出力負荷回路は、第１のＰＮＰトランジスタと、この第１のＰＮＰトランジスタとエミッタ及びベースが共通接続された第２のＰＮＰトランジスタから成り、
前記第１及び第２のＰＮＰトランジスタの共通エミッタ端子は前記電源端子に接続され、
前記第１のＰＮＰトランジスタのコレクタ端子は第２の伝送線路のキャパシタを介して接地された端子側に接続され、
前記第２のＰＮＰトランジスタのコレクタ端子はベースと共通接続され、かつ定電流源に接続され、
前記第１のＰＮＰトランジスタのコレクタ端子に出力信号端子が設けられて、出力信号端子から混合信号を取り出す
ことを特徴とする周波数変換器。
請求項２に記載の周波数変換器において、
コレクタ端子が前記第２の周波数変換器の出力負荷回路側に接続され、エミッタ端子が前記第１の周波数変換器の前記トランジスタ対の共通エミッタ端子に接続された第１のリファレンス用ＮＰＮトランジスタと、
コレクタ端子が前記第１の周波数変換器の出力負荷回路側に接続され、エミッタ端子が前記第２の周波数変換器の前記トランジスタ対の共通エミッタ端子に接続された第２のリファレンス用ＮＰＮトランジスタと、
前記第１及び第２のリファレンス用トランジスタのベース端子に接続されたバイアス供給手段としての電源と
をさらに備えたことを特徴とする周波数変換器。
請求項１から５までにいずれか１項に記載の周波数変換器において、
前記トランジスタ対を構成するＮＰＮトランジスタをＮＭＯＳトランジスタとし、ベース端子をゲート端子、エミッタ端子をソース端子、コレクタ端子をドレイン端子と置き換えた
ことを特徴とする周波数変換器。
請求項３から５までにいずれか１項に記載の周波数変換器において、
前記出力負荷回路を構成するＰＮＰトランジスタをＰＭＯＳトランジスタとし、ベース端子をゲート端子、エミッタ端子をソース端子、コレクタ端子をドレイン端子と置き換えた
ことを特徴とする周波数変換器。
請求項３から５までにいずれか１項に記載の周波数変換器において、
前記トランジスタ対を構成するＮＰＮトランジスタをＮＭＯＳトランジスタとし、前記出力負荷回路を構成するＰＮＰトランジスタをＰＭＯＳトランジスタとし、それぞれエミッタ端子をソース端子、コレクタ端子をドレイン端子と置き換えた
ことを特徴とする周波数変換器。