JP5344890B2 - 周波数変換器 - Google Patents
周波数変換器 Download PDFInfo
- Publication number
- JP5344890B2 JP5344890B2 JP2008291085A JP2008291085A JP5344890B2 JP 5344890 B2 JP5344890 B2 JP 5344890B2 JP 2008291085 A JP2008291085 A JP 2008291085A JP 2008291085 A JP2008291085 A JP 2008291085A JP 5344890 B2 JP5344890 B2 JP 5344890B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- frequency converter
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
図1は、この発明の実施の形態1に係る周波数変換器を示す回路図である。図1に示す周波数変換器は、エミッタ端子とコレクタ端子をそれぞれ共通にした局発(LO)信号入力用第1のNPNトランジスタ2a及び第2のNPNトランジスタ2bから成るトランジスタ対3と、一方の端子がトランジスタ対3の共通エミッタ端子に接続され、他方の端子が接地された第1の伝送線路5aと、一方の端子がトランジスタ対3の共通コレクタ端子に接続され、他方の端子がキャパシタ6を介して接地した第2の伝送線路5bと、一方の端子が第2の伝送線路5bのキャパシタ6を介して接地した端子に接続され、他方の端子が電源(Vcc)端子1に接続された出力負荷回路7と、第1のNPNトランジスタ2aと第2のトランジスタ2bのベース端子に接続されてバイアスを供給するバイアス回路4とから成り、トランジスタ対3の共通エミッタ端子に第1の単相信号を入力する高周波(RF)信号入力端子8を設け、かつ第1のNPNトランジスタ2a及び第2のNPNトランジスタ2bのベース端子に、第1の差動信号を入力するLO信号入力端子9a及び9bを設けると共に、出力負荷回路7から、第1の単相信号と第1の差動信号の混合信号を取り出す出力信号端子10を設けている。
図2は、この発明の実施の形態2に係る周波数変換器を示す回路図である。図2において、1は電源(Vcc)端子、2a、2b、2c、2dは局発(LO)信号入力用トランジスタ、3a、3bはLO信号入力用トランジスタ2a、2b及び2c、2dから成るトランジスタ対、4はLO信号入力用トランジスタ2a、2b、2c、2dにバイアスを供給するバイアス回路、5a、5b、5c、5dは伝送線路、6a、6bはキャパシタ、7a、7bは出力負荷回路、8a、8bは高周波(RF)信号入力端子、9a、9bはLO信号入力端子、10a、10bは出力信号端子である。
図3は、この発明の実施の形態3に係る周波数変換器を示す回路図であり、実施の形態1及び2における出力負荷回路7(7a及び7b)の具体的な構成を示したものである。図3において、図2と同一部分は同一符号を付しその説明は省略する。図3に示す周波数変換器において、第1の周波数変換器の出力負荷回路7aは、ベース及びコレクタ端子を共通にした第1のPNPトランジスタ11aとこの第1のPNPトランジスタ11aとエミッタが共通接続された第2のPNPトランジスタ11bから成り、第1及び第2のPNPトランジスタ11a及び11bの共通エミッタ端子は電源端子1に接続され、第1のPNPトランジスタ11bの共通接続されたベース及びコレクタ端子は第2の伝送線路5bのキャパシタ6aを介して接地された端子側に接続され、第2のPNPトランジスタ11bのコレクタ端子は出力信号端子10aに接続されて、出力信号端子10aから混合信号を取り出すようになされている。
図4は、この発明の実施の形態4に係る周波数変換器を示す回路図であり、実施の形態1及び2における出力負荷回路7(7a及び7b)の実施の形態3とは異なる具体的な構成を示したものである。図4において、図2と同一部分は同一符号を付しその説明は省略する。図4に示す周波数変換器において、出力負荷回路7aは、第1のPNPトランジスタ11eと、この第1のPNPトランジスタ11eとエミッタ及びベースが共通接続された第2のPNPトランジスタ12から成り、第1及び第2のPNPトランジスタ11e及び12の共通エミッタ端子は電源端子1に接続され、第1のPNPトランジスタ11eのコレクタ端子は第2の伝送線路5bのキャパシタ6aを介して接地された端子側に接続され、第2のPNPトランジスタ12のコレクタ端子はベースと共通接続され、かつ定電流源13に接続され、第1のPNPトランジスタ11eのコレクタ端子に出力信号端子10aが設けられて、出力信号端子10aから混合信号を取り出すようになされている。
図5は、この発明の実施の形態5に係る周波数変換器を示す回路図である。図5において、図2と同一部分は同一符号を付しその説明は省略する。本実施の形態5における周波数変換器は、実施の形態2における第1及び第2の周波数変換器に、コレクタ端子が電源1に接続され、エミッタ端子がトランジスタ対3a及び3bの共通エミッタ端子に接続されたリファレンス用トランジスタ14a及び14bと、リファレンス用トランジスタ14a及び14bのベース端子に接続され、リファレンス用トランジスタ14a及び14bに流すバイアス電流を決定するためのバイアス供給手段としての電源15とを付加したものであり、周波数変換動作は実施の形態2と同一である。
図6は、この発明の実施の形態6に係る周波数変換器を示す回路図である。図6において、図5と同一部分は同一符号を付しその説明は省略する。本実施の形態6における周波数変換器は、図5に示すリファレンス用トランジスタ14aのコレクタ端子を出力負荷回路7b側に、リファレンス用トランジスタ14bのコレクタ端子を出力負荷回路7a側にそれぞれ接続したものである。
実施の形態1〜6においては、トランジスタ対3(3a及び3b)を構成するトランジスタを接合型バイポーラトランジスタ(NPN)として記載したが、これらが電界効果トランジスタ(NMOS)としても同一の動作及び同様の効果が得られる。この場合には、コレクタはドレイン、エミッタはソース、ベースはゲートと置き換えればよい。
Claims (8)
- エミッタ端子とコレクタ端子をそれぞれ共通にした局発信号入力用第1のNPNトランジスタ及び第2のNPNトランジスタから成るトランジスタ対と、
一方の端子が前記トランジスタ対の共通エミッタ端子に接続され、他方の端子が接地された第1の伝送線路と、
一方の端子が前記トランジスタ対の共通コレクタ端子に接続され、他方の端子がキャパシタを介して接地された第2の伝送線路と、
一方の端子が前記第2の伝送線路のキャパシタを介して接地した端子に接続され、他方の端子が電源端子に接続された出力負荷回路と、
前記第1のNPNトランジスタと前記第2のトランジスタのベース端子に接続されてバイアスを供給するバイアス回路と
を備え、
前記トランジスタ対の共通エミッタ端子に第1の単相信号を入力する高周波信号入力端子を設け、かつ前記第1及び前記第2のNPNトランジスタのベース端子に、第1の差動信号を入力するLO信号入力端子を設けると共に、前記出力負荷回路に、前記第1の単相信号と前記第1の差動信号の混合信号を取り出す出力信号端子を設け、
前記第1の伝送線路の線路長を、前記第1の単相信号の周波数に対して、略4分の1の波長とし、
前記第2の伝送線路の線路長を、前記第1の差動信号の2倍の周波数に対して、略4分の1の波長とし、
前記キャパシタのキャパシタンス値を、前記第1の差動信号の2倍の周波数において短絡とみなせる値に設定する
ことを特徴とする周波数変換器。 - 請求項1に記載の周波数変換器を第1の周波数変換器とし、この第1の周波数変換器と同一構成でなる第2の周波数変換器をさらに備え、
前記第1及び第2の周波数変換器の電源端子とLO信号入力用端子を共通とし、
前記第1の周波数変換器のトランジスタ対の第1のNPNトランジスタのベース端子と前記第2の周波数変換器のトランジスタ対の第1または第2のNPNトランジスタのいずれか一方のベース端子とを共通接続すると共に、前記第1の周波数変換器のトランジスタ対の第2のNPNトランジスタと前記第2の周波数変換器のトランジスタ対の第1または第2のNPNトランジスタの他方のベース端子を共通接続し、
前記第1及び第2の周波数変換器のRF信号入力用端子と出力信号端子は共通とせずに前記第1及び第2の周波数変換器にRF信号入力用端子と出力信号端子を独立して設けると共に、
前記LO信号入力端子に第1の差動信号を入力する一方、前記第1及び第2の周波数変換器のトランジスタ対の各共通エミッタ端子にRF信号入力端子を設けて第2の差動信号を入力し、
前記第1及び第2の周波数変換器の各出力負荷回路の出力信号端子から、前記第1の差動信号と前記第2の差動信号の混合信号を第3の差動信号として取り出す
ことを特徴とする周波数変換器。 - 請求項1または2に記載の周波数変換器において、
前記出力負荷回路は、ベース及びコレクタ端子を共通にした第1のPNPトランジスタと、この第1のPNPトランジスタとエミッタ及びベースが共通接続された第2のPNPトランジスタから成り、
前記第1及び第2のPNPトランジスタの共通エミッタ端子は前記電源端子に接続され、
前記第1のPNPトランジスタの共通接続されたベース及びコレクタ端子は前記第2の伝送線路の前記キャパシタを介して接地された端子側に接続され、
前記第2のPNPトランジスタのコレクタ端子は前記出力信号端子に接続されて、前記出力信号端子から混合信号を取り出す
ことを特徴とする周波数変換器。 - 請求項1または2に記載の周波数変換器において、
前記出力負荷回路は、第1のPNPトランジスタと、この第1のPNPトランジスタとエミッタ及びベースが共通接続された第2のPNPトランジスタから成り、
前記第1及び第2のPNPトランジスタの共通エミッタ端子は前記電源端子に接続され、
前記第1のPNPトランジスタのコレクタ端子は第2の伝送線路のキャパシタを介して接地された端子側に接続され、
前記第2のPNPトランジスタのコレクタ端子はベースと共通接続され、かつ定電流源に接続され、
前記第1のPNPトランジスタのコレクタ端子に出力信号端子が設けられて、出力信号端子から混合信号を取り出す
ことを特徴とする周波数変換器。 - 請求項2に記載の周波数変換器において、
コレクタ端子が前記第2の周波数変換器の出力負荷回路側に接続され、エミッタ端子が前記第1の周波数変換器の前記トランジスタ対の共通エミッタ端子に接続された第1のリファレンス用NPNトランジスタと、
コレクタ端子が前記第1の周波数変換器の出力負荷回路側に接続され、エミッタ端子が前記第2の周波数変換器の前記トランジスタ対の共通エミッタ端子に接続された第2のリファレンス用NPNトランジスタと、
前記第1及び第2のリファレンス用トランジスタのベース端子に接続されたバイアス供給手段としての電源と
をさらに備えたことを特徴とする周波数変換器。 - 請求項1から5までにいずれか1項に記載の周波数変換器において、
前記トランジスタ対を構成するNPNトランジスタをNMOSトランジスタとし、ベース端子をゲート端子、エミッタ端子をソース端子、コレクタ端子をドレイン端子と置き換えた
ことを特徴とする周波数変換器。 - 請求項3から5までにいずれか1項に記載の周波数変換器において、
前記出力負荷回路を構成するPNPトランジスタをPMOSトランジスタとし、ベース端子をゲート端子、エミッタ端子をソース端子、コレクタ端子をドレイン端子と置き換えた
ことを特徴とする周波数変換器。 - 請求項3から5までにいずれか1項に記載の周波数変換器において、
前記トランジスタ対を構成するNPNトランジスタをNMOSトランジスタとし、前記出力負荷回路を構成するPNPトランジスタをPMOSトランジスタとし、それぞれエミッタ端子をソース端子、コレクタ端子をドレイン端子と置き換えた
ことを特徴とする周波数変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291085A JP5344890B2 (ja) | 2008-11-13 | 2008-11-13 | 周波数変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291085A JP5344890B2 (ja) | 2008-11-13 | 2008-11-13 | 周波数変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118930A JP2010118930A (ja) | 2010-05-27 |
JP5344890B2 true JP5344890B2 (ja) | 2013-11-20 |
Family
ID=42306288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291085A Active JP5344890B2 (ja) | 2008-11-13 | 2008-11-13 | 周波数変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5344890B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6238400B2 (ja) * | 2013-09-06 | 2017-11-29 | 株式会社デンソー | 高調波ミキサ |
JP2015100078A (ja) * | 2013-11-20 | 2015-05-28 | 三菱電機株式会社 | 周波数変換器 |
JP2017046246A (ja) * | 2015-08-27 | 2017-03-02 | 住友電気工業株式会社 | 電子回路 |
-
2008
- 2008-11-13 JP JP2008291085A patent/JP5344890B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010118930A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7319851B2 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
JP2004180281A (ja) | 直交ミキサ回路及びそれを用いた携帯端末 | |
JP4056739B2 (ja) | 高調波ミクサ | |
JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
JP5128680B2 (ja) | ミキサ回路 | |
JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
TWI617130B (zh) | Down frequency mixer | |
JPH0376609B2 (ja) | ||
JP2009246529A (ja) | 差動単相変換回路 | |
JP4708298B2 (ja) | 送受信回路 | |
JP2008035466A (ja) | モス電界効果トランジスタの増幅度及び雑音度改善回路、並びにこれを利用した周波数混合器と、増幅器及び発振器 | |
JP5344890B2 (ja) | 周波数変換器 | |
US7672658B2 (en) | Frequency-converting circuit and down converter with the same | |
US7616937B2 (en) | Subharmonic mixer capable of reducing noise and enhancing gain and linearlty | |
US7227406B2 (en) | Differential amplifier for balanced/unbalanced converter | |
JP2009272864A (ja) | 信号処理回路 | |
JP2005057629A (ja) | ミキサ回路 | |
JP2005184141A (ja) | ミキサ回路、送信機、及び受信機 | |
JP2000059147A (ja) | ミキサー回路 | |
JP2005236600A (ja) | 高周波2逓倍回路 | |
WO2003079538A1 (fr) | Convertisseur de frequence | |
JP4772723B2 (ja) | 高周波受信機 | |
JP2015100078A (ja) | 周波数変換器 | |
KR101045541B1 (ko) | 전류 미러링을 이용한 믹서 | |
JP2009164704A (ja) | 周波数変換回路、無線通信装置およびシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5344890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |