JP2007281379A - 積層インダクタ - Google Patents

Abstract

【課題】巻数を多くすることで高インダクタンスが得られ、Ｑ値の低下並びに損失の増大を防ぎ、しかも低背化が可能な、特にパワー用インダクタに適した構造を実現する。
【解決手段】電気絶縁性を有する磁性層と内部導体層が交互に積層され、前記内部導体層の巻線パターンを順次接続することにより、電気絶縁体中で積層方向に重畳しながら周回するコイルが形成され、該コイルの両端がそれぞれ積層体の外表面に引き出され外部電極１４に接続される構造の積層インダクタ１０である。内部導体層の巻線パターン２０は８の字状をなし、該８の字状の巻線パターンによる２つの内側磁路が和動接続となるようにすると共に、積層体内で巻線パターンによって形成されるコイルの外側領域の全て、もしくは一部を非磁性体として、コイル外側領域を通る磁束を減少させる。
【選択図】図１

Description

本発明は、積層構造のインダクタに関し、更に詳しく述べると、内部導体層の巻線パターンを８の字状にすることにより、積層数が少なくても高いインダクタンスが得られるようにした積層インダクタに関するものである。この積層インダクタは、特にモバイル用途のパワー用インダクタに好適である。

ＤＣ−ＤＣコンバータなどの電源回路に使用されるパワー用インダクタは、かつては磁気コアにコイルを巻線する構成が一般的であったが、近年の電源回路部品の小型化、薄型化の要望に沿い、積層構造のチップ部品が開発され実用化されている。このような積層構造のパワー用インダクタは、モバイル系携帯機器の電源に使用されることが多く、小型とはいえＤＣ−ＤＣコンバータの構成部品の中では最も大きな部品である。これまでは１ｍｍ程度の高さのチップが多用されていたが、最近、０．８ｍｍあるいは０．５ｍｍというように、更なる低背化の要求が増加しつつある。

積層インダクタは、電気絶縁性を有する磁性層と内部導体層が交互に積層され前記内部導体層の巻線パターンを順次接続することにより、電気絶縁体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ積層体チップ外表面に引き出され外部電極に接続される構造である。つまり、磁性体からなる積層体中にコイルが埋設されている状態である。ここで、磁性層や内部導体層は、例えばスクリーン印刷の技法などを駆使して形成され積層される。

従来の積層インダクタは、一般に１層当たり１ターン未満（例えば１／２ターンあるいは３／４ターンなど）の巻線パターンを有する内部導体層を積層し順次接続することでコイルを形成することが多い（例えば、特許文献１参照）。しかし、このような構成では、低背構造で巻数（内部導体層の数）を多くすることが困難なため、高インダクタンスは得られ難い。

ところで携帯電話機などの小型モバイル機器の液晶バックライトには白色ＬＥＤが多用されている。この種の液晶バックライトのＬＥＤ点灯用昇圧コンバータ電源は、電圧が高く（約１５Ｖ）電流が少ない（約２０ｍＡ）特徴があり、高インダクタンスのパワー用インダクタが要求されている。このような用途には、高インダクタンスを得にくいため、上記のような従来構造の積層インダクタは不向きである。

少ない積層数で高いインダクタンスの積層インダクタを得る技術として、積層体チップ内に２個のコイルを並列に配置し、それら２個のコイルを電流が互いに反対方向に流れるようにした構成が提案されている（特許文献２参照）。しかし、この巻線構成の場合、Ｑ値が下がり、損失が大きくなる問題がある。
特公平６−５６８１２号公報 特開平９−６３８４８号公報

本発明が解決しようとする課題は、巻数を多くすることで高インダクタンスが得られ、しかもＱ値の低下並びに損失の増大を防ぎ、低背化が可能で、特にパワー用インダクタに適した構造を実現することである。

本発明は、電気絶縁性を有する磁性層と内部導体層が交互に積層され、前記内部導体層の巻線パターンを順次接続することにより、電気絶縁体中で積層方向に重畳しながら周回するコイルが形成され、該コイルの両端がそれぞれ積層体の外表面に引き出され外部電極に接続される構造の積層インダクタにおいて、前記内部導体層の巻線パターンが８の字状をなし、該８の字状の巻線パターンによる２つの内側磁路が和動接続となるようにすると共に、積層体内で巻線パターンによって形成されるコイルの外側領域の全て、もしくは一部を非磁性体として、コイル外側領域を通る磁束を減少させるようにしたことを特徴とする積層インダクタである。

また本発明は、電気絶縁性を有する磁性層と内部導体層が交互に積層され、前記内部導体層の巻線パターンを順次接続することにより、電気絶縁体中で積層方向に重畳しながら周回するコイルが形成され、該コイルの両端がそれぞれ積層体の外表面に引き出され外部電極に接続される構造の積層インダクタにおいて、前記内部導体層は複数個の８の字状の巻線パターンを並置した構造であり、それら８の字状の巻線パターンによる内側磁路が和動接続となるように、積層方向の始めと終わりの部分に磁性体領域と非磁性体領域を選択的に形成すると共に、積層体内で巻線パターンによって形成されるコイルの外側領域の全て、もしくは一部を非磁性体として、コイル外側領域を通る磁束を減少させるようにしたことを特徴とする積層インダクタである。

ここで全ての内部導体層の８の字状の巻線パターンの外側部分の全て、もしくは一部、及び重畳している巻線パターン間及びその外側部分の全て、もしくは一部を非磁性体にする構成が好ましい。巻線パターンの幅の一部を外側に向けて積層体外表面に達するまで拡げることにより、コイルの外側を非磁性とし、巻線パターンの外側を通る磁束を遮断することができる。

前記８の字状の巻線パターンの中央の隣接パターン間は、非磁性体にするのがよいが、磁性体であってもかまわない。

積層体内の積層方向に垂直な面全体が非磁性層からなるギャップ構造を該積層体内に形成するのがよい。このギャップ構造は、直流重畳特性の改善に寄与するものであり、１層でもよいが、複数層、積層方向の中心に関し対称に配置するのが好ましい。

この積層インダクタは、特にＤＣ−ＤＣコンバータなどの電源回路に使用されるモバイル用途のパワー用インダクタに好適である。

本発明に係る積層インダクタは、８の字状の巻線パターンを積層する構造としたことにより、少ない積層数で多くの巻数を実現でき、そのため低背型でありながらインダクタンスを高くできる。また、内部導体層数が少ないのでコイルの両端外側（積層方向の上部と下部）で磁性層を厚くでき、低背型でありながら磁性体の磁気飽和が起こり難く、直流重畳特性の向上を図ることができる。更に本発明では、８の字状の巻線パターンによって形成されるコイルの外側領域の全て、もしくは一部を非磁性体としているので、巻線パターンの外側領域を通る磁束を減少させることができる。この巻線パターンの外側で発生する磁界は、本来必要とする磁界の一部を打ち消してしまうが、本発明では、この外側磁路を遮断する構成となっているので、Ｑ値の低下を防止でき、損失の増加を抑えることができる。

また本発明に係る積層インダクタは、８の字状の巻線パターンを複数並置し、それら８の字状の巻線パターンによる磁路が和動接続となるように積層する構造であるので、少ない積層数で、より多くの巻数を実現でき、非常に高いインダクタンスが得られる。この場合も、直流重畳特性の向上を図ることができ、Ｑ値の低下を防止でき、損失の増加を抑えることができる。

更に本発明では、内部導体層の巻線パターン間を非磁性にすると、巻線パターンを取り囲む微小磁路（マイナーループ）の発生を防止でき、低バイアス側での交流損失を低減できる。このことは待機電流による損失を小さくできることを意味し、特にモバイル用途では省電力化の点で効果は大きい。また、積層体内にギャップ構造を設けることで、直流重畳特性の改善を図ることができる。

本発明に係る積層インダクタの一実施例を図１に示す。図１において、Ａは内部導体層の平面を、Ｂは磁性層の平面を、Ｃは外観を、Ｄは縦断面を、それぞれ示している。なお図中、斜線は導体（巻線パターン）であり、点々を付した部分は非磁性体を、点々を付していない白地の部分は磁性体を表している。

この積層インダクタ１０は、図１のＣに示すように、ほぼ直方体状をなす表面実装型のチップ部品である。大部分が磁性体からなる積層体チップ１２の内部に２個のコイルが並んで埋設されており、両コイルによる２つの内側磁路が和動接続となり、各コイルの一端が、積層体チップ外表面の両端部に形成されている外部電極１４に電気的に接続されている構造である。

積層体チップ内部のコイルは、複数の内部導体層が８の字状の巻線パターンを備え、該８の字状の巻線パターンによる内側磁路が和動接続となるようにすると共に、８の字状の巻線パターンによって形成されるコイルの外側領域の全てを非磁性体として、巻線パターンの外側磁束を遮断する構造である。

図１の実施例では、Ａに示す６層の内部導体層（第１層目〜第６層目）を、その順に積層する。第２層目〜第５層目は、いずれも完全な８の字状の巻線パターン２０を有する。各８の字状の巻線パターンは、チップ外形線の近傍を通り、中央では交差せず、一方は連続するが他方は途切れたパターンとし、１層当たり２ターンとなる。第１層目と第６層目は、コイルの端末が形成されている層であり、片側（第１層では右半分、第６層では左半分）は１ターンであるが、それらと反対の端末側は３／４ターンとなる。なお、コイル端末部分２１は、外部電極との接続のため、チップの外形線（外表面）まで達する広幅のパターンとなっている。

このような巻線パターンは、直角に屈曲しながら矩形状に巻回されており、導体ペーストを用いてスクリーン印刷することにより形成する。ここでは、巻線パターンの中央の途切れた位置が各内部導体層で少しずつずれており、上下の層でビアホール等の手法を用いて順次連続させる。この６層によって、合計約１１．５ターンのコイルが形成されることになる。なお、４層構造にすると、約７．５ターンのコイルが得られる。

第２層目〜第５層目において、巻線パターンの内側は勿論磁性領域２４であるが、本実施例では、巻線パターンの外側は非磁性領域２６としている。第１層目及び第６層目も同様に、巻線パターンの外側は非磁性領域２６としている。但し、コイル端末の１／２ターン分は、広幅のチップ外形線に達するパターンであるので、これが非磁性領域を兼ねている。

各内部導体層の間には、磁性層を介装する。この磁性層も、本実施例では図１のＢに示すように、巻線パターンの内側に対応する部分は磁性領域２４とし、その外側は非磁性領域２６としている。

このような積層構造にすると、その縦断面は図１のＤに示すようになる。即ち、コイルの外側は全て非磁性領域２６となり、コイルの内側が磁性領域２４となる。即ち、全ての内部導体層の８の字状の巻線パターン２０の外側部分の全て、及び重畳している巻線パターン間及びその外側部分の全てが非磁性領域２６となる。一方の外部電極から他方の外部電極へ通電すると、１つの層の８の字状の巻線パターンには各ループ部分で逆向きの電流が流れ、上下で重畳関係ある各層のループ部分で同じ向きの電流がながれる。このように左右のコイルの内側磁路を和動接続することで、磁束は、矢印で示すように、両方のコイルの内側を逆向きに通るように流れる。ここで、左右のコイルの内側磁路を和動接続する場合は、コイルの外側は本来の磁路としては不要の部分である。この外側部分全体を非磁性領域２６にすることで、外側を通る磁束を減少できる。この巻線パターンの外側で発生する磁界（図１のＤで点線矢印で示すような磁界）は、本来必要とするコイル内側の磁界の一部を打ち消してしまうが、本発明では、この外側磁束を低減できるので、コイル内側の磁界のみを有効に利用することができるようになり、Ｑ値の低下を防止でき、損失の増加を抑えることができるのである。

図２は、他の実施例を示している。Ａはコイル端末部分の内部導体層における巻線パターンを表しており、Ｂは積層体チップの縦断面を表している。図１と同様、コイル端末部分２１の巻線パターンは、ほぼ１／２ターン分（Ｌ型の部分）にわたって外側に向けて幅を拡げ、積層体チップ外表面に達するような形状にする。巻線パターンは導電体（非磁性体）であるので、上下のコイル端末部分をこのような形状にすると、Ｂに示すように、特に非磁性体を印刷しなくても、非磁性体（コイル端末部分）がコイルの外側を取り囲む状態となり、全体が磁性体領域２４であっても、巻線パターン２０の外側磁束をコイル端末部分で遮断することができ、図１の例ほどではないが、ある程度のＱ値の低下（損失の増大）防止効果が得られる。

本発明では、全ての内部導体層の８の字状の巻線パターンの外側部分の全て、もしくは一部、及び重畳している巻線パターン間及びその外側部分の全て、もしくは一部を非磁性領域とすればよく、内部構造は適宜変更できる。その例を図３に示す。

図３のＡは、全ての内部導体層の８の字状の巻線パターン２０の外側部分の全てを非磁性領域２６とした例であり、図３のＢは、重畳している巻線パターン間及びその外側部分の全てを非磁性領域２６とした例である。

図３のＣ，Ｄは、図１と同様、全ての内部導体層の８の字状の巻線パターン２０の外側部分の全て、及び重畳している巻線パターン間及びその外側部分の全てを非磁性領域２６にすると共に、８の字状の巻線パターン２０の中央の隣接パターン間も非磁性体領域２６としている。Ｄでは重畳している巻線パターン間も非磁性体領域２６としている。

図３のＥ，Ｆは、図１と同様、全ての内部導体層の８の字状の巻線パターン２０の外側部分の全て、及び重畳している巻線パターン間及びその外側部分の全てを非磁性領域２６にすると共に、積層体内の積層方向に垂直な面全体が非磁性層からなるギャップ構造２８を積層体チップ内に形成した例である。Ｅでは、単一のギャップ構造２８を積層体方向の中心に設けており、Ｆでは、ギャップ構造２８を２層、積層方向の中心に関し対称に配置している。

図１あるいは図３に示す例のように、非磁性領域２６によって巻線パターン２０を取り囲む微小磁路（マイナーループ）の発生を防止でき、低バイアス側での交流損失を低減できる。このことは待機電流による損失を小さくできることを意味し、特にモバイル用途での省電力化に大きく貢献できる。また、図３のＥ，Ｆに示すように、積層体チップ内に設けるギャップ構造２８は、インダクタンス値を調整する機能を果たし、それによって直流重畳特性の改善を図ることができる。

なお、磁性体部分は磁性フェライトのペーストを印刷し、非磁性体部分は比透磁率がほぼ１の非磁性フェライトペーストを印刷することで形成できる。この種の積層インダクタは、縦横に多数のパターンを印刷積層し、裁断して、焼成し、外部電極を形成し焼き付けるといった従来同様の方法で製造すればよい。

図４は本発明に係る積層インダクタの更に他の実施例を示す説明図である。ここでも、図中、斜線は導体（巻線パターン）であり、点々を付した部分は非磁性体を、点々を付していない白地の部分は磁性体を表している。

この例は、内部導体層が２個の８の字状の巻線パターン２０を並置した構造であり、それら８の字状の巻線パターン２０による内側磁路が和動接続となるように、積層方向の始めと終わりの部分に磁性体領域２４と非磁性体領域２６を選択的に形成すると共に、前記各８の字状の巻線パターン２０によって形成されるコイルの外側領域の全て、もしくは一部を非磁性領域２６にして、巻線パターン２０の外側を通る磁束を遮断するように構成している。

ここでは内部導体層（図４のＢ）を１層のみ描いてあるが、図１と同様、複数層積層する。２組の８の字状の巻線パターンを、上下層で順次接続することで合計４個のコイルを並設すると共に、最上層（もしくは最下層）の並置されている２組の８の字状の巻線パターン同士を接続し、最下層（もしくは最上層）の並置されている２組の８の字状の巻線パターンのそれぞれの端部をコイル端末として外部電極に接続する。コイルの上部には、Ａに示すように、チップの長辺を２分するような磁性領域２４を設け、コイルの下部には、Ｃに示すように、チップの短辺を２分するような磁性領域２４を設けて、コイル内側磁路を規制する。つまり、これらの磁性領域２４によって、コイルの上部は短辺方向の、コイルの下部は長辺方向の磁路が形成される。なお、内部導体層の間に設ける磁性層は、Ａに示すように、チップの長辺を２分するような磁性領域を有するものとする。

このように積層し、巻線パターンを順次接続して、一方の外部電極から他方の外部電極に通電すると、図４のＤで矢印で示すように積層体チップ１２内で、４つのコイルの内側を順に連続して磁束が通ることになる。内部導体層１層当たり約４ターンのコイルが形成されるため、積層数が少なくても高いインダクタンスを得ることができる。

この実施例は、１層当たり８の字状の巻線パターンを２個並置しているが、それ以上の個数の８の字状の巻線パターンを配置することもできる。その場合も、各８の字状の巻線パターンによる内側磁路が和動接続となるように、積層方向の始めと終わりの部分に磁性体領域と非磁性体領域を選択的に形成する。

本発明に係る積層インダクタの一実施例を示す説明図。 その変形例の縦断面図。 本発明に係る積層インダクタの他の実施例を示す説明図。 本発明に係る積層インダクタの更に他の実施例を示す説明図。

符号の説明

１０ 積層インダクタ
１２ 積層体チップ
１４ 外部電極
２０ 巻線パターン
２４ 磁性領域
２６ 非磁性領域

Claims (6)

1. 電気絶縁性を有する磁性層と内部導体層が交互に積層され、前記内部導体層の巻線パターンを順次接続することにより、電気絶縁体中で積層方向に重畳しながら周回するコイルが形成され、該コイルの両端がそれぞれ積層体の外表面に引き出され外部電極に接続される構造の積層インダクタにおいて、前記内部導体層の巻線パターンが８の字状をなし、該８の字状の巻線パターンによる２つの内側磁路が和動接続となるようにすると共に、積層体内で巻線パターンによって形成されるコイルの外側領域の全て、もしくは一部を非磁性体として、コイル外側領域を通る磁束を減少させるようにしたことを特徴とする積層インダクタ。
2. 電気絶縁性を有する磁性層と内部導体層が交互に積層され、前記内部導体層の巻線パターンを順次接続することにより、電気絶縁体中で積層方向に重畳しながら周回するコイルが形成され、該コイルの両端がそれぞれ積層体の外表面に引き出され外部電極に接続される構造の積層インダクタにおいて、前記内部導体層は複数個の８の字状の巻線パターンを並置した構造であり、それら８の字状の巻線パターンによる内側磁路が和動接続となるように、積層方向の始めと終わりの部分に磁性体領域と非磁性体領域を選択的に形成すると共に、積層体内で巻線パターンによって形成されるコイルの外側領域の全て、もしくは一部を非磁性体として、コイル外側領域を通る磁束を減少させるようにしたことを特徴とする積層インダクタ。
3. 全ての内部導体層の８の字状の巻線パターンの外側部分の全て、もしくは一部、及び重畳している巻線パターン間及びその外側部分の全て、もしくは一部を非磁性体とした請求項１又は２記載の積層インダクタ。
4. 巻線パターンの幅の一部を外側に向けて積層体外表面に達するまで拡げることにより、コイルの外側を非磁性とし、巻線パターンの外側を通る磁束を遮断するようにした請求項１又は２記載の積層インダクタ。
5. ８の字状の巻線パターンの中央の隣接パターン間を磁性体とする請求項１乃至４のいずれかに記載の積層インダクタ。
6. 積層体内の積層方向に垂直な面全体が非磁性層からなるギャップ構造を該積層体内に形成し、該ギャップ構造を複数層、積層方向の中心に関し対称に配置する請求項１乃至５のいずれかに記載の積層インダクタ。
   

Images