KR20130031083A

KR20130031083A - 적층형 인덕터

Info

Publication number: KR20130031083A
Application number: KR1020110094795A
Authority: KR
Inventors: 이한
Original assignee: 삼성전기주식회사
Priority date: 2011-09-20
Filing date: 2011-09-20
Publication date: 2013-03-28

Abstract

본 발명은 적층형 인덕터에 관한 것으로서, 복수개의 자성체시트가 적층된 적층체; 상기 자성체시트에 형성된 내부 전극 패턴으로 구성된 코일부; 상기 자성체시트의 사이에 형성되며, 내측이 중공된 에어갭; 및 상기 적층체의 양단에 형성된 외부단자;를 포함한다.
본 발명에 따르면, 적층되는 자성체시트의 사이에 부분적으로 빈 공간이 형성된 에어갭이 형성되어 자성체의 자기포화에 의한 급격한 인덕턴스의 저하를 방지할 수 있고, 비자성체시트의 삽입시 소모되는 재료를 절감할 수 있는 이점이 있다.

Description

적층형 인덕터{MULTILAYER INDUCTOR}

본 발명은 적층형 인덕터에 관한 것으로, 더욱 상세하게는 적층되는 자성체시트 사이에 부분적으로 가운데 영역이 비어있는 갭을 형성함으로써, 인덕턴스의 저하를 제어할 수 있는 적층형 인덕터에 관한 것이다.

최근의 전자기기의 소형화 및 고성능화에 따라 CPU나 각종 LSI등이 고성능화, 고주파수화 되고 있지만 이에 수반하여 소비전력이 늘어나고 있다. 이러한 고효율화의 요구에 동작전압이 낮아지는 경향이며 사용 전류가 높아지고 있다.

따라서, 소형화 및 고성능화가 요구됨에 따라 인덕터 소자는 적층형 인덕터 소자가 많이 사용되고 있다.

적층형 인덕터는 주로 휴대기기 내 DC-DC 컨버터와 같은 전원회로에 사용되며, 현재 DC-DC 컨버터의 고주파화 및 소형화에 따라 기존의 권선형 초크 코일(Choke Coil)을 대신하여 사용이 증대되고 있다.

그런데, 적층형 인덕터의 경우 권선형 인덕터에 비해 전류인가에 따른 인덕턴스 값의 변화가 크다는 단점이 있다.

이는, 페라이트 시트로 제작된 적층형 인덕터에 Ag 페이스트를 사용하여 코일을 구현하는데, 자속이 Ag 주변에 집중되어, 페라이트 시트 자성체의 자화가 빠르게 일어나므로, 급격한 인덕턴스 저하(DC-Bias 특성 저하)가 발생하게 된다.

이러한 급격한 인덕턴스 저하를 방지하기 위하여 종래에는 복수의 자성체 시트에 내부 도체 패턴을 인쇄한 후 적층하는 구조에 있어서, 자성체 시트의 사이에 비자성체 시트를 적층하여 자성체의 자기포화를 지연시키는 방법을 사용하고 있다.

그러나, 종래 방법에 따른 적층형 인덕터의 구조는 비자성체 시트를 삽입해야하므로 비자성체 시트에 대한 재료비가 발생하여 생산 원가가 증가되는 문제점이 있다.

KR 10-2010-0127878 A

상기와 같은 문제점을 해결하기 위하여 제안된 본 발명은 자성체시트의 사이에 중공 형성된 에어갭을 통하여 자성체의 자기포화에 의한 급격한 인덕턴스의 저하를 방지할 수 있고, 생산원가를 절감할 수 있는 적층형 인덕터를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 실시 예에 따른 적층형 인덕터는 복수개의 자성체시트가 적층된 적층체와, 상기 자성체시트에 형성된 내부 전극 패턴으로 구성된 코일부와, 상기 자성체시트의 사이에 형성되며, 내측이 중공된 에어갭 및 상기 적층체의 양단에 형성된 외부단자를 포함한다.

여기서, 상기 에어갭은 내부 전극 패턴으로부터 내측으로 이격되어 형성될 수 있다.

또한, 상기 적층체는 상기 외부전극과 전기적으로 연결되는 단자를 더 포함할 수 있다.

그리고 상기 자성체시트는 Ni-Zn-Cu페라이트 또는 Ni-Zn페라이트 중 선택된 어느 하나의 재질로 형성될 수 있다.

아울러, 상기 내부 도체 패턴은 Ag, Sn, Ni, Pt, Au, Cu 및 이들의 합금 중 선택된 어느 하나로 형성될 수 있다.

또한, 상기 적층체는 상기 에어갭이 다수개 형성될 수 있다.

상술한 바와 같이 본 발명의 실시예에 따른 적층형 인덕터는 적층되는 자성체시트의 사이에 부분적으로 빈 공간이 형성된 에어갭이 형성되어 자성체의 자기포화에 의한 급격한 인덕턴스의 저하를 방지할 수 있는 이점이 있다.

또한, 비자성체시트 대신에 자성체시트의 사이에 부분적으로 빈 공간이 형성된 에어갭을 통하여 비자성체시트에 대한 재료비를 절감함으로써, 생산원가를 절감할 수 있는 이점이 있다.

도 1은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 적층형 인덕터의 적층체를 나타낸 사시도.
도 3는 본 발명에 따른 적층형 인덕터의 바이어스 특성을 비교한 그래프.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 적층형 인덕터를 나타낸 단면도.

이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.

본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.

도 1은 본 발명의 실시예에 따른 적층형 인덕터를 나타낸 단면도이고, 도 2는 본 발명의 실시예에 따른 적층형 인덕터의 적층체를 나타낸 사시도이다.

도 1 및 도 2에서 보는 바와 같이, 본 발명의 실시예에 따른 적층형 인덕터는 복수개의 자성체시트(112)가 적층된 적층체(100), 상기 자성체시트(112)에 형성된 내부 전극 패턴(111)으로 구성된 코일부(110), 상기 자성체시트(112)의 사이에 형성되며, 내측이 중공된 에어갭(120) 및 상기 적층체(100)의 양단에 형성된 외부단자(140)를 포함한다.

상기 적층체(100)는 복수의 자성체시트(112)가 적층되어 형성될 수 있다.

이때, 상기 자성체시트(112)는 전기절연의 성질을 가지는 Ni-Zn-Cu페라이트 또는 Ni-Zn페라이트 중 선택되는 하나의 재질로 형성될 수 있으며, 상기 선택된 재질로 형성된 페이스트를 도포하여 소성함으로써, 자성체시트(112)를 형성할 수 있다.

여기서, NiZnCu 페라이트는 일반적인 인덕터의 사용 주파수인 수 ㎒ 대역에 알맞으며, 880℃~920℃ 정도에서 소성이 가능한 재질이고, NiZn 페라이트는 포화자화값이 크다는 장점이 있다.

또한, 상기 적층되는 자성체시트(112)들의 상부 및 하부에는 커버층(150)이 적층될 수 있다. 이때, 상기 커버층(150)은 다양한 두께로 형성될 수 있다.

한편, 상기와 같이 형성된 자성체시트(112)에는 내부 도체 패턴(111)과 도전성 비아(미도시)가 형성될 수 있다.

또한, 상기 적층체(100)의 최상층에 적층되는 자성체시트(112)에는 적층체(100)의 양단에 형성된 외부전극(140)과 전기적으로 연결될 수 있도록 단자(131)가 형성될 수 있고, 최하층에 적층되는 자성체시트(112)에도 외부전극(140)과 전기적으로 연결될 수 있는 단자(132)가 형성될 수 있다.

여기서, 각각의 내부 도체 패턴(111)과 단자(131, 132)는 도전성 비아에 의해 접속되어 중첩된 위치에서 주회하는 코일부(110)가 형성될 수 있다.

이때, 상기 내부 도체 패턴(111)과 단자(131, 132) 및 도전성 비아는 도전성 재료인 Ag, Sn, Ni, Pt, Au, Cu 및 이들의 합금 중 선택된 어느 하나의 재질로 형성될 수 있으며, 이 중에서 Ag로 형성되는 것이 바람직하다.

한편, 상기와 같이 적층되는 자성체시트(112)의 사이에는 내측이 중공된 에어갭(121)이 형성될 수 있다.

상기 에어갭(121)은 내부 전극 패턴(111)으로부터 내측으로 일정간격 이격되어 형성될 수 있다.

즉, 상기 에어갭(120)은 내부 전극 패턴(111)과 접속되지 않도록 내부 전극 패턴(111)으로부터 내측으로 일정간격 이격된 중앙부분에 형성될 수 있다.

이때, 에어갭(120)은 자성체시트(112)의 사이가 중공된 틈으로 형성될 수 있다.

상기와 같이 에어갭(120)이 형성된 적층형 인덕터와 비자성체 시트를 삽입한 적층형 인덕터 및 갭이 형성되지 않은 적층형 인덕터의 DC-Bias 특성에 의한 인덕턴스의 변화를 비교해본 결과 도 3에서 보는 바와 같이, 본 발명의 에어갭이 형성된 적층형 인덕터는 갭이 형성되지 않은 적층형 인덕터에 비해 인덕턴스 변화율이 낮은것을 확인할 수 있으며, 비전도성 비자성체 시트를 사용한 적층형 인덕터와 유사한 효과가 나타나는 것을 확인할 수 있다.

이는, 본 발명과 같이 비자성체 시트 대신에 에어갭(120)을 사용하여도 적층형 인덕터의 내부에서 발생하는 자속을 효과적으로 차단함으로써, 인덕턴스의 급격한 변화율을 감소시킬 수 있는 효과가 있다고 할 수 있겠다.

도 4 및 도 5은 본 발명의 다른 실시예에 따른 적층형 인덕터를 나타낸 단면도이다.

도 4 및 도 5에서 보는 바와 같이, 적층형 인덕터는 내부에 상하로 일정간격 이격되도록 복수개의 에어갭(220, 320)이 형성될 수 있다. 이때, 상기 에어갭(220, 320)을 통하여 자속을 차단함으로써, 인덕턴스의 급격한 변화율을 감소시킬 수 있다.

따라서, 종래에는 적층되는 자성체시트의 사이에 비자성체 재질의 시트를 전면에 대하여 삽입함으로써, 직류 중첩 특성(DC-Bias 특성)을 향상시켰으나, 본 발명은 자성체 페이스트를 내부 전극 패턴(111)이 형성된 영역을 포함한 가장자리에만 도포하여 소결 및 소성시 계면의 수축률 차이로 인해 틈이 벌어져 형성된 에어갭(120)을 통하여 자성체의 자기포화에 의한 급격한 인덕턴스의 저하를 방지할 수 있고, 비자성체 재질의 시트 대신에 에어갭을 형성함으로써, 비자성체 재질의 시트의 삽입시 소모되는 재료를 절감할 수 있으므로 생산원가를 절갈할 수 있는 이점이 있다.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.

그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100 : 적층체 110 : 코일부
111 : 내부 전극 패턴 112 : 자성체시트
120, 220, 320 : 에어갭 131, 132 : 단자
140 : 외부전극 150 : 커버층

Claims

복수개의 자성체시트가 적층된 적층체;
상기 자성체시트에 형성된 내부 전극 패턴으로 구성된 코일부;
상기 자성체시트의 사이에 형성되며, 내측이 중공된 에어갭; 및
상기 적층체의 양단에 형성된 외부단자;를 포함하는 적층형 인덕터.
청구항 1항에 있어서,
상기 에어갭은 내부 전극 패턴으로부터 내측으로 이격되어 형성되는 적층형 인덕터.
청구항 1항에 있어서,
상기 적층체는 상기 외부전극과 전기적으로 연결되는 단자를 더 포함하는 적층형 인덕터.
청구항 1항에 있어서,
상기 자성체시트는 Ni-Zn-Cu페라이트 또는 Ni-Zn페라이트 중 선택된 어느 하나의 재질로 형성되는 적층형 인덕터.
청구항 1항에 있어서,
상기 내부 도체 패턴은 Ag, Sn, Ni, Pt, Au, Cu 및 이들의 합금 중 선택된 어느 하나로 형성되는 적층형 인덕터.
청구항 1항에 있어서,
상기 적층체는 상기 에어갭이 다수개 형성되는 적층형 인덕터.