JP6313094B2 - 積層インダクタ - Google Patents

積層インダクタ Download PDF

Info

Publication number
JP6313094B2
JP6313094B2 JP2014075334A JP2014075334A JP6313094B2 JP 6313094 B2 JP6313094 B2 JP 6313094B2 JP 2014075334 A JP2014075334 A JP 2014075334A JP 2014075334 A JP2014075334 A JP 2014075334A JP 6313094 B2 JP6313094 B2 JP 6313094B2
Authority
JP
Japan
Prior art keywords
layer
multilayer inductor
permanent magnet
magnetic
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014075334A
Other languages
English (en)
Other versions
JP2015198159A (ja
Inventor
大介 松林
大介 松林
北岡 幹雄
幹雄 北岡
健二 奥田
健二 奥田
美那子 鈴木
美那子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2014075334A priority Critical patent/JP6313094B2/ja
Publication of JP2015198159A publication Critical patent/JP2015198159A/ja
Application granted granted Critical
Publication of JP6313094B2 publication Critical patent/JP6313094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

本発明は、パワーインダクタ等として用いられる積層インダクタに関するものである。
近年、電源回路部品の小型化、薄型化の要請に伴い、DC−DCコンバータなどの電源回路に使用されるインダクタとして、積層構造のチップインダクタが開発され実用化されている。
このような積層インダクタは、電気絶縁性の磁性体層と導体パターンが交互に積層されるとともに、上記導体パターンが積層方向に順次接続されることにより、磁性体中に積層方向に重畳しながら螺旋状に周回するコイルが形成され、当該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出されたものである。
一方、近年小型化を要求するモバイル市場においては、使用される電源のスイッチング周波数の上昇、およびその処理性能向上に合わせてインダクタに流す電流値が増加していることから、大電流化や低負荷時の低損失化の要請が強くなっている。
これに対して、上記積層インダクタは、一般的に上記磁性体として用いられているNiZnフェライトの飽和磁束密度が、金属磁性体を圧粉した材料に比べて1/2〜1/3程度であるために、直流重畳特性に劣る傾向にあり、よって大電流化にはこれが弱点となるものの、低損失化に対しては非常に優位性を有している。しかも、積層工法という簡易な製造方法によって安価に量産できるとともに、得られたチップ形状が実装性にも優れるという利点を有している。
そこで、上記磁性体の飽和を抑制して直流重畳特性を改善する構造として、例えば下記特許文献1においては、図7に見られるような、磁性体20内に埋設されたコイル21の内方に永久磁石22を配置し、コイル21から励磁する磁束Xを永久磁石22が発する逆方向のバイアス磁束Yによって打ち消すことにより、磁性体20の飽和を抑制して直流重畳特性を改善したインダクタンス素子が提案されている。
しかしながら、上記従来のインダクタンス素子にあっては、同図に示すようにコイル21内に永久磁石22がコイル21から発生する磁束を遮るように配置されているために、上記永久磁石22としてパーミアンス係数が低い場合や、材料によって傾向が異なるがその環境温度によっては、減磁してしまうという問題点があった。
また、上記永久磁石22が、磁束Xを遮る磁気ギャップとしても作用するために、磁性体20の飽和抑制効果と、積層インダクタとしてのインダクタンスの調整とを両立させることが難しいという問題点もあった。
特開2002−170715号公報
本発明は、上記事情に鑑みてなされたものであり、バイアス磁束を発する永久磁石によって直流重畳特性を改善することができ、よって大電流化および低損失化に対応することが可能になる積層インダクタを提供することを課題とするものである。
上記課題を解決するため、請求項1に記載の発明は、複数の電気絶縁性の磁性体層および導電パターンが積層され、各々の上記導電パターンが当該導電パターン間に介装された非磁性体層のビア穴を通じて上記積層方向に順次接続されることにより上記磁性体層内に螺旋状に周回するコイルが形成された積層インダクタにおいて、上記導電パターンの上記積層方向の最上層の直上および最下層の直下に、平面視において上記導電パターンの全周に沿って延在するとともに、上記コイルによって励磁される当該コイル内の磁束の方向と逆方向の磁束を発するように着磁された環状の永久磁石層を配置し、かつ上記永久磁石層の外周と当該積層インダクタの外周縁との間に、全周にわたって非磁性体層を配置したことを特徴とするものである。
また、請求項2に記載の発明は、請求項1に記載の発明において、上記永久磁石層の外周と当該積層インダクタの外周縁との間に加えて、さらに上記導電パターン間に介装された上記非磁性体層の外周と当該積層インダクタの外周縁との間に、全周にわたって非磁性体層を配置したことを特徴とするものである。
請求項1または2に記載の発明によれば、コイルによって励磁される磁束の方向と逆方向の磁束を発するように着磁された環状の永久磁石層を、コイルから発生する磁束が通過し難い導電パターンの積層方向の最上層の直上および最下層の直下に配置しているために、コイルからの磁束による永久磁石層の減磁を低減させることができる。
加えて、磁気ギャップとなる非磁性体層を、コイルの内部に配置せずにコイルの外周側にのみ配置しているために、永久磁石層から発生する磁束をコイルの内部の方がコイル外部よりも大きくすることができ、この結果、上記永久磁石層によって効果的に逆バイアスを掛けて直流重畳特性を向上させることにより、磁性体として低損失材料を使用することによる低損失化と併せて大電流化にも対応することができる。
さらに、上記永久磁石層が、磁気ギャップとしても作用しないために、永久磁石層の外周と当該積層インダクタの外周縁との間に、全周にわたって非磁性体層を配置することにより、インダクタンスの調整が可能になる。
したがって、請求項2に記載の発明のように、上記永久磁石層の外周に加えて、さらに導電パターン間に介装された非磁性体層の外周と積層インダクタの外周縁との間に適宜上記非磁性体層を配置することにより、容易に所望のインダクタンスに調整することができる。
本発明に係る積層インダクタの一実施形態を示す縦断面図である。 図1の導電パターン位置における横断面図である。 上記実施形態に示した積層インダクタと永久磁石を配置しない積層インダクタとの直流重畳特性の相違を示すグラフである。 上記実施形態に示した積層インダクタにおける初期状態と低温通電後における直流重畳特性の変化を示すグラフである。 比較例に用いた積層インダクタの構成を示すもので、(a)は(b)のa−a線視横断面図、(b)は縦断面図である。 図5の比較例の積層インダクタにおける初期状態と低温通電後における直流重畳特性の変化を示すグラフである。 従来の磁石入り積層インダクタを示す縦断面図である。
図1および図2は、本発明に係る積層インダクタの一実施形態を示すものである。
この積層インダクタは、複数の電気絶縁性の磁性層1および導電パターン2が積層され、各層の導電パターン2が積層方向に順次接続されることにより、磁性層1によって構成される磁性体内において螺旋状に周回するコイル2が形成されるとともに、コイル2の両端部が外周部に引き出されて外部電極(図示を略す。)に接続された直方体状のもので、上記外部電極が図示されない回路基板のランド部に接続されることにより、面実装されるものである。
ここで、上記積層方向に隣接する導電パターン2間には、導電パターン2の形状に対応した形状を有する電気絶縁性の非磁性体層3が配置され、積層方向に隣接する導電パターン2は、上記非磁性体層3に穿設されたビア穴4を通じて電気的に接続されている。
この積層インダクタにおいては、導電パターン2の積層方向の最上層2aの直上および最下層2bの直下に、それぞれ平面視(すなわちコイル2の軸線方向視)においてコイル2の全周に沿って延在する方形環状の永久磁石層5が配置されている。そして、これら永久磁石層5は、図1中に実線矢印で示すコイル2によって励磁されるコイル2内における磁束の方向Xに対して、点線矢印で示すように逆方向Yの磁束を発するように着磁されている。
また、永久磁石層5の外周とこの積層インダクタの外周縁1aとの間に、全周にわたって磁気ギャップとなる電気絶縁性の非磁性体層6が配置されている。ちなみに、これら非磁性体層6は、厚さ寸法が永久磁石層5の厚さ寸法の1/2以上となるように形成されている。さらに、積層方向の中間部において導電パターン2間に配置された非磁性体層3の外周にも、磁気ギャップとなる電気絶縁性の非磁性体層6が全周にわたって配置されている。
ここで、磁性体層1は、Ni−Znフェライト系材料によって形成され、非磁性体層3、6は、Znフェライト系材料によって形成されるとともに、永久磁石層5は、Baフェライト粉体またはSrフェライト粉体にBi23およびSiO2を添加した低温焼結磁石材料によって形成されている。
以上の構成からなる積層インダクタによれば、コイル2によって励磁されるコイル2内の磁束の方向Xと逆方向Yの磁束を発するように着磁された環状の永久磁石層5を、コイル2から発生する磁束が通過し難い導電パターン2の積層方向の最上層2aの直上および最下層2bの直下に配置しているために、コイル2からの磁束による永久磁石層の減磁を低減させることができる。
これに加えて、磁気ギャップとなる非磁性体層6を、コイル2の内部には配置せずにコイル2の外周側にのみ配置しているために、永久磁石層5から発生する磁束をコイル2の内部の磁性体1に集中させることができる。この結果、永久磁石層5によって効果的に逆バイアスを掛けて直流重畳特性を向上させることができ、よって、磁性体1としてNi−Znフェライト系材料のような低損失材料を使用することによる低損失化と併せて大電流化にも対応することができる。
さらに、永久磁石層5が、磁気ギャップとしても作用しないために、永久磁石層5の外周と積層インダクタの外周縁1aとの間、および積層方向の中間部において導電パターン2間に配置された非磁性体層3の外周に、磁気ギャップとなる非磁性体層6を配置することにより、インダクタンスの調整が可能になる。
さらに、磁性体層1としてNi−Znフェライト系材料を用い、非磁性体層3、6としてZnフェライト系材料を用い、永久磁石層5としてBaフェライト粉体またはSrフェライト粉体にBi23およびSiO2を添加した低温焼結磁石材料を用いているため、磁性体層1、永久磁石層5および非磁性体層3、6の積層体を940℃以下の温度で低温焼結して一体化した後に、永久磁石層5を着磁することにより、容易に製造することができる。
上記実施形態の積層インダクタと、永久磁石層5を配置しない積層インダクタについて、直流重畳特性の相違を検証した。
図4は、この結果を示すもので、上記実施形態の積層インダクタにおいては、Isat(ΔL−30%時点の電流値)が3Aから3.6Aへと、約20%改善されていることが判る。
次いで、永久磁石層の配置が当該永久磁石層の減磁に与える影響を検証するために、上記実施形態に示した積層インダクタと、図5に示すように、コイル2の内部に全面にわたって磁性体層1を遮るように永久磁石5を配置した従来の積層インダクタとについて、初期状態において25℃の温度雰囲気下において測定した直流重畳特性と、使用温度範囲の下限温度である−40℃において定格の1.5倍の電流を瞬時に流した後の直流重畳特性との変化を検証した。
図4は、上記実施形態の積層インダクタの結果を示すものであり、図6は上記従来の積層インダクタの結果を示すものである。
これらの図から、本実施形態の積層インダクタにおいては、直流重畳特性の劣化が見られないのに対して、上記従来の積層インダクタにおいては、大幅な劣化が見られることが判る。
1 磁性体層
2 導電パターン(コイル)
3、6 非磁性体層
4 ビア穴
5 永久磁石層

Claims (2)

  1. 複数の電気絶縁性の磁性体層および導電パターンが積層され、各々の上記導電パターンが当該導電パターン間に介装された非磁性体層のビア穴を通じて上記積層方向に順次接続されることにより上記磁性体層内に螺旋状に周回するコイルが形成された積層インダクタにおいて、
    上記導電パターンの上記積層方向の最上層の直上および最下層の直下に、平面視において上記導電パターンの全周に沿って延在するとともに、上記コイルによって励磁される当該コイル内の磁束の方向と逆方向の磁束を発するように着磁された環状の永久磁石層を配置し、
    かつ上記永久磁石層の外周と当該積層インダクタの外周縁との間に、全周にわたって非磁性体層を配置したことを特徴とする積層インダクタ。
  2. 上記永久磁石層の外周と当該積層インダクタの外周縁との間に加えて、さらに上記導電パターン間に介装された上記非磁性体層の外周と当該積層インダクタの外周縁との間に、全周にわたって非磁性体層を配置したことを特徴とする請求項1に記載の積層インダクタ。
JP2014075334A 2014-04-01 2014-04-01 積層インダクタ Active JP6313094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014075334A JP6313094B2 (ja) 2014-04-01 2014-04-01 積層インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014075334A JP6313094B2 (ja) 2014-04-01 2014-04-01 積層インダクタ

Publications (2)

Publication Number Publication Date
JP2015198159A JP2015198159A (ja) 2015-11-09
JP6313094B2 true JP6313094B2 (ja) 2018-04-18

Family

ID=54547685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014075334A Active JP6313094B2 (ja) 2014-04-01 2014-04-01 積層インダクタ

Country Status (1)

Country Link
JP (1) JP6313094B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175927A (ja) * 2000-12-08 2002-06-21 Tokin Corp 積層インダクタンス素子及びその製造方法
CN104756207B (zh) * 2012-11-01 2017-04-05 株式会社村田制作所 层叠型电感元件
JP6295403B2 (ja) * 2013-06-19 2018-03-20 Fdk株式会社 積層インダクタ

Also Published As

Publication number Publication date
JP2015198159A (ja) 2015-11-09

Similar Documents

Publication Publication Date Title
JP3621300B2 (ja) 電源回路用積層インダクタ
JP5333461B2 (ja) 積層インダクタ
KR101285646B1 (ko) 적층 인덕터
JP5339398B2 (ja) 積層インダクタ
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP2001044037A (ja) 積層インダクタ
KR20130143079A (ko) 통합 갭을 가진 박막 인덕터
JP6380192B2 (ja) 積層型電子部品
JP5974603B2 (ja) インダクタアレイチップ及びdc−dcコンバータ
JP6233246B2 (ja) 積層型電子部品
WO2014155952A1 (ja) 積層インダクタ
KR101565705B1 (ko) 인덕터
KR102030086B1 (ko) 적층 인덕터
KR101853129B1 (ko) 적층형 파워인덕터
JP2007317892A (ja) 積層インダクタ
JP6313094B2 (ja) 積層インダクタ
JP6060368B2 (ja) 積層インダクタ
JP4827087B2 (ja) 積層インダクタ
JPWO2018079142A1 (ja) コイル内蔵多層基板、電源モジュール
KR20130031083A (ko) 적층형 인덕터
JPWO2017175645A1 (ja) Dcdcコンバータモジュールおよびdcdcコンバータ回路
JP2018056190A (ja) 積層型電子部品の製造方法
JP2005191256A (ja) コイル部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170327

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6313094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250