WO2011048873A1 - 積層インダクタ - Google Patents

積層インダクタ Download PDF

Info

Publication number
WO2011048873A1
WO2011048873A1 PCT/JP2010/064771 JP2010064771W WO2011048873A1 WO 2011048873 A1 WO2011048873 A1 WO 2011048873A1 JP 2010064771 W JP2010064771 W JP 2010064771W WO 2011048873 A1 WO2011048873 A1 WO 2011048873A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
magnetic
layer
multilayer
multilayer inductor
Prior art date
Application number
PCT/JP2010/064771
Other languages
English (en)
French (fr)
Inventor
謙一郎 野木
義明 上山
健次 岡部
将孝 小原
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to CN2010800357678A priority Critical patent/CN102473504A/zh
Publication of WO2011048873A1 publication Critical patent/WO2011048873A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer

Definitions

  • the present invention relates to a multilayer inductor used as a choke coil for a power circuit or the like, for example.
  • the multilayer inductor 29 includes the multilayer chip 22 and the multilayer chip 22.
  • the multilayer chip 22 is arranged between a plurality of magnetic layers 23 having a square planar shape and stacked in the thickness direction, and adjacent magnetic layers 23 and 23.
  • a plurality of coil patterns 213 are provided. The coil patterns 213 are connected to each other to form a spiral coil 218. Further, a lead portion reaching the edge of the magnetic layer 23 is connected to the start end and the end of the coil 218 to form a coil conductor.
  • the pair of external electrodes 27 is formed on the end faces of the multilayer chip 22 facing each other, and is connected to the starting end drawing portion 28 and the terminal drawing portion 210 of the coil 218, respectively.
  • the conventional multilayer inductor has a problem that the direct current superposition characteristic is worse than that of the winding inductor.
  • the deterioration of the DC superimposition characteristics of the multilayer inductor is a phenomenon in which the inductance value is significantly reduced due to saturation of magnetic flux density in the magnetic body constituting the choke coil as the value of the DC current to be supplied increases. .
  • Patent Document 1 describes that in a multilayer inductor, all or part of an outer region surrounding a coil pattern is made of a nonmagnetic material.
  • Patent Document 2 in a multilayer inductor, at least a part of a magnetic path portion surrounded by a coil is made of a non-magnetic material, thereby reducing magnetic flux, improving inductance superposition characteristics, and having a high inductance value at high current. Those with are listed.
  • Patent Document 1 when the entire outer periphery of the coil pattern is made of a non-magnetic material, or as described in Patent Document 2, the magnetic path portion surrounded by the coil is made of non-magnetic ceramics. In some cases, it has been found that there is a problem that the initial inductance value is significantly reduced. In addition, as described in Patent Document 1 in order to increase the inductance value, if a part of the non-magnetic material is removed, the magnetic flux is concentrated in the removal region and the magnetic saturation is likely to occur, and the direct current superimposition characteristic is deteriorated. There is.
  • an object of the present invention is to provide a multilayer inductor capable of increasing the inductance value and preventing the Q value from being lowered without impairing the direct current superimposition characteristics.
  • Patent Document 1 As a result of intensive research to achieve the above object, the present inventors, as described in Patent Document 1, in a state in which a non-magnetic material is put in the entire region of the outer periphery of the coil that circulates in the multilayer inductor, In the body chip, it has been found that there are high and low magnetic flux density regions. In order to increase the inductance value L of Patent Document 1, it is considered to remove a part of a non-magnetic material having a constant area. If the non-magnetic material in the region where the magnetic flux density is high is removed, the magnetic flux density is more concentrated in the region and the magnetic saturation state is likely to occur, and the direct current superimposition characteristic is greatly deteriorated.
  • the Q value can be improved by forming the notched region where the nonmagnetic material is removed so as to be in contact with the external electrode.
  • a multilayer inductor used as a choke coil for a power circuit, etc. A plurality of magnetic layers laminated in the thickness direction in a rectangular plane shape; A plurality of coil patterns arranged between adjacent magnetic layers are connected to each other to form a spiral coil and have leading portions reaching the edge of the magnetic layer at the start and end of the coil.
  • a laminate chip having A pair of external electrodes formed on the end face of the multilayer chip and connected to the start and end of the coil conductor; Columnar regions each including a side portion parallel to the lamination direction of the magnetic material and configured only by the magnetic material layer are disposed in the notch portion so as not to contact the coil conductor.
  • Characteristic multilayer inductor [2] The multilayer inductor according to [1], wherein the columnar region is in contact with an external electrode.
  • the structure of the present invention makes it easy for magnetic flux to be generated in a columnar region formed by only the magnetic layers at the four corners of the multilayer chip. That is, the magnetic material characteristics of the columnar region where magnetic flux is hardly generated in the multilayer chip can be utilized. As a result, the inductance value is improved as compared with the conventional multilayer inductor in which the nonmagnetic material layer is arranged on the entire outer periphery of the coil, the direct current superposition characteristic is hardly deteriorated, and the Q value can be further improved.
  • FIG. 1 is a perspective view of a multilayer inductor having a nonmagnetic layer having square cutouts formed at four corners on the outermost periphery according to the first embodiment of the present invention.
  • 2A is a cross-sectional view of the multilayer inductor shown in FIG. 1
  • FIG. 1A is a cross-sectional view of L1-L1 ′ in FIG. 1
  • FIG. 2B is a cross-sectional view of L2-L2 ′ in FIG.
  • FIG. 2 is an element configuration diagram of a multilayer inductor having a nonmagnetic layer in which square notches are formed at four corners on the outermost periphery of the nonmagnetic layer shown in FIG. 1.
  • FIG. 5A is a cross-sectional view of the multilayer inductor shown in FIG. 5, wherein FIG. 5A is a cross-sectional view of L3-L3 ′ in FIG. 5, and FIG. 5B is a cross-sectional view of L4-L4 ′ in FIG. FIG.
  • FIG. 6 is an element configuration diagram of the multilayer inductor shown in FIG. 5 in which a nonmagnetic layer is disposed on the entire outer periphery of the coil. It is a figure which shows the result of having simulated the magnetic flux density distribution in the multilayer surface 216 of the multilayer inductor shown in FIG. Examples, comparative examples, and conventional examples of the present invention are represented by laminated surfaces representing respective forms.
  • (A) shows Example 1 (laminated surface 116 in FIG. 3), (b) Example 2 (lamination surface 117 in FIG. 4), (c) is Comparative Example 1, and (d) is Conventional Example 1. It is a figure showing the inductance change rate when an electric current is added to the laminated inductor of each form example.
  • FIG. 7 is a diagram showing a multilayer inductor without a nonmagnetic layer, which is one of the conventional examples for the present invention, where (a) is a perspective view and (b) is a view of L5-L5 ′ of (a). It is sectional drawing. It is an element block diagram of the laminated body chip
  • FIGS. 1 A first embodiment of the present invention is shown in FIGS. 1 is a perspective view
  • FIG. 2 is a cross-sectional view
  • (a) is a cross-sectional view of L1-L1 ′ of FIG. 1
  • (b) is a cross-sectional view of L2-L2 ′ of FIG. is there.
  • FIG. 3 is an element configuration diagram of the multilayer chip shown in FIG.
  • the first embodiment of the multilayer inductor of the present invention has a rectangular parallelepiped multilayer chip 12 and a pair of external electrodes 17 formed on the end face of the multilayer chip. .
  • the multilayer chip 12 includes a plurality of magnetic layers 13 having a square planar shape and stacked in the thickness direction, and a plurality of coil patterns 113 respectively disposed between adjacent magnetic layers.
  • the coil patterns 113 are connected to each other to form a spiral coil 118.
  • lead portions 18 and 110 reaching the edge of the magnetic layer are connected to the start and end of the coil 118 to form the coil conductor 15.
  • a nonmagnetic layer 14 is disposed in an area outside the spiral coil 118 between the adjacent magnetic layers 13 in the multilayer chip 12 where the coil pattern 113 is disposed. Yes.
  • the nonmagnetic layer 14 has substantially the same outer dimensions as the magnetic layer, and has an annular shape in which square cutout portions 115 are formed at four corners on the outer periphery. At this time, as shown in FIG. 2b, a columnar region 112 made of only a magnetic layer is formed in the notch 115.
  • External electrodes 17 are provided on two opposite side surfaces of the laminated chip 12 so as to be electrically connected to the start and end of the coil by applying silver paste.
  • the surface of the external electrode is subjected to two-layer plating.
  • the main part of the multilayer chip is a magnetic layer made of Ni—Zn—Cu ferrite or the like, and the magnetic layer is formed by stacking a plurality of sheets of a rectangular magnetic layer.
  • a spiral coil is formed inside the multilayer chip, and a non-magnetic layer made of a material such as Zn—Cu-based ferrite is disposed on the outer periphery of the coil.
  • a coil pattern conductor having a shape obtained by dividing a coil turn is screen-printed on a sheet of a magnetic layer as shown in FIG.
  • a coil is formed by conducting and laminating the coil pattern on the magnetic sheet in the thickness direction via the through hole.
  • the coil circulates in a substantially rectangular shape.
  • the non-magnetic layer is formed by screen printing on the outer region of the coil pattern on the magnetic layer sheet. A nonmagnetic layer is in contact with the outer periphery of the coil pattern, and the outer dimension of the nonmagnetic layer is substantially the same as that of the magnetic layer.
  • the nonmagnetic layer is formed with square notches 115 at four corners on the outer periphery, and these notches 115 do not contact the coil pattern.
  • the notch 115 formed in the non-magnetic material 14 has a cross section formed only of the magnetic material layer so as to include a side portion parallel to the lamination direction of the magnetic material layer in the multilayer chip.
  • a square columnar region 112 is formed.
  • it is an effective means to reduce the magnetic flux passing through the external electrode, so that the columnar region 112 is at least so that the magnetic flux passing through the external electrode can be guided to the columnar region. It is formed so as to be in contact with the external electrode on one surface.
  • the columnar region 112 and the external electrode are preferably formed in contact with each other over a wider area in order to improve the Q value.
  • FIG. 4 A second embodiment of the present invention is shown in FIG.
  • the second embodiment of the multilayer inductor of the present invention has a rectangular parallelepiped multilayer chip 12 and a pair of external electrodes 17 formed on the end face of the multilayer chip.
  • the multilayer chip 12 includes a plurality of magnetic layers 13 having a square planar shape and stacked in the thickness direction, and a plurality of coil patterns 113 respectively disposed between adjacent magnetic layers.
  • the coil patterns 113 are connected to each other to form a helical coil.
  • lead portions 18 and 110 reaching the edge of the magnetic layer are connected to the start and end of the coil to form a coil conductor.
  • a non-magnetic layer 14 is disposed between the adjacent magnetic layers 13 in the multilayer chip 12 where the coil pattern 113 is disposed and outside the spiral coil.
  • the nonmagnetic layer 14 has substantially the same outer dimensions as the magnetic layer, and has a ring shape in which triangular notches 115 are formed at four corners on the outer periphery. At this time, the notched portion 115 is formed with a columnar region 16 having a triangular cross-section composed only of a magnetic layer.
  • External electrodes 17 are provided on the two opposing side surfaces of the laminated chip so as to be electrically connected to the start and end of the coil by applying silver paste.
  • the external electrode 17 is subjected to two-layer plating.
  • the main part of the multilayer chip 12 is a magnetic layer made of Ni—Zn—Cu based ferrite or the like, and the magnetic layer is formed by stacking a plurality of sheets of rectangular magnetic layers.
  • a spiral coil is formed inside the multilayer chip, and a nonmagnetic layer 14 made of Zn—Cu ferrite or the like is disposed on the outer periphery of the coil.
  • a coil pattern conductor having a shape obtained by dividing the coil turns is screen-printed on a magnetic sheet.
  • the coil is formed by conducting and laminating the coil pattern on the magnetic sheet in the thickness direction via the through hole.
  • the coil circulates in a substantially rectangular shape.
  • the nonmagnetic layer 14 is formed by screen printing on the outer region of the coil pattern on the magnetic sheet.
  • a nonmagnetic layer is in contact with the outer periphery of the coil pattern, and the outer dimension of the nonmagnetic layer is substantially the same as that of the magnetic layer.
  • the nonmagnetic layer 14 is formed with isosceles triangular notches 115 at four corners on the outer periphery, and the area thereof is the same as the square notch 115 of the first embodiment. This notch 115 does not contact the coil pattern.
  • the notch 115 formed in the nonmagnetic layer 14 has a columnar region having a triangular cross-section configured only by the magnetic layer so as to include a side parallel to the stacking direction of the magnetic layer in the multilayer chip. 16 is formed.
  • the columnar region 16 is formed so as to guide more magnetic flux passing through the external electrode to the columnar region 16. It is formed so as to be in contact with the external electrode 17 on at least one surface. In order to improve the Q value, it can be said that the columnar region 16 and the external electrode 17 are preferably formed in contact with each other over a wider area.
  • FIGS. 5 is a perspective view of the multilayer inductor 20
  • FIG. 6 is a cross-sectional view of the multilayer inductor 20
  • FIG. 7 is an element configuration diagram of the multilayer inductor 20. As shown in FIGS.
  • the multilayer inductor 20 includes a rectangular parallelepiped multilayer chip 22 and a pair of external electrodes 27 formed on the end face of the multilayer chip.
  • the multilayer chip 22 includes a plurality of magnetic layers 23 having a square planar shape and stacked in the thickness direction, A plurality of coil patterns 213 are provided between adjacent magnetic layers. The coil patterns 213 are connected to each other to form a spiral coil 218. Furthermore, lead portions 28 and 210 reaching the edge of the magnetic layer are connected to the start and end of the coil 218 to form a coil conductor 25.
  • a non-magnetic layer 24 is disposed in an area outside the spiral coil 218 between the adjacent magnetic layers 23 in the multilayer chip 22 where the coil pattern 213 is disposed. Yes.
  • the nonmagnetic layer 24 has an outer shape substantially the same as that of the magnetic layer and has an annular shape.
  • the difference from the present invention is that the annular non-magnetic layer 24 is formed with notches 115 at the four corners of the outer periphery of the first and second embodiments of the present invention described above. In other words, the columnar region 112 or 16 consisting only of the magnetic layer is not formed.
  • FIG. 8 is a cross-sectional view of the laminated surface having the single coil pattern 213 (the laminated surface 216 in FIG. 7) in the multilayer chip in which the entire outer region of the substantially C-shaped coil pattern 213 in FIG.
  • the magnetic flux density is indicated by brightness. The lower the magnetic flux density, the higher the brightness is displayed.
  • the simulation was performed assuming that the outer dimension of the magnetic layer was 2.4 ⁇ 2.4 mm.
  • the numerical value of the scale indicates the magnetic flux density, and the unit is T.
  • the magnetic flux density in the four corner regions (in the portion A in FIG. 8) of the multilayer chip is lower than the magnetic flux density in other regions in the multilayer chip.
  • the magnetic flux density in the region in contact with the coil conductor B is high.
  • the magnetic flux density at the four corners of the multilayer chip in FIG. 8 is lower than the magnetic flux density at other regions in the multilayer chip. It can be seen that the region is hard to be magnetically saturated.
  • notches 115 are formed at four corners on the outermost periphery of the nonmagnetic layer disposed in the region outside the coil of the multilayer chip, and only the magnetic layer is formed here.
  • the configured columnar region 112 or 16 is arranged so as not to contact the coil conductor. This structure makes it easy for magnetic flux to be generated in the four corner areas of the multilayer chip, and it is possible to utilize the magnetic properties of the areas where magnetic flux has hardly been generated in the multilayer chip until now. .
  • the inductance value is improved as compared with the conventional multilayer inductor in which the nonmagnetic material layer is inserted on the entire outer periphery of the coil, and the direct current superposition characteristic is hardly deteriorated. You can enjoy the benefits.
  • the notched portion of the non-magnetic layer is formed in a region having a high magnetic flux density, for example, a region in contact with the coil conductor in the simulation results of FIG.
  • a region having a high magnetic flux density for example, a region in contact with the coil conductor in the simulation results of FIG.
  • a notch portion of the nonmagnetic material layer is formed in a region in contact with the external electrode, and a columnar region composed of only the magnetic material layer is disposed in the notch portion.
  • the magnetic flux leaks to the outside of the multilayer chip and easily passes through the external electrode because of the nonmagnetic layer around the entire circumference of the coil.
  • the magnetic flux is more likely to pass through the columnar region than the external electrode.
  • the Q value is improved.
  • Example 1 First, ethyl cellulose and tepineol were added to and kneaded with Ni-Zn-Cu ferrite fine powder after calcining and pulverizing mainly containing FeO 2 , CuO, ZnO, and NiO to prepare a slurry.
  • the slurry was drawn with a doctor blade so as to have a constant thickness, and the dried one was cut into a predetermined printing size to produce a magnetic sheet.
  • through holes were formed at predetermined positions by a method such as punching with a mold or drilling by laser processing.
  • a silver paste was printed on a magnetic sheet using a screen plate having a partial shape of a coil pattern and dried.
  • the non-magnetic paste was prepared by adding ethyl cellulose and tepineol to a calcined and pulverized Zn—Cu ferrite fine powder mainly containing FeO 2 , CuO, and ZnO.
  • the non-magnetic paste was positioned so as to be printed at a predetermined position outside the coil pattern, and screen printing was performed. At this time, the printed pattern shape of the non-magnetic material occupies the outer region of the coil pattern, but square notches are formed at the four corners on the outermost periphery. Due to this notch, a columnar region in which only the magnetic layer is continuous during lamination is formed.
  • tin electrolytic barrel plating is performed to form an external electrode 17 in which a silver electrode layer, a nickel plating layer, and a tin plating layer are laminated in this order, as shown in FIG. A multilayer inductor 10 was obtained.
  • each main part of the multilayer inductor sample of Example 1 obtained above is as follows.
  • Multi-layer inductor dimensions length 3.2mm x width 1.6mm x height 1.6mm
  • Magnetic layer Ni—Zn—Cu-based ferrite
  • Non-magnetic layer disposed on the outer periphery of the coil pattern, and square corners with sides of 0.2 mm are formed at the four corners.
  • Coil 1 turn dimension Long side 2.0mm x Short side 1.0mm Conductor width 0.3mm
  • the laminated surface 116 shown in FIG. 3 is shown in FIG.
  • Example 2 First, ethyl cellulose and tepineol were added to and kneaded with Ni-Zn-Cu ferrite fine powder after calcining and pulverizing mainly containing FeO 2 , CuO, ZnO, and NiO to prepare a slurry.
  • the slurry was drawn with a doctor blade so as to have a constant thickness, and the dried one was cut into a predetermined printing size to produce a magnetic sheet.
  • a through hole is formed in a predetermined position in the magnetic sheet by a technique such as punching with a mold or drilling by laser processing.
  • a silver paste was printed on a magnetic sheet using a screen plate having a partial shape of a coil pattern and dried.
  • the non-magnetic paste was prepared by adding ethyl cellulose and tepineol to a Zn-Cu ferrite fine powder after calcining and pulverizing mainly containing FeO2, CuO and ZnO.
  • the non-magnetic paste was positioned so as to be printed at a predetermined position outside the coil pattern, and screen printing was performed. At this time, the printed pattern shape of the non-magnetic material occupies the outer area of the coil pattern, but isosceles triangular notches are formed at the four corners on the outermost periphery.
  • the area of the notch is the same as the area of the first embodiment, and the notch forms a columnar region in which only the magnetic layer is continuous during lamination.
  • tin electrolytic barrel plating is performed to form an external electrode in which a silver electrode layer, a nickel plating layer, and a tin plating layer are stacked in this order. An inductor 11 was obtained.
  • Multi-layer inductor dimensions length 3.2mm x width 1.6mm x height 1.6mm
  • Magnetic material layer Ni-Zn-Cu ferrite
  • Nonmagnetic material layer An outer periphery of the coil pattern, cut off by a right angled isosceles triangle with two sides sandwiching a right angle between the four corners. Each notch is formed. The area of the notch is the same as that of the first embodiment.
  • Coil 1 turn dimension Long side 2.0mm x Short side 1.0mm Conductor width 0.3mm
  • the laminated surface 117 shown in FIG. 4 is shown in FIG.
  • the non-magnetic paste was prepared by adding ethyl cellulose and tepineol to a Zn-Cu ferrite fine powder after calcining and pulverizing mainly containing FeO2, CuO and ZnO.
  • the non-magnetic paste was positioned so as to be printed at a predetermined position outside the coil pattern, and screen printing was performed. At this time, the printed pattern shape of the non-magnetic material layer occupies the outer area of the coil pattern, but at the substantially central portion of the four straight portions of the coil, 0 is obtained after firing, as in the first and second embodiments. There is a square notch with an area of .04 mm 2 .
  • the notch is disposed in contact with the coil pattern on the inner side and in contact with the outer periphery of the magnetic layer so as to divide the outer region of the coil pattern.
  • a columnar region in which only the magnetic layer is continuous at the time of lamination is formed in the notch.
  • a silver paste is applied to the two opposite side surfaces of the obtained laminate chip by a dip method so as to be connected to the coil lead portion, and heated for 1 hour at about 600 ° C. in the atmosphere and baked to form a pair of silver electrode layers. did. After nickel electrolytic barrel plating was performed on the silver electrode layer, tin electrolytic barrel plating was performed to form an external electrode, whereby the multilayer inductor 21 of Comparative Example 1 was obtained.
  • each main part of the multilayer inductor sample of Comparative Example 1 obtained above is as follows.
  • Multi-layer inductor dimensions length 3.2mm x width 1.6mm x height 1.6mm
  • Magnetic material Ni—Zn—Cu-based ferrite
  • Non-magnetic material layer disposed on the outer periphery of the coil pattern
  • a notch of 0.04 mm 2 is formed at the approximate center of the four sides of the coil. Note that the area of the notch is the same as that in the first and second embodiments.
  • Coil 1 turn dimension Long side 2.0mm x Short side 1.0mm Conductor width 0.3mm
  • a representative surface of Comparative Example 1 is shown in FIG. 9c.
  • the non-magnetic paste was prepared by adding ethyl cellulose and tepineol to a calcined and pulverized Zn—Cu ferrite fine powder mainly containing FeO 2 , CuO, and ZnO.
  • the non-magnetic paste was positioned so as to be printed at a predetermined position outside the coil pattern, and screen printing was performed. At this time, the printed pattern shape of the non-magnetic material has no notch as shown in FIG. 7, and occupies the entire outer area of the coil pattern.
  • magnetic sheets were laminated, the positions were determined so that the coil patterns of adjacent magnetic sheets were connected and connected through through-holes, and press-bonded. This was cut into a predetermined size, heated at 500 ° C.
  • a silver paste is applied to the opposing two side surfaces of the obtained laminated chip by a dip method or the like so as to be connected to the coil lead-out portion, and heated for 1 hour at about 600 ° C. in the atmosphere and baked to form a pair of silver electrode layers. Formed. After nickel electrolytic barrel plating is performed on the silver electrode layer, tin electrolytic barrel plating is performed to form an external electrode in which a silver electrode layer, a nickel plating layer, and a tin plating layer are laminated in this order.
  • the multilayer inductor 20 of the conventional example 1 shown was obtained.
  • each main part of the multilayer inductor sample of Conventional Example 1 obtained above is as follows.
  • Multi-layer inductor dimensions length 3.2mm x width 1.6mm x height 1.6mm
  • Magnetic material layer Ni-Zn-Cu ferrite
  • Nonmagnetic material layer Arranged in the entire outer periphery of the coil pattern
  • Coil 1 turn size Long side 2.0 mm x Short side 1.0 mm Conductor width 0.3 mm
  • the laminated surface 217 shown in FIG. 7 is shown in FIG.
  • FIG. 10 shows the result obtained by measuring the inductance value at that time and calculating the rate of change of the inductance with respect to the initial inductance value.
  • the horizontal axis represents the current value flowing through the multilayer inductor sample
  • the vertical axis represents the rate of change in inductance with respect to the initial inductance value.
  • the alternate long and short dash line indicates Example 1
  • the solid line indicates Example 2
  • the two-dot chain line indicates Comparative Example 1
  • the broken line indicates Conventional Example 1.
  • the inductance change rate is the smallest because the non-magnetic layer is in the entire outer periphery of the coil.
  • the inductance change rate decreased substantially uniformly with respect to the current value, and showed an inductance change rate of about -16% at 1200 mA.
  • the inductance change rate is increased in the multilayer inductor samples of Example 1 and Example 2 having the nonmagnetic material layer in which the notches are formed at the four corners on the outermost periphery.
  • the rate of change in inductance with respect to the current value is slightly large up to about 200 mA, the rate of change in inductance with respect to the current value is almost uniformly reduced thereafter.
  • Example 1 In the case of Example 1, an inductance change rate of about ⁇ 27% at 1200 mA was shown, and in the case of Example 2, an inductance change rate of about ⁇ 22% at 1200 mA was shown.
  • the inductance change rate is further increased in the multilayer inductor sample of Comparative Example 1 having a nonmagnetic layer in which a rectangular notch is formed at substantially the central part of the outer peripheral four sides of the coil.
  • the multilayer inductor sample of Comparative Example 1 shows an inductance change rate of about ⁇ 55% when the current value is between 0 and 400 mA, and then decreases substantially uniformly with respect to the current value, and the inductance change is about ⁇ 60% at 1200 mA. Showed the rate.
  • the notch portion of the nonmagnetic material layer is formed in a region having a high magnetic flux density, so that the magnetic flux in the region is saturated to a current value of 400 mA and the direct current superimposition characteristics are deteriorated. It is.
  • the notched portion of the nonmagnetic material layer is formed in the region having the lowest magnetic flux density, so that the magnetic flux does not saturate with respect to the current value, that is, the DC superimposition characteristics. Does not drop significantly, and is at a level that can be used sufficiently.
  • FIG. 11 shows the multilayer inductor samples obtained in Examples 1 and 2 of the present invention and the multilayer inductor sample of Conventional Example 1 obtained as described above and the current value flowing through the sample on the horizontal axis. Is shown on the vertical axis.
  • the alternate long and short dash line indicates Example 1
  • the solid line indicates Example 2
  • the broken line indicates Conventional Example 1.
  • the current value flowing through the sample is in the range up to 300 mA
  • the inductor sample of Example 2 of the present invention the current value flowing through the sample is up to 150 mA. It can be seen that the inductance values are higher than those of Conventional Example 1 in the range.
  • Example 1 and Example 2 the notch portion of the nonmagnetic material layer is formed at the four corners, so that the magnetic flux is guided to the four corner regions, that is, the region where the magnetic flux density of the multilayer chip is low. Is. This is because the non-magnetic material has been arranged uniformly or at a position that is not considered so far, so that the magnetic property of the part is effectively used by guiding the magnetic flux to the region where the magnetic flux density is low. It is a thing.
  • the results of the Q value for each test condition are shown in Table 1.
  • the Q value was measured at a frequency of 1 MHz using 4285A manufactured by Agilent.
  • the Q values of Comparative Example 1, Example 1, and Example 2 are higher than those of Conventional Example 1.
  • the difference in these Q values is presumed to be due to the amount of magnetic flux passing through the external electrode. That is, when the amount of magnetic flux passing through the external electrode is large, the eddy current generated in the external electrode becomes a loss factor along with the magnetic flux, so that the Q value decreases, and conversely, when the amount of magnetic flux passing through the external electrode is small
  • the Q value is increased, and a more preferable characteristic value is obtained.
  • Example 1 and Example 2 there are four regions in the multilayer chip where no non-magnetic material is provided, and all of the regions are provided in contact with the external electrodes, so that they passed through the external electrodes in Conventional Example 1. A part of the magnetic flux passes through a region where no nonmagnetic material is provided in the first and second embodiments.
  • the magnetic flux passing through the external electrode is less than that in Conventional Example 1, so that the Q value in Example 1 and Example 2 is higher than that in Conventional Example 1.
  • the Q value of Comparative Example 1 in which two regions where no nonmagnetic material is provided is in contact with the external electrode is a value between Conventional Example 1, Example 1, and Example 2.
  • Example 1 and Example 2 of the present invention are compared with Conventional Example 1 and Comparative Example 1, the present invention increases the inductance value L and further improves the Q value without impairing the DC superimposition characteristics. It can be said that it was possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】　直流重畳特性を損なうことなく、インダクタンス値Ｌを上げ、さらにＱ値の低下を防止することが可能な積層インダクタを提供する。 【解決手段】　積層インダクタ(１０)は、直方体形状の積層体チップ(１２)と積層体チップの端面に形成された一対の外部電極（１７）とを有している。積層体チップは複数の磁性体層(１３)と、コイル導体(１５)と、非磁性体層１４とを備える。非磁性体層は、隣接する磁性体層の層間であって、らせん状コイル(１１８)の外側の領域に、外周の４つの角部に四角形の切欠き部(１１５)が形成され、切欠き部には磁性体層のみからなる柱状の領域(１１２)が形成されている。この構成により、柱状の領域に磁束が導かれるため磁気飽和はおこりにくく、直流重畳特性を損なうことはない。さらに非磁性体に形成される切欠き部を外部電極に接するように配設することでＱ値の改善がなされる。

Description

積層インダクタ
　本発明は、例えば電源回路等のチョークコイルとして用いられる積層インダクタに関するものである。
　例えば、図１２（（ａ）：斜視図、（ｂ）：（ａ）のＬ５－Ｌ５‘の断面図）に示すように、積層インダクタ２９は、積層体チップ２２と、該積層体チップ２２の端面に形成された一対の外部電極２７とを有する。積層体チップ２２は、例えば図１３に要素構成図で示すように、平面形状が四角形で厚み方向に積層された複数の磁性体層２３と、隣接する磁性体層２３と２３の間にそれぞれ配設された複数のコイルパターン２１３を有する。前記コイルパターン２１３は相互に接続されて、らせん状のコイル２１８を形成している。さらに該コイル２１８の始端及び終端には磁性体層２３の縁部に達する引出し部が接続されてコイル導体を形成している。また、一対の外部電極２７は、図１２に示すように、積層体チップ２２の互いに対向する端面に形成され、コイル２１８の始端引出し部２８及び終端引出し部２１０にそれぞれ接続されている。
　携帯型電子機器や薄型の電子機器のニーズの拡大に伴い、これらの電子機器の電源回路等のチョークコイルとして積層インダクタが用いられる機会が増加している。しかし従来の積層インダクタは、巻線インダクタに比べ直流重畳特性が悪いという問題がある。この積層インダクタの直流重畳特性の悪化とは、通電する直流電流値の増大に伴い、チョークコイルを構成する磁性体に磁束密度の飽和が生じることによってインダクタンス値が大幅に低下してしまう現象である。
　そこで、こうした積層インダクタにおける課題を解決するために、幾つかの提案がなされている。
　例えば、特許文献１には、積層インダクタにおいて、コイルパターンを囲む外側領域の全てもしくは一部を非磁性体とすることが記載されている。
　また、特許文献２では、積層インダクタにおいて、コイルに囲まれた磁路部分の少なくとも一部を非磁性体とすることで磁束を減少させ、インダクタンスの重畳特性を改善し、高電流時に高いインダクタンス値を持つものが記載されている。
特開２００７－２８１３７９号公報 特開平１１－９７２４５号公報
　しかしながら、特許文献１に記載のように、コイルパターンの外周のすべてを非磁性体とした場合や、特許文献２に記載のように、コイルに囲まれた磁路部分を非磁性体セラミックスにした場合には、初期のインダクタンス値の大幅な低下を招くという問題があることがわかった。また、インダクタンス値を高くするために特許文献１に記載のように、一部の非磁性体を除去すれば該除去領域に磁束が集中して磁気飽和しやすくなり、直流重畳特性が低下する場合がある。
　本発明は、こうした従来の積層インダクタにおける課題を解決する。すなわち、本発明は直流重畳特性を損なうことなく、インダクタンス値を上げ、さらにはＱ値の低下を防止することが可能な積層インダクタを提供することを目的とするものである。
　本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、特許文献１に記載のように、積層インダクタの周回するコイルの外周の全領域に非磁性体を入れた状態において、積層体チップの中では磁束密度が高い領域と低い領域が生じていることを見出した。特許文献１のインダクタンス値Ｌを高くするために一部の一定面積の非磁性体を除去することを考えてみる。仮に磁束密度が高い領域の非磁性体を除去すれば、該領域ではさらに磁束密度が集中して磁気飽和状態になり易くなり、直流重畳特性は大きく低下する。しかし磁束密度が低い領域の非磁性体を除去すれば、該領域では磁気飽和は起こりにくく、従って直流重畳特性を損なうことはない。さらに、非磁性体を除去した切欠き部の領域を外部電極に接するように形成することでＱ値の改善されることも判明した。
　本発明はこれらの知見に基づいて完成に至ったものであり、本発明によれば、以下の発明が提供される。
［１］電源回路などのチョークコイルとして用いられる積層インダクタであって、
　平面形状が四角形で厚み方向に積層された複数の磁性体層と、
隣接する該磁性体層間にそれぞれ配設された、複数のコイルパターンが相互に接続されて、らせん状のコイルを形成するとともにコイルの始端及び終端に磁性体層の縁部に達す
る引き出し部を有するコイル導体と、
隣接する前記磁性体層の前記コイルパターンが配設される層間であって、らせん状コイル
の外側の領域に配設され、最外周の４つの角部に切欠き部が形成された非磁性体層と、　
を有する積層体チップと、
　該積層体チップの端面に形成されコイル導体の始端及び終端にそれぞれ接続された一対の外部電極と、
　を備え、前記磁性体の積層方向に平行な辺部をそれぞれ含み磁性体層だけで構成された柱状の領域が、コイル導体と接触しないように前記切欠き部にそれぞれ配設されていることを特徴とする積層インダクタ。
［２］前記の柱状の領域が外部電極と接していることを特徴とする、上記［１］の積層インダクタ。
　本発明の構造によって積層体チップの４つの角部の磁性体層だけで構成された柱状の領域には磁束が発生し易くなる。すなわち積層体チップの中でもっとも磁束が発生し難かった該柱状の領域の磁性体特性を活用することができるようになる。その結果としてコイルの外周のすべてに非磁性体層を配置した従来の積層インダクタに比べてインダクタンス値が向上し、直流重畳特性の低下がほとんどなく、さらにＱ値を改善することが可能となる。
本発明の第１の実施形態である、最外周の４つの角部に四角形状の切欠き部が形成された非磁性体層を有する積層インダクタの斜視図である。 図１に示す積層インダクタの断面図であり、（ａ）は、図１のＬ１－Ｌ１‘の断面図、（ｂ）は、図１のＬ２－Ｌ２‘の断面図である。 図１に示す、非磁性体層の最外周の４つの角部に正方形の切欠きが形成された非磁性体層を有する積層インダクタの要素構成図である。 本発明の第２の実施形態である、最外周の４つの角部に二等辺三角形の切欠きが形成された非磁性体層を有する積層インダクタの要素構成図である。 本発明に対する従来例のひとつである、コイルの全外周に非磁性体層が配設された積層インダクタの斜視図である。 図５に示す積層インダクタの断面図であり、（ａ）は、図５のＬ３－Ｌ３‘の断面図、（ｂ）は、図５のＬ４－Ｌ４‘の断面図である。 図５に示す、コイルの全外周に非磁性体層が配設された積層インダクタの要素構成図である。 図７に示す積層インダクタの積層面２１６における磁束密度分布をシミュレーションした結果を示す図である。 本発明の実施例、比較例、及び従来例を、それぞれの形態を代表する積層面で表したものであり、（ａ）は、実施例１（図３の積層面１１６）、（ｂ）は、実施例２（図４の積層面１１７）、（ｃ）は、比較例１、（ｄ）は、従来例１である。 各形態例の積層インダクタに電流を加えたときのインダクタンス変化率を表した図である。 各形態例の積層インダクタに電流を加えたときのインダクタンス値を表した図である。 本発明に対する従来例のひとつである、非磁性体層が配設されていない積層インダクタを示す図であり、（ａ）は、斜視図、（ｂ）は、（ａ）のＬ５－Ｌ５‘の断面図である。 図１２に示す、非磁性体層が配設されていない積層体チップの要素構成図である。
　本発明の実施形態の積層インダクタについて、図１～図４を用いて説明する。
　（第１の実施形態）
　本発明の第１の実施形態を、図１～３に示す。図１は、斜視図であり、図２は、断面図であり、（ａ）は、図１のＬ１－Ｌ１‘の断面図、（ｂ）は、図１のＬ２－Ｌ２‘の断面図である。図３は、図１に示す積層体チップの要素構成図である。
　本発明の積層インダクタの第１の実施形態は、図１、図３に示されるように、直方体形状の積層体チップ１２と該積層体チップの端面に形成された一対の外部電極１７とを有する。
　具体的には、積層体チップ１２は、平面形状が四角形で厚み方向に積層された複数の磁性体層１３と、隣接する磁性体層間にそれぞれ配設された複数のコイルパターン１１３を有する。該コイルパターン１１３は相互に接続されて、らせん状のコイル１１８を形成する。さらに該コイル１１８の始端及び終端には磁性体層の縁部に達する引き出し部１８，１１０が接続されてコイル導体１５を形成している。そして、積層体チップ１２内の隣接する磁性体層１３の前記コイルパターン１１３が配設される層間であって、らせん状コイル１１８の外側の領域には、非磁性体層１４が配設されている。該非磁性体層１４は、磁性体層と略同一の外形寸法を有し、外周の４つの角部に四角形の切欠き部１１５が形成された環状の形状をしている。このとき切欠き部１１５には図２ｂに示されるように磁性体層だけからなる柱状の領域１１２が形成されている。
　積層体チップ１２の対向する２側面には銀ペーストの塗布によって外部電極１７がそれぞれコイルの始端と終端と導通するように設けられている。外部電極の表面は、２層めっきが施されている。積層体チップの主要部分はＮｉ－Ｚｎ－Ｃｕ系フェライト等からなる磁性体層であり、磁性体層は四角形状の磁性体層のシートを複数重ねて形成される。積層体チップの内部にはらせん状のコイルが形成され、コイルの外周に材質Ｚｎ－Ｃｕ系フェライト等からなる非磁性体層が配設されている。コイルを形成するには、まず図３のように磁性体層のシート上にコイルの周回を分割した形のコイルパターン導体をスクリーン印刷する。つぎに磁性体シート上のコイルパターンを、スルーホールを経由して厚み方向に導通して積層していくことで、コイルが形成される。コイルは略長方形で周回している。非磁性体層は磁性体層のシート上のコイルパターンの外側領域にスクリーン印刷をして形成する。コイルパターンの外周部には非磁性体層が接しており、非磁性体層の外形寸法は磁性体層と略同一である。また非磁性体層には外周の４つの角部にそれぞれ正方形の切欠き部１１５が形成されており、この切欠き部１１５はコイルパターンと接することはない。図２ｂで示されるように非磁性体１４に形成された切欠き部１１５には、積層体チップにおける磁性体層の積層方向に平行な辺部を含むように磁性体層だけで構成された断面四角形の柱状の領域１１２が形成されている。Ｑ値を改善するためには、外部電極を通る磁束を少なくすることが有効な手段であるので外部電極を通る磁束を該柱状の領域に導くことができるように、該柱状の領域１１２は少なくともひとつの面で外部電極と接するように形成される。このようにＱ値の改善には、該柱状の領域１１２と外部電極がより広い面積で接して形成されるのが好ましいといえる。
　（第２の実施形態）
　本発明の第２の実施形態を、図４に示す。
　本発明の積層インダクタの第２の実施形態は、図４に示されるように、直方体形状の積層体チップ１２と該積層体チップの端面に形成された一対の外部電極１７とを有する。
　具体的には、積層体チップ１２は、平面形状が四角形で厚み方向に積層された複数の磁性体層１３と、隣接する磁性体層間にそれぞれ配設された複数のコイルパターン１１３を有する。該コイルパターン１１３は相互に接続されて、らせん状のコイルを形成する。さらに該コイルの始端及び終端には磁性体層の縁部に達する引き出し部１８，１１０が接続されてコイル導体を形成している。そして、積層体チップ１２内の隣接する磁性体層１３の前記コイルパターン１１３が配設される層間であって、らせん状コイルの外側の領域には、非磁性体層１４が配設されている。非磁性体層１４は磁性体層と略同一の外形寸法を有し、外周の４つの角部にそれぞれ三角形の切欠き部１１５が形成された環状の形状をしている。このとき切欠き部１１５には磁性体層だけからなる断面三角形の柱状の領域１６が形成されている。
　積層体チップの対向する２側面には銀ペーストの塗布によって外部電極１７がそれぞれコイルの始端と終端と導通するように設けられている。外部電極１７には２層めっきが施されている。積層体チップ１２の主要部分はＮｉ－Ｚｎ－Ｃｕ系フェライト等からなる磁性体層であり、磁性体層は四角形状の磁性体層のシートを複数重ねて形成される。積層体チップの内部にはらせん状のコイルが形成され、コイルの外周にＺｎ－Ｃｕ系フェライト等からなる非磁性体層１４が配設されている。まず図４のように磁性体シート上にコイルの周回を分割した形のコイルパターン導体をスクリーン印刷する。つぎに磁性体シート上のコイルパターンを、スルーホールを経由して厚み方向に導通して積層していくことでコイルが形成される。コイルは略長方形で周回している。非磁性体層１４は磁性体シート上のコイルパターンの外側領域にスクリーン印刷をして形成する。コイルパターンの外周部には非磁性体層が接しており、非磁性体層の外形寸法は磁性体層と略同一である。非磁性体層１４には、外周の４つの角部にそれぞれ二等辺三角形の切欠き部１１５が形成されており、その面積は前記実施形態１の正方形の切欠き部１１５と同じである。この切欠き部１１５はコイルパターンと接することはない。また、非磁性体層１４に形成された切欠き部１１５には積層体チップにおける磁性体層の積層方向に平行な辺部を含むように磁性体層だけで構成された断面三角形の柱状の領域１６が形成されている。Ｑ値を改善するためには、外部電極を通る磁束を少なくすることが有効な手段であるので、外部電極を通る磁束をより多く該柱状の領域１６に導くように、該柱状の領域１６は少なくともひとつの面で外部電極１７と接するように形成される。Ｑ値の改善には該柱状の領域１６と外部電極１７とがより広い面積で接して形成されるのが好ましいといえる。
　（従来例を用いたシミュレーション）
　本発明の効果のメカニズムを確認するために、特許文献１に記載のように、コイルの外周のすべてに非磁性体層を挿入した積層インダクタについて、シミュレーションにより積層体チップ内の磁束密度分布を調査した。
　シミュレーションに用いた従来例の積層インダクタ２０を図５～７に示す。図５は該積層インダクタ２０の斜視図、図６は該積層インダクタ２０の断面図、図７は、該積層インダクタ２０の要素構成図である。
　該積層インダクタ２０は、図５、図７に示されるように、直方体形状の積層体チップ２２と該積層体チップの端面に形成された一対の外部電極２７とを有する。
　前述の本発明の第１の実施形態及び第２の実施形態と同様に、具体的には、積層体チップ２２は、平面形状が四角形で厚み方向に積層された複数の磁性体層２３と、隣接する磁性体層間にそれぞれ配設された複数のコイルパターン２１３を有する。該コイルパターン２１３は相互に接続されて、らせん状のコイル２１８を形成する。さらに該コイル２１８の始端及び終端には磁性体層の縁部に達する引き出し部２８，２１０が接続されてコイル導体２５を形成している。そして、積層体チップ２２内の隣接する磁性体層２３の前記コイルパターン２１３が配設される層間であって、らせん状コイル２１８の外側の領域には、非磁性体層２４が配設されている。該非磁性体層２４は、磁性体層と略同一の外形寸法を有し環状の形状をしている。本発明と異なる点は、該環状の非磁性体層２４には、前述の本発明の第１の実施形態及び第２の実施形態が有する外周の４つの角部に切欠き部１１５が形成されておらず、磁性体層だけからなる柱状の領域１１２或いは１６が形成されていない点である。
　シミュレーションの結果を図８に示す。図８は、図７において略Ｃ字形のコイルパターン２１３の外側領域のすべてを非磁性体２４とした積層体チップ内の、ひとつのコイルパターン２１３を有する積層面（図７の積層面２１６）における磁束密度の高低を明度で示したものである。磁束密度が低い領域ほど明度が高く表示されている。なお、磁性体層の外形寸法は２．４×２．４ｍｍとしてシミュレーションをおこなった。
　図８においてスケールの数値は磁束密度を示し、単位はＴである。
　図８から明らかなように積層体チップの４つの角部の領域（図８　Ａ部内）の磁束密度が積層体チップ内の他の領域の磁束密度に比較して低くなっていることがわかる。一方、コイル導体Ｂに接する領域の磁束密度が高くなっていることがわかる。
　このように、図８の積層体チップの４つの角部の磁束密度は、積層体チップ内の他の領域の磁束密度に比較して低くなっているので、積層体チップの４つの角部の領域は磁気飽和しにくいということがわかる。
　これに対し、本発明は、積層体チップのコイルの外側の領域に配設された非磁性体層の最外周の４つの角部に切欠き部１１５を形成し、ここに磁性体層だけで構成された柱状の領域１１２或いは１６をコイル導体と接触しないように配置したものである。この構造によって積層体チップの４つの角部の領域は磁束が発生し易くなり、今まで積層体チップの中で磁束が発生し難かった該領域の磁性体特性を活用することができるようになる。
　結果として本発明は、コイルの外周のすべてに非磁性体層を挿入した従来の積層インダクタに比べてインダクタンス値が向上し、直流重畳特性の低下がほとんどない。という便益を享受できる。
　ここで仮に非磁性体層の切欠き部を図８のシミュレーション結果で磁束密度の高い領域、例えばコイル導体に接する領域に形成して該切欠き部に磁性体層のみで構成される柱状の領域を設けた構成を考えてみる。このとき該柱状の領域では電流が上がると磁束密度がさらに高くなって磁気飽和しやすくなるため、直流重畳特性は大きく低下することになる。
　また、外部電極を磁束が通るときには外部電極にうず電流が生じ、これが損失の大きな要因となってＱ値を低下させる。本発明の構成は非磁性体層の切欠き部を外部電極に接する領域に形成して、該切欠き部に磁性体層だけで構成された柱状の領域を配設するものである。図７のような従来の構成ではコイルの全周囲にある非磁性体層のために磁束は積層体チップの外側に漏れて外部電極を通りやすい。一方本発明では磁性体層だけで構成された柱状の領域が外部電極に接しているため、磁束は外部電極より該柱状の領域を通過しやすくなる。このようにして本発明では外部電極を通る磁束が減少するためＱ値が改善する。
　以下、本発明の実施例、比較例、及び従来例を用いて説明するが、本発明はこれらの実施例に限定されるものではない。
　（実施例１）
　まずＦｅＯ２、ＣｕＯ、ＺｎＯ、ＮｉＯを主材料とする仮焼粉砕後のＮｉ－Ｚｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練し、スラリーを作成した。このスラリーを一定の厚みになるようにドクターブレードで引き、乾燥したものを所定の印刷用サイズに切断して磁性体シートをつくった。この磁性体シートには金型による打ち抜きやレーザー加工による穿孔などの手法によって所定の位置にスルーホールを形成した。次に磁性体シートにコイルパターンの一部形状を有するスクリーン版を使用して銀ペーストを印刷し乾燥した。非磁性体ペーストはＦｅＯ２、ＣｕＯ、ＺｎＯを主材料とする仮焼粉砕後のＺｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練して作成した。この非磁性体ペーストを前記コイルパターンの外側の所定の位置に印刷されるように位置決めをしてスクリーン印刷をおこなった。このとき非磁性体の印刷パターン形状は、コイルパターンの外側領域を占有するが、最外周の４つの角部にはそれぞれ正方形の切欠き部が形成されている。この切欠き部によって、積層時に磁性体層だけが連続した柱状の領域が形成される。次に磁性体シートを積層し、隣接する磁性体シートのコイルパターンがスルーホールで導通してつながるように、プレス圧着をおこなった。これを所定のサイズに切断したあと５００℃で１ｈｒ加熱して脱バインダー処理し、大気炉中８００～９００℃で２ｈｒ加熱し焼成して積層体チップを得た。得られた積層体チップの対向する２つの側面にコイル引出し部と接続するように銀ペーストをディップ法などによって塗布し、大気中約６００℃で１ｈｒ加熱し焼付け処理して一対の銀電極層を形成した。この銀電極層上にニッケル電解バレルめっきを施したあと、スズ電解バレルめっきをおこなって銀電極層、ニッケルめっき層、スズめっき層がこの順に積層された外部電極１７を形成し、図１に示す積層インダクタ１０を得た。
　上記で得られた実施例１の積層インダクタ試料の主要な各部の構成は以下の通りである。
　積層インダクタ外形寸法：長さ３．２ｍｍ×幅１．６ｍｍ×高さ１．６ｍｍ
　磁性体層：Ｎｉ－Ｚｎ－Ｃｕ系フェライト
　非磁性体層：コイルパターンの外周に配設され、４つの角部には一辺０．２ｍｍの正方形の切欠けが形成されている。
　コイル：１周回寸法 長辺２．０ｍｍ×短辺１．０ｍｍ　導体幅０．３ｍｍ
　図３に示した積層面１１６を実施例１の代表面として図９ａに示す。
　（実施例２）
　まずＦｅＯ２、ＣｕＯ、ＺｎＯ、ＮｉＯを主材料とする仮焼粉砕後のＮｉ－Ｚｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練し、スラリーを作成した。このスラリーを一定の厚みになるようにドクターブレードで引き、乾燥したものを所定の印刷用サイズに切断して磁性体シートをつくった。この磁性体シートには金型による打ち抜きやレーザー加工による穿孔などの手法によって所定の位置にスルーホールを形成しておく。次に磁性体シートにコイルパターンの一部形状を有するスクリーン版を使用して銀ペーストを印刷し乾燥した。非磁性体ペーストはＦｅＯ２、ＣｕＯ、ＺｎＯを主材料とする仮焼粉砕後のＺｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練して作成した。この非磁性体ペーストを前記コイルパターンの外側の所定の位置に印刷されるように位置決めをしてスクリーン印刷をおこなった。このとき非磁性体の印刷パターン形状は、コイルパターンの外側領域を占有するが、最外周の４つの角部にはそれぞれ二等辺三角形の切欠き部が形成されている。この切欠き部の面積は前記実施例１の面積と同一であり、該切欠き部によって、積層時に磁性体層だけが連続した柱状の領域が形成される。次に磁性体シートを積層し、隣接する磁性体シートのコイルパターンがスルーホールで導通してつながるように、プレス圧着をおこなった。これを所定のサイズに切断したあと５００℃で１ｈｒ加熱して脱バインダー処理し、大気炉中８００～９００℃で２ｈｒ加熱し焼成して積層体チップを得た。得られた積層体チップの対向する２つの側面にコイル引出し部と接続するように銀ペーストをディップ法などによって塗布し、大気中約６００℃で１ｈｒ加熱し焼付け処理して一対の銀電極層を形成した。この銀電極層上にニッケル電解バレルめっきを施したあと、スズ電解バレルめっきをおこなって銀電極層、ニッケルめっき層、スズめっき層がこの順に積層された外部電極を形成し、図４に示す積層インダクタ１１を得た。
　上記で得られた実施例２の積層インダクタ試料の主要な各部の構成は以下の通りである。
　積層インダクタ外形寸法：長さ３．２ｍｍ×幅１．６ｍｍ×高さ１．６ｍｍ
　磁性体層：Ｎｉ－Ｚｎ－Ｃｕ系フェライト
　非磁性体層：コイルパターンの外周に配設され、４つの角部には直角を挟む２辺がそれぞれ、約０．２８ｍｍの直角二等辺三角形の切欠き部がそれぞれ形成されている。なお、切欠き部の面積は実施例１と同じである。
　コイル：１周回寸法 長辺２．０ｍｍ×短辺１．０ｍｍ　導体幅０．３ｍｍ
　図４に示した積層面１１７を実施例２の代表面として図９ｂに示す。
　（比較例１）
　まずＦｅＯ２、ＣｕＯ、ＺｎＯ、ＮｉＯを主材料とする仮焼粉砕後のＮｉ－Ｚｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練し、スラリーを作成した。このスラリーを一定の厚みになるようにドクターブレードで引き、乾燥したものを所定の印刷用サイズに切断して磁性体シートをつくった。この磁性体シートには金型による打ち抜きやレーザー加工による穿孔などの手法によって所定の位置にスルーホールを形成した。次に磁性体シートにコイルパターンの一部形状を有するスクリーン版を使用して銀ペーストを印刷し乾燥した。非磁性体ペーストはＦｅＯ２、ＣｕＯ、ＺｎＯを主材料とする仮焼粉砕後のＺｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練して作成した。この非磁性体ペーストを前記コイルパターンの外側の所定の位置に印刷されるように位置決めをしてスクリーン印刷をおこなった。このとき非磁性体層の印刷パターン形状は、コイルパターンの外側領域を占有するが、コイルの直線部４辺の略中央部にはそれぞれ前記実施例１、前記実施例２と同じく、焼成後に０．０４ｍｍ２の面積となるような四角形の切欠き部が存在している。この切欠き部はコイルパターンの外側領域を分断するように内側はコイルパターンと接し、外側は磁性体層の外周と接して配設される。切欠き部には積層時に磁性体層だけが連続した柱状の領域が形成されている。つぎに磁性体シートを積層し、隣接する磁性体シートのコイルパターンがスルーホールで導通してつながるように、プレス圧着をおこなった。これを所定のサイズに切断したあと５００℃で１ｈｒ加熱して脱バインダー処理し、大気炉中８００～９００℃で２ｈｒ加熱し焼成して積層体チップを得た。得られた積層体チップの対向する２側面にコイル引出し部と接続するように銀ペーストをディップ法などによって塗布し、大気中約６００℃で１ｈｒ加熱し焼付け処理して一対の銀電極層を形成した。この銀電極層上にニッケル電解バレルめっきを施したあと、スズ電解バレルめっきをおこなって外部電極を形成し、比較例１の積層インダクタ２１を得た。
　上記で得られた比較例１の積層インダクタ試料の主要な各部の構成は以下の通りである。
　積層インダクタ外形寸法：長さ３．２ｍｍ×幅１．６ｍｍ×高さ１．６ｍｍ
　磁性体材料：Ｎｉ－Ｚｎ－Ｃｕ系フェライト
　非磁性体層：コイルパターン外周に配設　コイルの４辺略中央部にそれぞれ０．０４ｍｍ２の切欠きを形成する。なお、切欠き部の面積は、前記実施例１、前記実施例２と同一である。
　コイル：１周回寸法 長辺２．０ｍｍ×短辺１．０ｍｍ　導体幅０．３ｍｍ
　比較例１の代表面を図９ｃに示す。
　（従来例１）
　まずＦｅＯ２、ＣｕＯ、ＺｎＯ、ＮｉＯを主材料とする仮焼粉砕後のＮｉ－Ｚｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練し、スラリーを作成した。このスラリーを一定の厚みになるようにドクターブレードで引き、乾燥したものを所定の印刷用サイズに切断して磁性体シートをつくった。この磁性体シートには金型による打ち抜きやレーザー加工による穿孔などの手法によって所定の位置にスルーホールを形成しておく。次に磁性体シートにコイルパターンの一部形状を有するスクリーン版を使用して銀ペーストを印刷し乾燥した。非磁性体ペーストはＦｅＯ２、ＣｕＯ、ＺｎＯを主材料とする仮焼粉砕後のＺｎ－Ｃｕ系フェライト微粉末にエチルセルロース、テピネオールを加えて混練して作成した。この非磁性体ペーストを前記コイルパターンの外側の所定の位置に印刷されるように位置決めをしてスクリーン印刷をおこなった。このとき非磁性体の印刷パターン形状は図７に示すように切欠き部はなく、コイルパターンの外側領域をすべて占有している。つぎに磁性体シートを積層し、隣接する磁性体シートのコイルパターンがスルーホールで導通してつながるように位置を決めて、プレス圧着をおこなった。これを所定のサイズに切断したあと５００℃で１ｈｒ加熱して脱バインダー処理し、大気炉中８００～９００℃で２ｈｒ加熱し焼成して積層体チップを得た。得られた積層体チップの対向する２つの側面にコイル引出し部と接続するように銀ペーストをディップ法などによって塗布し、大気中約６００℃で１ｈｒ加熱し焼付け処理して一対の銀電極層を形成した。この銀電極層上にニッケル電解バレルめっきを施したあと、スズ電解バレルめっきをおこなって銀電極層、ニッケルめっき層、スズめっき層がこの順に積層された外部電極を形成し、図５～７に示す従来例１の積層インダクタ２０を得た。
　上記で得られた従来例１の積層インダクタ試料の主要な各部の構成は以下の通りである。
　積層インダクタ外形寸法：長さ３．２ｍｍ×幅１．６ｍｍ×高さ１．６ｍｍ
　磁性体層：Ｎｉ－Ｚｎ－Ｃｕ系フェライト
　非磁性体層：コイルパターン外周全域に配設
コイル：１周回寸法 長辺２．０ｍｍ×短辺１．０ｍｍ　導体幅０．３ｍｍ
　図７に示した積層面２１７を従来例１の代表面として図９ｄに示す。
　上記で得られた本発明の実施例１、実施例２の積層インダクタ試料、比較例１および従来例１の積層インダクタ試料について、アジレント社製の４２８５Ａを用いて、積層インダクタに流す電流を増加させたときのインダクタンス値を測定し、初期のインダクタンス値に対するインダクタンスの変化率を算出して得られた結果を図１０に示した。
　図１０において、横軸は積層インダクタ試料に流す電流値、縦軸は、初期のインダクタンス値に対するインダクタンスの変化率を示す。また、図１０において、一点鎖線は実施例１、実線は実施例２、２点鎖線は比較例１、破線は従来例１をそれぞれ示す。
　図に示すとおり、従来例１では非磁性体層がコイル外周全域にあるためインダクタンス変化率が最も小さい。電流値に対してインダクタンス変化率はほぼ均一に低下し、１２００ｍＡで約－１６％のインダクタンス変化率を示した。これ対して、最外周の４つの角部に切欠き部が形成された非磁性体層を有する実施例１および実施例２の積層インダクタ試料ではインダクタンス変化率が拡大している。電流値に対するインダクタンス変化率は２００ｍＡくらいまでやや低下率が大きいが、その後は電流値に対してインダクタンス変化率はほぼ均一に低下している。実施例１の場合は、１２００ｍＡで約－２７％のインダクタンス変化率、実施例２の場合は、１２００ｍＡで約－２２％のインダクタンス変化率を示した。一方、コイルの外周４辺の略中央部に四角形の切欠き部が形成された非磁性体層を有する比較例１の積層インダクタ試料ではインダクタンス変化率がさらに拡大している。比較例１の積層インダクタ試料は、電流値が０から４００ｍＡの間に約－５５％のインダクタンス変化率を示し、その後電流値に対してほぼ均一に低下して１２００ｍＡで約－６０％のインダクタンス変化率を示した。比較例１では非磁性体層の切欠き部を磁束密度の高い領域に形成したため該領域の磁束が電流値４００ｍＡまでに飽和して直流重畳特性が低下したものであり、使用には適さないレベルである。これに対して実施例１、実施例２は非磁性体層の切欠き部が磁束密度のもっとも低い領域に形成されているため、磁束は電流値に対して飽和することなく、すなわち直流重畳特性が大きく低下することはなく、充分に使用可能なレベルとなっている。
　図１１は、上記で得られた本発明の実施例１、実施例２の積層インダクタ試料、ならびに従来例１の積層インダクタ試料について、試料に流す電流値を横軸に、そのときの積層インダクタ試料のインダクタンス値を縦軸に示したものである。また、図１１において、一点鎖線は実施例１、実線は実施例２、破線は従来例１をそれぞれ示す。
　図１１に示されるように本発明の実施例１のインダクタ試料では試料に流す電流値が３００ｍＡまでの範囲で、また、本発明の実施例２のインダクタ試料では試料に流す電流値が１５０ｍＡまでの範囲で、それぞれインダクタンス値が従来例１と比較して高くなっていることがわかる。実施例１、実施例２では４つの角部に非磁性体層の切欠き部が形成されたことによって、当該４つの角部の領域、すなわち積層体チップの磁束密度の低い領域に磁束を導くものである。これは今まで非磁性体が均一に、あるいは考慮されない位置に配設されていたために、低い磁束密度となっていた領域に磁束を導いて該部の磁性体としての特性を有効に使用するようにしたものである。
　各試験条件のＱ値の結果を表１に示した。Ｑ値はアジレント社製の４２８５Ａを用いて周波数１ＭＨｚで測定した。
　表から明らかなように、従来例１に比べて比較例１、実施例１、実施例２のＱ値が高くなっている。これらのＱ値の差異は外部電極を通過する磁束量の大小によるものと推測される。すなわち外部電極を通過する磁束量が多いときはその磁束に伴って、外部電極に発生するうず電流が損失因子となるためＱ値が低下し、反対に外部電極を通過する磁束量が少ないときはＱ値が高くなって、より好ましい特性値となる。従来例１ではコイルの外周全域に非磁性体層があるため、さらにその外側にある外部電極を通過する磁束量は比較的多くなる。一方、実施例１、実施例２では非磁性体を設けない領域が積層体チップ内に４箇所あり、すべて外部電極に接して設けられているため、従来例１で外部電極を通過していた磁束の一部は実施例１、実施例２においては非磁性体を設けない領域を通過するようになる。こうして実施例１、実施例２では外部電極を通過する磁束は従来例１より少なくなるため実施例１、実施例２のＱ値が従来例１より高くなる。
Figure JPOXMLDOC01-appb-T000001
  
　また、非磁性体を設けない領域が２箇所で外部電極に接している比較例１のＱ値は従来例１と実施例１、実施例２の間の値となっている。
　以上のように本発明の実施例１、実施例２の結果を従来例１、比較例１と比較すると本発明は、直流重畳特性を損なうことなく、インダクタンス値Ｌを上げ、さらにＱ値を改善することができたといえる。
　１０，１１：本発明の積層インダクタ
　２０，２１，２９：従来の積層インダクタ
　１２，２２：積層体チップ
　１７，２７：外部電極
　１５，２５：コイル導体　　
　１１３，２１３：コイルパターン
　１１８，２１８：コイル
　１８，１１０，２８，２１０：コイル導体引き出し部
　１１４，２１４：スルーホール接続部
　１４，２４：非磁性体層
　１３，２３：磁性体層
　１６，１１２：柱状の領域
　１１５，２１５：切欠き部
　１１６、１１７、２１６、２１７：積層面

Claims (2)

  1. 電源回路などのチョークコイルとして用いられる積層インダクタであって、
    　　平面形状が四角形で厚み方向に積層された複数の磁性体層と、
    　　隣接する該磁性体層間にそれぞれ配設された複数のコイルパターンが相互に接続されて、らせん状のコイルを形成するとともにコイルの始端及び終端に磁性体層の縁部に達する引き出し部を有するコイル導体と、
    隣接する前記磁性体層の前記コイルパターンが配設される層間であって、らせん状コイルの外側の領域に配設され、最外周の４つの角部に切欠き部が形成された非磁性体層と、
    を有する積層体チップと、
    　該積層体チップの端面に形成されコイル導体の始端及び終端にそれぞれ接続された一対の外部電極と、
    を備え、
    前記磁性体の積層方向に平行な辺部をそれぞれ含み磁性体層だけで構成された柱状の領域が、コイル導体と接触しないように前記切欠き部にそれぞれ配設されていることを特徴とする積層インダクタ。
  2. 　前記柱状の領域が外部電極と接していることを特徴とする、請求項１に記載の積層インダクタ。
PCT/JP2010/064771 2009-10-23 2010-08-31 積層インダクタ WO2011048873A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010800357678A CN102473504A (zh) 2009-10-23 2010-08-31 积层电感器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-244738 2009-10-23
JP2009244738A JP2011091269A (ja) 2009-10-23 2009-10-23 積層インダクタ

Publications (1)

Publication Number Publication Date
WO2011048873A1 true WO2011048873A1 (ja) 2011-04-28

Family

ID=43900113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/064771 WO2011048873A1 (ja) 2009-10-23 2010-08-31 積層インダクタ

Country Status (5)

Country Link
JP (1) JP2011091269A (ja)
KR (1) KR20120023689A (ja)
CN (1) CN102473504A (ja)
TW (1) TW201135761A (ja)
WO (1) WO2011048873A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103858276B (zh) * 2012-01-10 2016-08-17 株式会社村田制作所 天线元件以及天线模块
CN104756207B (zh) * 2012-11-01 2017-04-05 株式会社村田制作所 层叠型电感元件
KR102460765B1 (ko) * 2016-06-22 2022-10-28 파나소닉 아이피 매니지먼트 가부시키가이샤 커먼 모드 노이즈 필터
CN107146680A (zh) * 2017-03-15 2017-09-08 广东风华高新科技股份有限公司 积层电感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130109A (ja) * 1994-11-02 1996-05-21 Matsushita Electric Ind Co Ltd 積層部品用非磁性絶縁材料、積層部品およびその製造法
JP2006318946A (ja) * 2005-05-10 2006-11-24 Fdk Corp 積層インダクタ
JP2007281379A (ja) * 2006-04-11 2007-10-25 Fdk Corp 積層インダクタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220994C (zh) * 1998-10-22 2005-09-28 太阳诱电株式会社 积层电子元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130109A (ja) * 1994-11-02 1996-05-21 Matsushita Electric Ind Co Ltd 積層部品用非磁性絶縁材料、積層部品およびその製造法
JP2006318946A (ja) * 2005-05-10 2006-11-24 Fdk Corp 積層インダクタ
JP2007281379A (ja) * 2006-04-11 2007-10-25 Fdk Corp 積層インダクタ

Also Published As

Publication number Publication date
CN102473504A (zh) 2012-05-23
TW201135761A (en) 2011-10-16
JP2011091269A (ja) 2011-05-06
KR20120023689A (ko) 2012-03-13

Similar Documents

Publication Publication Date Title
JP3621300B2 (ja) 電源回路用積層インダクタ
KR101862401B1 (ko) 적층형 인덕터 및 그 제조방법
WO2011132626A1 (ja) 積層インダクタ
JP4211591B2 (ja) 積層型電子部品の製造方法および積層型電子部品
EP1739695A1 (en) Multilayer coil
JP2001044037A (ja) 積層インダクタ
US20080218301A1 (en) Multilayer coil component and method of manufacturing the same
WO2007043309A1 (ja) 積層コイル部品
WO2006073092A1 (ja) 積層コイル
KR20150080716A (ko) 칩 전자부품
WO2009125656A1 (ja) 電子部品
JP2009027033A (ja) 積層型複合電子部品
KR20130096026A (ko) 적층형 인덕터 및 그 제조 방법
JP2017212471A (ja) 積層チップ電子部品
KR20140028392A (ko) 적층 칩 전자부품
WO2011048873A1 (ja) 積層インダクタ
JP2000182834A (ja) 積層型インダクタンス素子及びその製造方法
KR20130140433A (ko) 적층 칩 전자부품
JP2007324554A (ja) 積層インダクタ
JP2011014709A (ja) 電子部品
JP2005259774A (ja) 開磁路型積層コイル部品
JP4400430B2 (ja) 積層型インダクタ
CN107527708B (zh) 电子部件
JP2005294637A (ja) 積層コイルアレイ
US20120161914A1 (en) Transformer

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080035767.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10824725

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117027919

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10824725

Country of ref document: EP

Kind code of ref document: A1