JP2007221915A

JP2007221915A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2007221915A
Application number: JP2006039418A
Authority: JP
Inventors: Shoji Horiuchi; 彰二堀内; Yoshimichi Nakamura; 良道中村; Mare Tan; 希丹
Original assignee: UINZU KK; Winz Corp
Current assignee: UINZU KK; Winz Corp
Priority date: 2006-02-16
Filing date: 2006-02-16
Publication date: 2007-08-30

Abstract

【課題】小出力時においても高い変換効率を有し、部品点数が削減されたＤＣ−ＤＣコンバータを提供するにある。
【解決手段】ＤＣ−ＤＣコンバータは、電圧共振回路を備え、この電圧共振回路には、低電圧直流電源からの電力が入力され、ゼロ電圧スイッチングによりＤＣ−ＡＣ変換される。ＡＣ変換された電力は、絶縁型高周波トランスに供給され、トランスの２次側に配置された電流共振回路で電流共振されて倍電圧整流回路及びスイッチング回路で倍電圧に変換される。変換された倍電圧は、平滑回路で平滑化されて出力される。
【選択図】図１

Description

この発明は、ＤＣ−ＤＣコンバータに係り、特に、分散型直流電源からの電力を１ｋＷ以下の中電力容量の電力に変換する分散型電源用の絶縁型ＤＣ−ＤＣコンバータ及びこのＤＣ−ＤＣコンバータを用いた連系インバータに関する。

分散型直流電源、例えば、家庭用燃料電池、太陽光発電或いは風力発電システムから電力を中電力容量（０．３ＫＷ〜１０ＫＷ）の電力に変換する分散型電源システムは、インバータなどの電力変換装置を備え、この電力変換装置では、入力（１次側）と系統（２次側）との絶縁が望まれている。このような電力変換装置に、高周波絶縁型のコンバータが使用されても、非絶縁型のコンバータに比較して、効率が悪化する問題がある。

ＤＣ−ＤＣコンバータに関しては、特許文献１、特許文献２及び特許文献３が知られている。この特許文献１、特許文献２及び特許文献３には、スイッチング回路を用いて入力信号をスイッチングして変圧器の１次側に入力し、変圧器の２次側からの出力を整流して直流電圧として出力する電源回路を開示している。
２００１−１２８４５２特開平９−１６３７３４特願平１１−３０６７２４

また、燃料電池などの電源では、定格未満の出力で運転する頻度が必然的に多くなることから、上記のような定格出力時における効率向上はもとより、定格出力の５０％以下の小電力の小出力運転時の効率を向上することが重要な課題となっている。

このような要請に対して、特許文献１、特許文献２及び特許文献３に開示された電源回路では、単に入力された直流電圧がスイッチングされてトランスを介して出力されることから効率が悪く、出力も安定しない問題があることが指摘されている。

このような背景から発明者らは、既に特願２００５−０７７８５８で小出力運転時の効率を向上することができるＤＣ−ＤＣコンバータを提案している。この提案に係るＤＣ−ＤＣコンバータでは、良好に変換効率を向上できることが判明しているが、更に、回路を構成する部品点数の削減並びに効率向上が望まれている。

本発明は、上記問題点を解決するためになされたものであり、その目的は、小出力時においても高い変換効率を有し、部品点数が削減されたＤＣ−ＤＣコンバータを提供することにある。

この発明によれば、
出力電圧が変動する低電圧直流電源から直流電力が入力され、ＤＣ−ＡＣ変換して出力する第１の電圧共振回路と、
１次側及び２次側を有し、その１次側に前記第１の電圧共振回路からの出力電圧が入力される第１の絶縁型高周波トランスと、
前記第１のトランスの２次側の第１端子に接続されるチョークコイル及びこのチョークコイルに夫々直列に接続される第１及び第２キャパシタから成る第１の電流共振回路と、
第１及び第２のダイオードが直列接続された第１のダイオード接続、この第１のダイオード接続に並列に接続された第３キャパシタ、第２及び第３のダイオードが直列接続された第２のダイオード接続、この第２のダイオード接続に並列に接続された第４キャパシタとから構成され、この第１及び第２のダイオード接続間の接続点並びに第３及び第４のキャパシタ間の接続点が前記第１のトランスの２次側の第２端子に接続され、前記第３キャパシタが前記第１及び第２のダイオード間の接続点に接続され、前記第４キャパシタが前記第３及び第４のダイオード間の接続点に接続されている倍電圧回路と、
前記第３及び第４キャパシタの一方の電圧或いは前記第３及び第４キャパシタの直列接続の電圧を切り替えるスイッチング回路と、
このスイッチング回路からの出力を平滑化して出力する平滑回路と、
を具備することを特徴とするＤＣ―ＤＣコンバータが提供される。

この発明のＤＣ−ＤＣコンバータによれば、部品点数を削減し、回路部品の特性の相違に基づいて共振点がシフトされることを防止し、結果としてスイッチングロスのない高効率の変換を実現することができる。

以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係るＤＣ−ＤＣコンバータを説明する。

この発明の一実施の形態に係るコンバータ部（ＤＣ−ＤＣコンバータ）は、連系インバータに適用されて分散型電源システムを構成する。分散型電源システムにおいては、出力に変動を伴う直流電源、例えば、燃料電池、太陽電池、或いは、風力発電からの出力（直流電力）がパワーコンディショナーとしての連系インバータに入力され、連系インバータ内のコンバータ部でＤＣ-ＤＣ変換され、変換されたＤＣ出力がＤＣ−ＡＣ変換を行うインバータ部で交流出力、比較的小出力（例えば、０．３ｋＷ〜数１０ｋＷ程度）に変換されて、負荷に、例えば、家庭内の負荷に商用電圧（系統電圧）として出力される。ここで、商用電圧（系統電圧）は、日本では、１０１Ｖ或いは２０２Ｖ（単相３線接続の場合）に相当し、米国では、１１５Ｖ或いは２３０Ｖに相当している。

尚、燃料電池システムでは、コンバータ部に入力電圧として８０Ｖ以下、現状では、２０Ｖ〜６０Ｖの電圧が入力され、無負荷の際にその出力電圧Ｖoutが最も高く、負荷が大きくなるにつれて電圧が２５％〜３０％程度低下する特性を有している。また、太陽電池モジュールを備える太陽光発電システムでは、１枚の太陽電池モジュールで１７−２１Ｖの電圧が出力され、システムとしては、１７０Ｖ〜３５０Ｖが出力される。その出力電圧Voutは、１２０Ｖ〜４５０Ｖの範囲で変動される。更に、風力発電システムでは、５０Ｖ程度の出力電圧Voutが発生されるが、羽根が回転している際には、３０Ｖ〜５０Ｖの範囲で出力が変動される。

図１は、上述した連系インバータに適用可能なこの発明の一実施の形態に係るコンバータ部の回路構成を示している。

図１に示すコンバータ部は、高周波絶縁型のＤＣ−ＤＣコンバータであって、出力に変動を伴う直流電源３からの電圧が入力される電圧共振回路１１を備えている。この電圧共振回路１１からは、高周波の電圧が出力され、この高周波電圧が高周波トランス１２の１次側に入力される。高周波トランス１２の二次側には、電流共振回路１３が配置され、高周波トランス１２から供給される電流がこの電流共振回路１３で電流共振される。電流共振回路１３の出力電圧は、倍電圧整流回路１４に与えられ、倍電圧整流回路１４からの出力電圧がスイッチング回路１５でスイッチングされることから電流共振回路１３の出力電圧は、倍電圧に変換されて平滑回路１６を介して出力される。従って、図１に示すコンバータ部には、出力が変動される電圧が入力され、コンバータ部からは、平滑された出力電圧が出力される。

スイッチング回路１５は、この平滑回路１６からの出力電圧Voutに応じてスイッチング回路１５を制御するパルス幅変調制御回路１８（ＰＷＭ制御回路：Pulse Width Modulation制御回路)を備え、出力電圧Voutに応じて安定して平滑回路１５に与えられる。従って、安定した出力電圧が平滑回路１６から出力される。

図１に示されるＤＣ−ＤＣコンバータでは、比較的低電圧な電源３に適用されるため、電圧共振回路１１が高周波トランス１２の一次側に配置され、高電圧が出力される高周波トランス１２の二次側に電流共振回路１３が配置されている。一次側に配置された電圧共振回路１１は、ＦＥＴ（電界効果トランジスタ）或いはＩＧＢＴ（絶縁ゲート・バイポーラトランジスタ）等のスイッチング素子を備え、スイッチング素子のソース・ドレイン間（ＩＧＢＴの場合にはエミッタ・コレクタ間）にキャパシタが接続され、電圧共振回路１１が電圧共振するように構成される。また、二次側に配置された電流共振回路１３は、直列共振により、電流共振するように構成される。従って、高効率のＤＣ−ＤＣコンバータを実現することができる。

図１に示される電圧共振回路１１は、
（１）フルブリッジ
（２）ハーフブリッジ
（３）プッシュプル
の３通りの回路構成を採用することができる。これら電圧共振回路の具体的な回路例が図２から図４に示されている。

図１に示す電流共振回路１３は、倍電圧整流回路１４の回路構成を採用することができる。図２から図４を参照して電圧共振回路１１の回路例を説明する。尚、図２から図４において、蓄電用のキャパシタＣ１は、通常電解コンデンサが使用されるが、各回路において共通であるので、説明を省略する。また、スイッチング素子として、ＦＥＴを用いた場合を説明する。

図２は、フルブリッジ回路で電圧共振回路１１を構成した第１の回路例を示している。図２に示す電圧共振回路においては、蓄電用のキャパシタＣ１が直流電源のプラス及びマイナス側の間に接続され、スイッチング素子Ｑ１及びスイッチング素子Ｑ２が直列接続され、スイッチング素子Ｑ３及びスイッチング素子Ｑ４が直列接続されている。スイッチング素子Ｑ１〜Ｑ４には、キャパシタＣ２〜Ｃ５が夫々スイッチング素子Ｑ１〜Ｑ４のソース・ドレイン間に並列に接続されている。また、スイッチング素子Ｑ１、Ｑ２の直列回路及びスイッチング素子Ｑ３，Ｑ４の直列回路がフルブリッジ回路を構成するように夫々入力側の直流電源に並列接続されている。従って、フルブリッジ回路とキャパシタＣ１とは、直流電源に並列接続されている。即ち、スイッチング素子Ｑ１、Ｑ３のドレインが電源のプラス側に接続され、スイッチング素子Ｑ２、Ｑ４のソースが電源のマイナス側に接続されている。また、スイッチング素子Ｑ１及びスイッチング素子Ｑ２間の接続部が出力側のトランスＴ１の一端部に接続され、スイッチング素子Ｑ３及びスイッチング素子Ｑ４の接続部がトランスＴ１の他端部に接続されている。

図２に示すフルブリッジ回路には、スイッチング素子Ｑ１〜Ｑ４を所定のタイミングでオン・オフするためにスイッチング制御部１７が設けられている。このスイッチング制御部１７は、ドライバＤＲ１、ＤＲ２、ＭＣＵ(マイクロコントロールユニット)１８から構成されている。このスイッチング制御部１７においては、電流共振回路に適する周波数のゲートパルスをスイッチング素子Ｑ１〜Ｑ４に与えている。

図３は、ハーフブリッジ回路で電圧共振回路１１を構成した第２の回路例を示している。図３においては、図２と同一回路部品及び同一部分には、同一符号を付している。

図３に示す電圧共振回路おいては、スイッチング素子Ｑ１及びスイッチング素子Ｑ２が直列接続され、スイッチング素子Ｑ１、Ｑ２には、キャパシタＣ２、Ｃ３がそれぞれスイッチング素子のソース・ドレイン間に並列に接続されている。また、スイッチング素子Ｑ１、Ｑ２の直列回路には、直列接続されたキャパシタＣ６，Ｃ７が並列接続されてハーフブリッジ回路を構成している。

そして、スイッチング素子Ｑ１及びスイッチング素子Ｑ２の接続部がトランスＴ１の一端部に接続され、キャパシタＣ６及びキャパシタＣ７の接続部がトランスＴ１の他端部に接続されている。

図３に示すハーフブリッジ回路には、スイッチング素子Ｑ１、Ｑ２を所定のタイミングでオン・オフするために、ドライバＤＲ１が設けられている。同様に、電流共振回路に適する周波数のゲートパルスがスイッチング素子Ｑ１、Ｑ２に与えられている。

図４は、プッシュプル型で電圧共振回路１１を構成した第３の回路例を示している。図４は、プッシュプル型の電圧共振回路を示している。図４においては、図２と同一回路部品及び同一部分には、同一符号を付している。

図４において、スイッチング素子Ｑ１のドレインがトランスＴ１の一端部に接続され、スイッチング素子Ｑ２のドレインがトランスＴ１の他端部に接続され、スイッチング素子Ｑ１、Ｑ２のソースは、直流電源のマイナス側に接続されている。また、直流電源のプラス側は、トランスＴ１の一端部と他端部の中間部に接続されている。

図４に示すプッシュプル型で電圧共振回路１１には、スイッチング素子Ｑ１、Ｑ２を所定のタイミングでオン・オフするために、ドライバＤＲ１が設けられている。スイッチング素子Ｑ１、Ｑ２には、同様に、電流共振回路に適する周波数のゲートパルスが与えられている。

図１に示される電流共振回路１３、倍電圧整流回路１４、スイッチング回路１５及び平滑回路１６は、一例として図５に示すように構成される。図５に示す回路では、高周波トランス１２の２次側の高電圧端子にチョークコイルＣＨ１が接続され、また、この２次側の高電圧端子は、２分岐されて夫々にキャパシタＣ８，Ｃ９が接続されて電流共振回路１３が構成されている。即ち、高周波トランス１２の２次側の高電圧端子には、チョークコイルＣＨ１及びキャパシタＣ８から構成される第１の直列共振回路及びチョークコイルＣＨ１及びキャパシタＣ９から構成される第２の直列共振回路が接続されている。

この第１及び第２の直列共振回路は、倍電圧整流回路１４を構成するダイオードＤ１、Ｄ２間の接続点及びダイオードＤ３、Ｄ４間の接続点に夫々接続されている。倍電圧整流回路１４では、ダイオードＤ１、Ｄ２の直列回路にダイオードＤ３、Ｄ４の直列回路が接続され、両直列回路間に高周波トランス１２の２次側の低電圧端子が接続されている。また、ダイオードＤ１、Ｄ２の直列回路には、並列にキャパシタＣ１０が接続され、ダイオードＤ３、Ｄ４の直列回路には、並列にキャパシタＣ１２が接続されて倍電圧整流回路１４が構成されている。

ダイオードＤ１、Ｄ２の直列回路には、並列にフライホイールダイオードＤ５及びスイッチングトランジスタＱ７の直列回路が接続されてスイッチング回路１５が構成されている。このスイッチング回路１５では、スイッチングトランジスタＱ７がオフされると、フライホイールダイオードＤ５が高周波トランス１２の２次側の低電圧端子に接続され、フライホイールダイオードＤ５のカソードから低電位がチョークコイルＣＨ２に与えられる。これに対して、スイッチングトランジスタＱ７がオンされると、キャパシタＣ８及びダイオードＤ１を介して高周波トランス１２の２次側の高電圧電位がキャパシタＣ１０に与えられる。従って、キャパシタＣ１０、Ｃ１２の直列回路には、倍電圧の電位差が生じ、フライホイールダイオードＤ５のカソードからは、倍電圧に相当する電位が出力される。

フライホイールダイオードＤ５のカソードには、チョークコイルＣＨ２が接続され、キャパシタＣ１０，Ｃ１２の直列回路にスイッチングトランジスタＱ７を介して並列にチョークコイルＣＨ２及びキャパシタＣ１４の直列回路が接続されている。キャパシタＣ１４の両側は、出力端子に接続されて平滑回路１６が構成されている。即ち、図５に示す回路においては、スイッチングトランジスタＱ７のオン及びオフ周期に応じて、キャパシタＣ１０、Ｃ１２の直列回路には、電位差なし及び倍電圧が交互に生じ、倍電圧の振幅を有する交流電圧が平滑回路１６に印加されて平滑化された倍電圧が平滑回路１６から出力される。

図５に示すフライホイールダイオードＤ５及びスイッチングトランジスタＱ７の直列回路からなるスイッチング回路１５は、図６に示されるようにキャパシタＣ１２に並列に接続されても良い。即ち、図６に示す回路では、スイッチングトランジスタＱ７がオフされると、フライホイールダイオードＤ５が高周波トランス１２の２次側の低電圧端子に接続され、フライホイールダイオードＤ５のアノードに低電位が与えられ、ダイオードＤ１のアノード側も低電位に維持される。これに対して、スイッチングトランジスタＱ７がオンされると、キャパシタＣ１０，Ｃ１２間の接続点の電位がキャパシタＣ９及びダイオードＤ４を介して高周波トランス１２の２次側の高電圧側電位にまで上昇される。また、キャパシタＣ８及びダイオードＤ１を介して高周波トランス１２の２次側の高電圧電位が更にキャパシタＣ１０に与えられることから、キャパシタＣ１０、Ｃ１２の直列回路には、倍電圧の電位差が生じ、倍電圧に相当する電位がチョークコイルＣＨ２に与えられる。

尚、ＤＣ−ＤＣコンバータにおいては、図５に示されるスイッチングトランジスタＱ７にＰＷＭ制御信号が与えられて出力が抑制される。

図２及び図８（Ａ）〜図８（Ｈ）を参照して直流電源３が定格で出力電圧（目標電圧Vout）を発生する定格出力モードでのＤＣ−ＤＣコンバータの動作について説明する。無負荷モード及び小出力モードでは、各部の電圧並びに電流波形が異なるのみで定格モードでの動作と同様に動作されることからその説明は省略する。

ＤＣ−ＤＣコンバータが図示せぬスイッチを介して直流電源３に接続されると、キャパシタＣ１の充電が開始される。同様に、キャパシタＣ１に対して並列に接続されているキャパシタＣ２，Ｃ３の直列回路及びキャパシタＣ４，Ｃ５の直列回路の充電も開始される。

ある時点ｔ１で制御パルス信号がドライバ回路ＤＲ１、ＤＲ２に与えられてドライバ回路ＤＲ１、ＤＲ２が動作される。この時点ｔ１において、制御パルス信号に同期して図８（Ｅ）に示す第１及び第４のゲート信号が高レベルから低レベルに切り替えられる。従って、図８（Ａ）に示すように、第１及び第４のゲートパルスが与えられていたＦＥＴＱ１，Ｑ４は、オフに維持される。

時点ｔ１後、トランスの励磁電流によって、ＦＥＴＱ２，Ｑ３のソース・ドレイン間の電圧が図８（Ｂ）に示すように低下し始め、図８（Ａ）に示すように、ＦＥＴＱ１，Ｑ４のソース・ドレイン間の電圧が上昇し始める。また、図８（Ｃ）に示すように、高周波トランスＴ１の一次側電圧も降下を開始する。

時点ｔ１から所定時間Δｔだけ経過した時点ｔ２に達すると、ＦＥＴＱ２，Ｑ３のゲートに図８（Ｄ）に示される第２及び第３のゲート信号が与えられ、そのソース・ドレイン間が図８（Ｂ）に示されるように導通され、ＦＥＴＱ２，Ｑ３のソース・ドレイン間電圧がゼロに低下され、ＦＥＴＱ２，Ｑ３は、オン状態に維持される。また、オフに維持されるＦＥＴＱ１，Ｑ４のソース・ドレイン間電圧は、図８（Ａ）に示すように入力電圧に達する。従って、図８（Ｃ）に示すように高周波トランスＴ１の一次側電圧もある所定の電圧に達し、ＦＥＴＱ２，Ｑ３に電流が供給され、そのドレイン電流が図８（Ｆ）に示すように増加される。この電流が励磁電流として高周波トランスＴ１の一次側に供給され、その結果、その二次側に誘起電圧が発生される。

尚、高周波トランスＴ１の２次側に接続される電流共振回路のインピーダンスは、ＦＥＴＱ２，Ｑ３がオンした直後は高いことから、ＦＥＴＱ２，Ｑ３のドレイン電流はゼロから緩やかに増加される。また、時点ｔ２〜時点ｔ３には、この高周波トランスＴ１の２次側に接続される電流共振回路の共振周波数に応じて半波の正弦波となるドレイン電流が生ずることとなる。

時点ｔ３において、ＦＥＴＱ２，Ｑ３に与えられていた第２及び第３のゲート信号がオフされると、ＦＥＴＱ２，Ｑ３がオフされ、ドレイン電流が図８（Ｆ）に示すようにゼロとなる。従って、高周波トランスＴ１の２次側へのエネルギーの供給が停止される。また、図８（Ｂ）に示すようにオフされたＦＥＴＱ２，Ｑ３のソース・ドレイン間電圧が次第に上昇され、図８（Ａ）に示すようにオフされているＦＥＴＱ２,Ｑ３のソース・ドレイン間電圧が次第に上昇される。ＦＥＴＱ２,Ｑ３のソース・ドレイン間電圧の上昇に伴ってこのＦＥＴＱ１,Ｑ４のソース・ドレイン間の電圧が低下する。従って、高周波トランスＴ１の一次側電圧も次第に低下される。

時点ｔ３から所定時間Δｔだけ経過した時点ｔ４に達すると、ＦＥＴＱ１、Ｑ４のゲートに図８（Ｅ）に示される第１及び第４のゲート信号が与えられ、そのソース・ドレイン間が図８（Ａ）に示されるように導通され、ＦＥＴＱ１、Ｑ４のソース・ドレイン間電圧がゼロに低下される。時点ｔ４から時点ｔ５までは、ＦＥＴＱ１、Ｑ４はオン状態に維持される。また、オフに維持されるＦＥＴＱ２、Ｑ３のソース・ドレイン間電圧は、図８（Ｂ）に示すように入力電圧に達する。従って、図８（Ｃ）に示すように高周波トランスＴ１の一次側電圧もマイナス側のある所定の電圧に達し、キャパシタＣ１、Ｃ２，Ｃ３から導通したＦＥＴＱ２、Ｑ３に電流が供給され、そのドレイン電流が図８（Ｇ）に示すように増加される。この電流が励磁電流として高周波トランスＴ１の一次側に供給され、その結果、その二次側に誘起電圧が発生される。

ここで、時点ｔ３〜ｔ４においては、ＦＥＴＱ１,Ｑ４に並列に接続されているキャパシタＣ２，Ｃ５は、緩やかに放電され、従って、ＦＥＴＱ１,Ｑ４のソース・ドレイン間電圧も緩やかに降下される。その後時点ｔ４でＦＥＴＱ１,Ｑ４がオンされるが、スイッチングした瞬間におけるＦＥＴＱ１,Ｑ４のソース・ドレイン間電圧の変化がきわめて少なく、実質的なゼロ電圧共振スイッチング（ＺＶＳ）が実現される。

時点ｔ５からは、再び時点ｔ１〜ｔ４におけると同様の動作が繰り返されて高周波トランスＴ１の二次側に誘起電圧が発生される。ここで、時点ｔ５，ｔ６，ｔ７，ｔ８は、夫々時点ｔ１，ｔ２，ｔ３，ｔ４に相当し、対応する時点の説明を参照されたい。

ここで、時点ｔ５〜ｔ６においても、ＦＥＴＱ１,Ｑ４に並列に接続されているキャパシタＣ２，Ｃ５は、同様に緩やかに充電され、従って、ＦＥＴＱ１,Ｑ４のソース・ドレイン間電圧も緩やかに上昇される。その後時点ｔ６でＦＥＴＱ２,Ｑ３がオンされるが、スイッチングした瞬間におけるＦＥＴＱ２,Ｑ３のソース・ドレイン間電圧の変化がきわめて少なく、実質的なゼロ電圧共振スイッチング（ＺＶＳ）が実現される。

上述したように電圧共振回路が動作されることによって高周波トランスＴ１の２次側には、図９（Ａ）及び９（Ｂ）に示すような電圧波形及び電流波形が出力される。即ち、図８（Ｃ）に示される高周波トランスＴ１の１次側の電圧波形に対応して図９（Ａ）に示すように台形波の電圧が高周波トランスＴ１の２次側に現れ、また、図８（Ｈ）に示される高周波トランスＴ１の１次側の電流波形に対応して図９（Ｂ）に示すように正弦波の電流が高周波トランスＴ１の２次側に現れる。

図３に示すハーフブリッジ電圧共振回路１１及び図４に示すプッシュプル型で電圧共振回路１１についての動作は、同様にゼロ電圧共振スイッチング（ＺＶＳ）で動作され、図２のフルブリッジ電圧共振回路１１の説明を参照すれば当業者であれば、容易に理解することができることからその説明は省略する。

次に図５及び図１０（Ａ）〜図１０（Ｋ）を参照して図５に示す回路の動作を説明する。

尚、図６に示される回路も図５に示す回路と略同様に動作されることから、その説明は省略する。

トランス１２の２次側に図１０（Ａ）及び１０（Ｂ）に示すような電圧ＶＴ１及び電流ｉＴ１が発生されると、電流ｉＴ１がチョークコイルＣＨ１に電流ｉＬ１として流入し、チョークコイルＣＨ１を介してキャパシタＣ８，Ｃ９に供給される。従って、キャパシタＣ８，Ｃ９の両端には、夫々図１０（Ｃ）及び図１０（Ｅ）に示すような交流電圧ｖＣ８、ｖＣ９が生じるとともにキャパシタＣ８，Ｃ９からは、夫々図１０（Ｄ）及び図１０（Ｆ）に示すような交流電流iＣ８、ｉＣ９がダイオードＤ１、Ｄ２の接続点及びダイオードＤ３、Ｄ４の接続点に供給される。ダイオードＤ１を介してキャパシタＣ１０が電流iＣ８で充電されるとともにダイオードＤ３を介してキャパシタＣ１２が電流iＣ９で充電される。従って、ダイオードＤ１の電位が図１０（Ｇ）に示すように電位Ｖａに維持される。ここで、電位Ｖａは、キャパシタＣ１０、Ｃ１２間の電位にキャパシタＣ１０の電圧を加算した実質的な４倍電圧に相当している。

図１０（Ｈ）に示すようにスイッチング素子Ｑ７にＰＷＭ制御信号としてスイッチング信号ＳＱ１が与えられると、スイッチング素子Ｑ７がオン及びオフに応じて、電位ＶｂがフライホイールダイオードＤ５のアノードに生ずる。スイッチング素子Ｑ７がオフの際には、電位Ｖａがスイッチング素子ＳＱ７を介してフライホイールダイオードＤ５のカソードに与えられず、図１０（Ｉ）に示すようにキャパシタＣ１０及びＣ１２間の電位Ｖｂ２に対応した電位ＶｂがフライホイールダイオードＤ５のアノードに生ずる。これに対して、スイッチング素子Ｑ７がオンの際には、電位Ｖａがスイッチング素子ＳＱ７を介してフライホイールダイオードＤ５のカソードに与えられ、図１０（Ｉ）に示すように電位Ｖａに対応した電位Ｖｂ１がフライホイールダイオードＤ５のカソードに与えられる。従って、フライホイールダイオードＤ５のカソード側の電位Ｖｂは、スイッチング素子Ｑ７のオン及びオフに応じて、電位VOUTを基準として電位Ｖｂ１及び電位Ｖｂ２間で矩形波として変動される。図１０（Ｉ）に示される矩形波電位Ｖｂは、チョークコイルＣＨ２及びキャパシタＣ１４から成る平滑回路１６に与えられる。従って、図１０（Ｊ）に示されるようにこの平滑回路では、平滑電流ｉＣ０でキャパシタＣ１４が充電され、図１０（Ｋ）に示される出力電圧VOUTがキャパシタＣ１４の両端電圧として出力される。

尚、キャパシタＣ８、Ｃ９は、チョークコイルＣＨ1とで共振回路を構成すると、同時にチャージポンプとして働き、倍電圧整流を実現している。この時、電圧Ｖａは、次のように示すことができる。

Ｖａ＝２×ｖＴ１０＋２×ｖＴ１２
ｖＴ１０は、高周波トランス１２の正端子電圧であり、ｖＴ１２は、高周波トランス１２の負端子電圧である。

ＰＷＭ制御において、スイッチング素子Ｑ７をオンとするデューティをｄとすると、出力電圧VOUTは次式にて示すことができる。

VOUT＝２×ｖＴ１０×ｄ＋２×ｖＴ１２
上述したコンバータ回路においては、ＰＷＭ信号のパルス幅に応じて図１０（Ｋ）に示されるように平滑回路１６からは平滑化された出力電圧VOUTが出力される。ここで、ＰＷＭ信号のパルス幅が大きければ、平滑回路１６からの出力電圧VOUTが大きくなり、ＰＷＭ信号のパルス幅が小さければ、平滑回路１６からの出力電圧VOUTが小さくなる。従って、平滑回路１６からの出力電圧がＰＷＭ信号発生器１８で検出され、適切なパルス幅が選定されることによって平滑回路１６の出力を一定とすることができる。

図５に示す回路では、トランスの２次側には、２回路ではなく、単一回路が設けられるのみで構成されている。通常、１つのトランスにおいて、２次側に２回路の２次巻き線を施した場合、リーケージインダクタンスの差により、共振周波数のずれが生じてしまう。このリーケージインダクタンスの差を極力少なくするには２個のトランスを必要とする。しかし、トランスの２次側が単一回路で構成されることから、小出力時においても高い変換効率を有するＤＣ−ＤＣコンバータを提供することができる。

以上のように，定格出力時はもちろんのこと、小出力時においても高い変換効率を有するＤＣ−ＤＣコンバータを提供することができる。

この発明は、上記各実施の形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。さらに、上記各実施形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合せにより種々の発明が抽出され得る。

また、例えば各実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

この発明の一実施の形態にかかるＤＣ−ＤＣコンバータ部の回路構成を示すブロック図である。図１に示す電圧共振回路の１例を示す回路図である。図１に示す電圧共振回路の他の例を示す回路図である。図１に示す電圧共振回路の更に他の例を示す回路図である。図１に示す電流共振回路、倍電圧回路、スイッチング回路及び平滑回路の回路例を示す回路図である。図１に示す電流共振回路、倍電圧回路、スイッチング回路及び平滑回路の他の回路例を示す回路図である。図５に示すスイッチング制御回路のＭＣＵの機能を示す制御部ブロック図である。（Ａ）〜（Ｈ）は、図２に示す電圧共振回路における各部の波形を示す波形図である。（Ａ）及び（Ｂ）は、図２に示す高周波トランスから電圧並びに電流出力を示す波形図である。（Ａ）〜（Ｋ）は、図５に示す回路における各部の波形を示す波形図である。

符号の説明

Ｃ１〜Ｃ１４…キャパシタ、Ｑ１〜Ｑ７…スイッチング素子、ＤＲ１、ＤＲ２…ドライバ、Ｄ１〜Ｄ５…ダイオード、ＣＨ１、ＣＨ２…チョークコイル、１１…電圧共振回路、１２…高周波トランス、１３…電流共振回路、１４…整流回路、１５…スイッチング回路、１６…平滑回路、１８・・・ＰＷＭ制御回路、１７…スイッチング制御回路

Claims

出力電圧が変動する低電圧直流電源から直流電力が入力され、ＤＣ−ＡＣ変換して出力する第１の電圧共振回路と、
１次側及び２次側を有し、その１次側に前記第１の電圧共振回路からの出力電圧が入力される第１の絶縁型高周波トランスと、
前記第１のトランスの２次側の第１端子に接続されるチョークコイル及びこのチョークコイルに夫々直列に接続される第１及び第２キャパシタから成る第１の電流共振回路と、
第１及び第２のダイオードが直列接続された第１のダイオード接続、この第１のダイオード接続に並列に接続された第３キャパシタ、第２及び第３のダイオードが直列接続された第２のダイオード接続、この第２のダイオード接続に並列に接続された第４キャパシタとから構成され、この第１及び第２のダイオード接続間の接続点並びに第３及び第４のキャパシタ間の接続点が前記第１のトランスの２次側の第２端子に接続され、前記第３キャパシタが前記第１及び第２のダイオード間の接続点に接続され、前記第４キャパシタが前記第３及び第４のダイオード間の接続点に接続されている倍電圧回路と、
前記第３及び第４キャパシタの一方の電圧或いは前記第３及び第４キャパシタの直列接続の電圧を切り替えるスイッチング回路と、
このスイッチング回路からの出力を平滑化して出力する平滑回路と、
を具備することを特徴とするＤＣ―ＤＣコンバータ。
前記第１及び第２の電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングによりＤＣ−ＡＣ変換して高周波の電圧を出力することを特徴とする請求項１のＤＣ―ＤＣコンバータ。
前記第１及び第２の電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
前記スイッチング回路は、前記第３及び第４キャパシタの一方に並列に接続されたダイオード及びスイッチング素子の直列回路から構成され、前記平滑回路は、前記第３及び第４キャパシタの直列接続に並列接続されたチョークコイル及び第５のキャパシタから構成され、この第５のキャパシタの両端電圧が出力されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。