JP2007214226A - 静電気放電保護回路 - Google Patents
静電気放電保護回路 Download PDFInfo
- Publication number
- JP2007214226A JP2007214226A JP2006030495A JP2006030495A JP2007214226A JP 2007214226 A JP2007214226 A JP 2007214226A JP 2006030495 A JP2006030495 A JP 2006030495A JP 2006030495 A JP2006030495 A JP 2006030495A JP 2007214226 A JP2007214226 A JP 2007214226A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- terminal
- internal circuit
- esd current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】電源端子1と接地端子2の間に逆方向にダイオード接続されたNMOS9を保護素子として設けると共に、この電源端子1と内部回路4の間に、ESD電流の周波数成分の通過を阻止する帯域阻止型のフィルタ10を設ける。これにより、高周波成分のESD電流がフィルタ10によって内部回路4に流入することが阻止される。そして、電源端子1の電位VDDが上昇すると、保護素子のNMOS9が先にブレークダウンする。これによって電源端子1の電圧が低下し、内部回路4はESD電流から保護される。
【選択図】図1
Description
このLSIは、電源電圧VDDが供給される電源端子1、接地電位GNDに接続される接地端子2、入力信号INが与えられる入力端子3、この入力信号INに応じて所定の論理動作を行う内部回路4、及びこの内部回路4の論理動作結果の出力信号OUTが出力される出力端子5を有している。
例えば、時計機能を実現するような規模の小さなLSIでは、大規模なLSIに比べて回路の持つ寄生容量は小さくなる。このため、図2のようなESD保護回路では、ESDの代表的な人体帯電モデル(Human Body Model:HBM)のような傾きと周期の大きなESD電流が入力された場合、内部回路4のトランジスタにかかる電圧が保護素子であるNMOS9と同時またはこのNMOS9よりも先にブレークダウン電圧に達する。更に、そのESD電流の流れる時間はデバイス帯電モデル(Charged Device Model:CDM)などの他のモデルに比べて長くなる。内部回路4のトランジスタは、保護素子のようにESD電流を流す能力を持った素子ではないので、保護素子が動作する前に破壊してしまうという問題があった。
(1) フィルタ10,20として抵抗素子と容量素子を用いているが、MOSトランジスタを用いて構成することも可能である。
(2) コイル等の誘導素子を用いて帯域阻止フィルタや低域通過フィルタを構成することも可能である。
(3) NMOS9に代えて、ダイオード接続されたPMOS、ダイオード、バイポーラトランジスタ、またはサイリスタを用いても良い。
2 接地端子
3 入力端子
4 内部回路
5 出力端子
9 NMOS
10,20 フィルタ
Claims (7)
- 半導体集積回路の電源端子に印加される静電気放電電流から内部回路を保護するための静電気放電保護回路であって、
前記電源端子と接地端子の間に接続されて一定値以上の電圧が印加されたときにブレークダウンする保護素子と、
前記電源端子と前記内部回路の間に設けられて前記静電気放電電流の周波数成分の通過を阻止するフィルタとを、
備えたことを特徴とする静電気放電保護回路。 - 前記フィルタは、帯域阻止フィルタまたは低域通過フィルタであることを特徴とする請求項1記載の静電気放電保護回路。
- 前記フィルタは、抵抗素子と容量素子で構成したことを特徴とする請求項2記載の静電気放電保護回路。
- 前記フィルタは、誘導素子と容量素子で構成したことを特徴とする請求項2記載の静電気放電保護回路。
- 前記抵抗素子は、MOSトランジスタで構成したことを特徴とする請求項3記載の静電気放電保護回路。
- 前記容量素子は、MOSトランジスタで構成したことを特徴とする請求項3または4記載の静電気放電保護回路。
- 前記保護素子は、MOSトランジスタ、バイポーラトランジスタまたはダイオードで構成したことを特徴とする請求項1乃至6のいずれか1項に記載の静電気放電保護回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006030495A JP2007214226A (ja) | 2006-02-08 | 2006-02-08 | 静電気放電保護回路 |
US11/670,110 US20070183105A1 (en) | 2006-02-08 | 2007-02-01 | Electrostatic discharge protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006030495A JP2007214226A (ja) | 2006-02-08 | 2006-02-08 | 静電気放電保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007214226A true JP2007214226A (ja) | 2007-08-23 |
Family
ID=38333817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006030495A Pending JP2007214226A (ja) | 2006-02-08 | 2006-02-08 | 静電気放電保護回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070183105A1 (ja) |
JP (1) | JP2007214226A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017191814A (ja) * | 2016-04-11 | 2017-10-19 | 株式会社東海理化電機製作所 | 半導体集積回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834170B (zh) * | 2010-04-15 | 2012-07-25 | 苏州扩达微电子有限公司 | 可抑制外界高频噪声的芯片结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326868A (ja) * | 1997-05-26 | 1998-12-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2005026307A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体集積回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6061222A (en) * | 1998-08-28 | 2000-05-09 | Hewlett-Packard Company | Method and apparatus for reducing noise in integrated circuit chips |
US6433985B1 (en) * | 1999-12-30 | 2002-08-13 | International Business Machines Corporation | ESD network with capacitor blocking element |
DE10038323A1 (de) * | 2000-08-05 | 2002-02-14 | Philips Corp Intellectual Pty | Schaltungsanordnung |
US7292091B1 (en) * | 2000-10-11 | 2007-11-06 | Silicon Laboratories Inc. | Method and apparatus for reducing interference |
US6937454B2 (en) * | 2002-06-25 | 2005-08-30 | Tyco Electronics Corporation | Integrated device providing overcurrent and overvoltage protection and common-mode filtering to data bus interface |
AU2003296500A1 (en) * | 2002-12-13 | 2004-07-09 | Oy Ajat, Ltd. | Switching/depolarizing power supply for a radiation imaging device |
US7518842B2 (en) * | 2003-11-05 | 2009-04-14 | Integrated Device Technology, Inc. | Circuits and methods that attenuate coupled noise |
US7649722B2 (en) * | 2005-09-14 | 2010-01-19 | Interuniversitair Microelektronica Centrum (Imec) | Electrostatic discharge protected circuits |
-
2006
- 2006-02-08 JP JP2006030495A patent/JP2007214226A/ja active Pending
-
2007
- 2007-02-01 US US11/670,110 patent/US20070183105A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326868A (ja) * | 1997-05-26 | 1998-12-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2005026307A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017191814A (ja) * | 2016-04-11 | 2017-10-19 | 株式会社東海理化電機製作所 | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20070183105A1 (en) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7289307B2 (en) | High voltage ESD circuit by using low-voltage device with substrate-trigger and gate-driven technique | |
US9825022B2 (en) | ESD clamp circuit | |
US7440248B2 (en) | Semiconductor integrated circuit device | |
JP5577082B2 (ja) | 半導体装置 | |
US8830640B2 (en) | Electrostatic discharge protection circuit | |
JP2007234718A (ja) | 半導体集積回路装置 | |
JP2014132717A (ja) | 静電気放電保護回路及び半導体回路装置 | |
US10354991B2 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
JP2008263068A (ja) | 静電気保護回路 | |
JP2006080160A (ja) | 静電保護回路 | |
WO2016088482A1 (ja) | 半導体集積回路 | |
JP2007511901A (ja) | アクティブ保護回路装置 | |
JP2009054851A (ja) | 半導体集積回路 | |
JP5214263B2 (ja) | 静電気放電保護回路 | |
JP2009147040A (ja) | 半導体集積回路装置 | |
JP2010041013A (ja) | 保護回路 | |
JP2007214420A (ja) | 半導体集積回路 | |
US10454269B2 (en) | Dynamically triggered electrostatic discharge cell | |
JP5771330B2 (ja) | 静電気放電保護用回路装置 | |
KR20070071465A (ko) | 정전기 방전 보호 회로 | |
JP5546265B2 (ja) | 半導体装置 | |
JP2007214226A (ja) | 静電気放電保護回路 | |
JP3780896B2 (ja) | 半導体集積回路装置 | |
JP4031423B2 (ja) | 半導体集積回路 | |
JP3997857B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |