CN101834170B - 可抑制外界高频噪声的芯片结构 - Google Patents

可抑制外界高频噪声的芯片结构 Download PDF

Info

Publication number
CN101834170B
CN101834170B CN 201010146898 CN201010146898A CN101834170B CN 101834170 B CN101834170 B CN 101834170B CN 201010146898 CN201010146898 CN 201010146898 CN 201010146898 A CN201010146898 A CN 201010146898A CN 101834170 B CN101834170 B CN 101834170B
Authority
CN
China
Prior art keywords
ground
frequency
pad
circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010146898
Other languages
English (en)
Other versions
CN101834170A (zh
Inventor
李秉纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Da Da electronic (Shanghai) Co., Ltd.
Original Assignee
SUZHOU KUODA MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU KUODA MICROELECTRONICS CO Ltd filed Critical SUZHOU KUODA MICROELECTRONICS CO Ltd
Priority to CN 201010146898 priority Critical patent/CN101834170B/zh
Publication of CN101834170A publication Critical patent/CN101834170A/zh
Application granted granted Critical
Publication of CN101834170B publication Critical patent/CN101834170B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种可抑制外界高频噪声的芯片结构，其特征在于：设有至少2个地焊盘，其中一个地焊盘与芯片的内部电路相连接，称为“干净地”，其它的地焊盘与有高频干扰源的焊盘的防静电保护电路相连接，称为“脏的地”；所述“干净地”和“脏的地”之间设有隔离电阻；在所述有高频干扰源的焊盘与内部电路之间设有滤波电路。本发明通过额外增加一个“干净的”地焊盘，以及电阻、电容、邦定线上的寄生电感组成的滤波结构，达到在某一频率上有较好的滤波效果，有效抑制了高频噪声。

Description

可抑制外界高频噪声的芯片结构
技术领域
本发明涉及电磁兼容性领域，尤其涉及一种能够抑制特定频率范围内的电磁干扰的芯片结构。
背景技术
随着无线通讯技术的发展和电路工作频率的提高，电磁干扰现象越来越严重，电磁兼容性(Electro Magnetic Compatibility，EMC)的设计也越来越重要。一般情况下，电磁兼容性的设计大多是在电路板上进行改进，在芯片的***设置滤波电路，这些电路通常由磁珠、电容、电感、电阻等器件构成。但是，当用于高频噪声抑制时，会导致成本的增加，电路板面积也变得更大。特别在某些应用场合，面积的控制比较关键，此时，这种方法就无法满足要求。因此，需要考虑如何改进芯片的结构，而不是在芯片的***设置滤波电路。
现有技术中，图1所示为普通的芯片供电焊盘引线结构示意图，焊盘VDD与GND之间设有防静电保护电路，不可避免地在VDD与GND之间产生了一个寄生电容。类似地，在其它焊盘和GND之间，或者，在其它焊盘和VDD之间(对于共VDD的防静电保护电路结构)，也会产生寄生电容。
图2所示为芯片供电电路结构框图，VDD焊盘通过防静电保护电路ESD与GND焊盘相连。VDD焊盘处存在的高频噪声EMI将通过连接线注入内部电路，降低芯片的工作性能。
即便是在芯片内设置了滤波器，如图3所示，噪声仍然会通过与芯片的地焊盘连接的引线流入电路板，以形成回路。对于常见的线径25um，长约0.8mm-2mm的引线，寄生电感大约为0.5nH到2nH，在2.4GHz频率下，它的阻抗约为9ohm-33ohm。而一般的防静电保护电路，从焊盘到衬底至少会有2pF-3pF的寄生电容，在2.4GHz频率下，它的阻抗约为33ohm-22ohm。如图3所示，2.4GHz的噪声信号会很容易通过防静电保护电路中的寄生电容，到达芯片的地焊盘，然后再通过引线流入电路板。在此过程中，噪声被引入芯片的地焊盘，芯片的地就变成了一个“脏的地”，由此，与“脏的地”连接的内部电路的性能将会下降。
而如果在防静电保护电路之前加入低通滤波器，那么对防静电保护电路的快速放电会产生很大的影响，使得高压静电不能在极短时间内得到释放，从而会影响防静电保护电路的效果，甚至导致防静电保护电路功能失效。
因此，如果能够对芯片结构进行改进，使之对高频噪声具有良好的抑制作用，将能简化芯片的***电路，有效减小电路所占的面积。
发明内容
本发明目的是提供一种改进的芯片结构，以有效抑制高频噪声，从而改进芯片的电磁兼容性。
为达到上述目的，本发明采用的技术方案是：一种可抑制外界高频噪声的芯片结构，
设有至少2个地焊盘(PAD)，其中一个地焊盘与芯片的内部电路相连接，称为“干净地”(clean ground)，其它的地焊盘与有高频干扰源的焊盘的防静电保护电路相连接，称为“脏的地”(dirty ground)；
所述“干净地”和“脏的地”之间设有隔离电阻；
在所述有高频干扰源的焊盘与内部电路之间设有滤波电路。
上述技术方案中，所述隔离电阻由所述“干净地”和“脏的地”之间的空白区构成。
上述技术方案中，所述防静电保护电路的寄生电容与“脏的地”引线上的寄生电感的谐振频率落在噪声频率附近。
也可以在所述防静电保护电路上并联有电容，防静电保护电路的寄生电容和并联的电容的等效电容与“脏的地”引线上的寄生电感的谐振频率落在噪声频率附近。
上述技术方案中，所述滤波电路由串接在有高频干扰源的焊盘与内部电路之间的电阻、跨接在电阻和“干净地”之间的电容、“干净地”引线上的寄生电感构成。
所述滤波电路的谐振频率落在噪声频率附近，构成对高频噪声的陷波电路。
当某些输出焊盘上有高频干扰源时，优选的技术方案，设有3个地焊盘，其中第一个地焊盘与芯片的内部电路相连接，第二个地焊盘与有高频干扰源的输入焊盘的防静电保护电路相连接，第三个地焊盘与有高频干扰源的输出焊盘的防静电保护电路相连接。
上述技术方案中的地也可以是参考电平，此时，可以采用的技术方案是，一种可抑制外界高频噪声的芯片结构，
设有至少2个参考电平焊盘，其中一个参考电平焊盘与芯片的内部电路相连接，称为“干净电平”，其它的参考电平焊盘与有高频干扰源的焊盘的防静电保护电路相连接，称为“脏的电平”；
所述“干净电平”和“脏的电平”之间设有隔离电阻；
在所述有高频干扰源的焊盘与内部电路之间设有滤波电路。
其中的参考电平也可以是供电，具体视芯片内部连接结构而定。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：
1.本发明提供了一种有效的高频滤波电路，通过额外增加一个“干净的”地焊盘，以及电阻、电容、邦定线上的寄生电感组成的滤波结构，达到在某一频率上有较好的滤波效果；将可能引入高频干扰的焊盘的防静电保护电路结构只与“脏的地”相连，并把“干净地”与“脏的地”分离开，可以比较好地将高频干扰隔离开。
2.当存在有噪声的输出焊盘时，为了避免其它焊盘上的噪声注入输出焊盘，本发明可以设置2个或更多的“脏的地”，进一步保证了芯片的性能，具有良好的电磁兼容性。
附图说明
图1是现有技术中普通的芯片供电焊盘引线结构示意图；
图2是现有技术中芯片供电电路结构框图；
图3是背景技术中带有内部滤部电路的芯片电路框图；
图4是本发明实施例中一种芯片电路结构示意图；
图5是实施例中一种芯片结构的布局及引线结构示意图。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：
图4所示为本发明实施例的芯片电路结构示意图，在通常的芯片结构中，增加一个焊盘第二地3a，在干扰源1与内部电路5之间加入一个由电阻RLP、电容C2、引线上的寄生电感LGND1构成的滤波电路3，并且，内部电路5连接至第二地3a，VDD焊盘的防静电保护电路(ESD)连接至第一地2b，并在第一地2b与第二地3a之间设置一个隔离电阻4。通过在防静电保护电路结构旁并联一个大小合适的电容，或者调节防静电保护电路的寄生电容大小，使CESD(或者CESD与C1并联的等效电容)与LGND0的谐振频率落在噪声频率附近。在谐振频率时，振荡回路的阻抗理论值为零，即从干扰源1到电路板之间具有一个通过第一地2b的低阻抗通路。而由于RLP与Rpara的存在，使得从干扰源1通过第二地3a到电路板是一个高阻抗通路。从而大部分噪声电流从第一地2b上通过，而第二地3a上的噪声被大大削弱。以下，称第一地2b为“脏的地”，第二地3a为“干净地”。
参见图4，滤波电路3还有另外一个功能：通过调节电容C2的大小，使C2与LGND1的谐振频率在噪声频率附近，那么滤波电路3变成一个在噪声频率处的理想的陷波电路，可以极大抑制在点3b处的噪声。
所以，在图4中，不论是在内部的第二地3a，还是在干扰源1到内部电路5的接入点3b，特定频率的高频噪声都被大大抑制了。
参见图4，对于无干扰源的焊盘7，其防静电保护电路6连接到“干净地”3a上。
类似地，可以设置多个本结构，以分别抑制来自不同焊盘的高频噪声。可以有两种情况：1.多个有干扰源的焊盘通过防静电保护电路连接到一个“脏的地”，内部电路连接到一个“干净地”。2.如果有一些有噪声的输出焊盘，为了避免其它焊盘上的噪声注入输出焊盘，需要设置连接有噪声的输出焊盘的另一个“脏的地”。这两种情况同样是本发明的应用实例。
图5为本发明实施例的布局及引线结构示意图。其中隔离电阻是通过在“脏的地”与“干净地”之间留一段空白区实现的，在该空白区不设置任何接触孔，只是通过衬底将“脏的地”与“干净地”连接起来，以形成寄生电阻，其阻值大小可以通过空白区的宽度来调节。
比如对于通常的电路及引线结构：引线线径：25um，引线长约1.5mm，防静电保护电路的寄生电容大约是2.5pF，放置不同大小的滤波电容，对1GHz的噪声，从干扰源到地只有-3dB到-6dB的衰减。而在本发明的芯片中，取RLP为100ohm，Rpara为100ohm，C2为10pF，在“干净地”的衰减大约是-21dB到-24dB，而在点3b更可以达到-40dB以上的衰减。可见，本发明能有效抑制高频噪声。

Claims (8)

1.一种可抑制外界高频噪声的芯片结构，其特征在于：
设有至少2个地焊盘，其中一个地焊盘与芯片的内部电路相连接，称为“干净地”，其它的地焊盘与连接在有高频干扰源的焊盘上的防静电保护电路相连接，称为“脏的地”；
所述“干净地”和“脏的地”之间设有隔离电阻；
在所述有高频干扰源的焊盘与内部电路之间设有滤波电路。
2.根据权利要求1所述的可抑制外界高频噪声的芯片结构，其特征在于：所述隔离电阻由所述“干净地”和“脏的地”之间的空白区构成。
3.根据权利要求1所述的可抑制外界高频噪声的芯片结构，其特征在于：所述防静电保护电路的寄生电容(CESD)与“脏的地”引线上的寄生电感(LGND0)的谐振频率落在噪声频率处。
4.根据权利要求1所述的可抑制外界高频噪声的芯片结构，其特征在于：所述防静电保护电路上并联有电容(C1)，防静电保护电路的寄生电容(CESD)和并联的电容(C1)的等效电容与“脏的地”引线上的寄生电感(LGND0)的谐振频率落在噪声频率处。
5.根据权利要求1所述的可抑制外界高频噪声的芯片结构，其特征在于：所述滤波电路由串接在有高频干扰源的焊盘与内部电路之间的电阻(RLP)、跨接在电阻(RLP)和“干净地”之间的电容(C2)、“干净地”引线上的寄生电感(LGND1)构成。
6.根据权利要求5所述的可抑制外界高频噪声的芯片结构，其特征在于：所述滤波电路的谐振频率落在噪声频率处，构成对高频噪声的陷波电路。
7.根据权利要求1所述的可抑制外界高频噪声的芯片结构，其特征在于：设有3个地焊盘，其中第一个地焊盘与芯片的内部电路相连接，第二个地焊盘与有高频干扰源的输入焊盘的防静电保护电路相连接，第三个地焊盘与有高频干扰源的输出焊盘的防静电保护电路相连接。
8.一种可抑制外界高频噪声的芯片结构，其特征在于：
设有至少2个参考电平焊盘，其中一个参考电平焊盘与芯片的内部电路相连接，称为“干净电平”，其它的参考电平焊盘与连接在有高频干扰源的焊盘上的防静电保护电路相连接，称为“脏的电平”；
所述“干净电平”和“脏的电平”之间设有隔离电阻；
在所述有高频干扰源的焊盘与内部电路之间设有滤波电路。
CN 201010146898 2010-04-15 2010-04-15 可抑制外界高频噪声的芯片结构 Expired - Fee Related CN101834170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010146898 CN101834170B (zh) 2010-04-15 2010-04-15 可抑制外界高频噪声的芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010146898 CN101834170B (zh) 2010-04-15 2010-04-15 可抑制外界高频噪声的芯片结构

Publications (2)

Publication Number Publication Date
CN101834170A CN101834170A (zh) 2010-09-15
CN101834170B true CN101834170B (zh) 2012-07-25

Family

ID=42718194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010146898 Expired - Fee Related CN101834170B (zh) 2010-04-15 2010-04-15 可抑制外界高频噪声的芯片结构

Country Status (1)

Country Link
CN (1) CN101834170B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104094292B (zh) * 2012-04-25 2017-03-08 株式会社村田制作所 无线ic器件及无线通信终端
CN102842898B (zh) * 2012-09-10 2014-10-29 广州润芯信息技术有限公司 静电释放保护电路
CN112859983B (zh) * 2021-01-06 2022-04-12 深圳市紫光同创电子有限公司 芯片的电源调节电路及方法
CN114496999B (zh) * 2021-09-06 2023-10-24 上海芯圣电子股份有限公司 一种减小寄生电阻的芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1073208A2 (en) * 1999-07-29 2001-01-31 Murata Manufacturing Co., Ltd. High frequency switching component
CN101542924A (zh) * 2007-05-10 2009-09-23 株式会社村田制作所 复合高频器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214226A (ja) * 2006-02-08 2007-08-23 Oki Electric Ind Co Ltd 静電気放電保護回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1073208A2 (en) * 1999-07-29 2001-01-31 Murata Manufacturing Co., Ltd. High frequency switching component
CN101542924A (zh) * 2007-05-10 2009-09-23 株式会社村田制作所 复合高频器件

Also Published As

Publication number Publication date
CN101834170A (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
US8610494B1 (en) Low power active filter
KR101547997B1 (ko) 변압기 및 전기 회로
US9344054B2 (en) Common mode filter
US9093977B2 (en) Integrated passive device filter with fully on-chip ESD protection
US8901752B2 (en) Tuning the efficiency in the transmission of radio-frequency signals using micro-bumps
CN102782935B (zh) 具有串联电感器的集成电路
US8279570B2 (en) ESD protection for RF circuits
CN110492864A (zh) 一种体声波滤波器的封装结构及该滤波器的制造方法
TWI474633B (zh) 具靜電保護機制之整合被動元件
JP2016028499A (ja) 回路保護素子
CN101834170B (zh) 可抑制外界高频噪声的芯片结构
US9263780B2 (en) Switch module
US20090179713A1 (en) Low pass filter incorporating coupled inductors to enhance stop band attenuation
US20110050383A1 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
US9780085B1 (en) Electrostatic discharge protection apparatus
US7203923B2 (en) Capacitors integrated with inductive components
US8786071B2 (en) Wiring pattern having a stub wire
JP2015070605A (ja) ダイプレクサ及びその製造方法
JP2009064843A (ja) 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造
US10250215B2 (en) Electronic circuit and method for mounting electronic circuit
CN105517318A (zh) 基于开环谐振器与x型桥的电源ebg结构
Chen et al. In-depth analysis of power noise coupling between core and periphery power rails
CN106301274A (zh) 一种带通滤波器
CN105321876A (zh) 一种集成esd防护功能的高频共模lc滤波设计方法
CN102946231A (zh) 一种低噪声放大器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KUODA ELECTRONIC (SHANGHAI) CO., LTD.

Free format text: FORMER OWNER: SUZHOU KONTEL MICROELECTRONICS CO., LTD.

Effective date: 20130122

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 215021 SUZHOU, JIANGSU PROVINCE TO: 201803 JIADING, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20130122

Address after: 201803, room 337, 301 Shahe Road, Shanghai, Jiading District

Patentee after: Da Da electronic (Shanghai) Co., Ltd.

Address before: Suzhou City, Jiangsu Province, Suzhou Industrial Park 215021 Xinghu Street No. 328 B9-401-1

Patentee before: Suzhou Kuoda Microelectronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20160415