JP2007201339A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007201339A JP2007201339A JP2006020521A JP2006020521A JP2007201339A JP 2007201339 A JP2007201339 A JP 2007201339A JP 2006020521 A JP2006020521 A JP 2006020521A JP 2006020521 A JP2006020521 A JP 2006020521A JP 2007201339 A JP2007201339 A JP 2007201339A
- Authority
- JP
- Japan
- Prior art keywords
- resistance layer
- insulating film
- resistance
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000000137 annealing Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 5
- 238000007669 thermal treatment Methods 0.000 abstract 2
- -1 phosphorus ions Chemical class 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 半導体抵抗層を有する半導体装置の製造方法において、理論抵抗値と実測抵抗値とのズレを低減させる。
【解決手段】 半導体基板１上の全面に層間絶縁膜９を形成し、その後当該層間絶縁膜９を選択的にエッチングし、ポリシリコン抵抗層４，ソース領域７及びドレイン領域８をそれぞれ一部露出させるコンタクトホール１０，１１を形成する。ポリシリコン抵抗層４上で隣り合うコンタクトホール間を抵抗素子の長さＬ１，Ｌ２と定義した上でポリシリコン抵抗層４のパターニング寸法を設定する。次に、コンタクトホール１０を介して、イオン注入し、ポリシリコン抵抗層４上に低抵抗領域１５ａ〜１５ｃ（高濃度に不純物が導入された領域）を形成する。次に、当該イオン注入後の熱処理（アニーリング）をソース領域・ドレイン領域の際の熱処理よりも低い温度で行う。
【選択図】 図３
【解決手段】 半導体基板１上の全面に層間絶縁膜９を形成し、その後当該層間絶縁膜９を選択的にエッチングし、ポリシリコン抵抗層４，ソース領域７及びドレイン領域８をそれぞれ一部露出させるコンタクトホール１０，１１を形成する。ポリシリコン抵抗層４上で隣り合うコンタクトホール間を抵抗素子の長さＬ１，Ｌ２と定義した上でポリシリコン抵抗層４のパターニング寸法を設定する。次に、コンタクトホール１０を介して、イオン注入し、ポリシリコン抵抗層４上に低抵抗領域１５ａ〜１５ｃ（高濃度に不純物が導入された領域）を形成する。次に、当該イオン注入後の熱処理（アニーリング）をソース領域・ドレイン領域の際の熱処理よりも低い温度で行う。
【選択図】 図３
Description
本発明は半導体装置の製造方法に関し、特に、抵抗素子を有する半導体装置に関するものである。
従来より、アナログ回路を搭載したＬＳＩ回路を構成するための抵抗素子としてポリシリコン層からなる比較的抵抗値の高い素子（以下、ポリシリコン抵抗層と称する）が知られている。このポリシリコン抵抗層は、素子分離領域に形成すれば素子形成領域の面積を縮小して高集積化を図り、かつ寄生容量も低減させることもできるため広く用いられている。
また、一般的なＬＳＩ回路では、ポリシリコン抵抗層以外にもＭＯＳトランジスタやバイポーラトランジスタ等のような能動素子が同一半導体基板上に形成されている。以下、ポリシリコン抵抗層及びＭＯＳトランジスタを同一半導体基板上に備えた従来の半導体装置の製造工程の一例を図６〜図８を参照して説明する。
図６に示すように、ＬＯＣＯＳ法等により半導体基板１００上に素子分離のためのフィールド絶縁膜１０１を形成する。また、熱酸化法等によりフィールド絶縁膜１０１で囲まれた領域の半導体基板１００の表面にＭＯＳトランジスタ用のゲート絶縁膜１０２を形成する。次に、半導体基板１００上の全面にポリシリコン層を形成し、抵抗素子が所望の抵抗値を得るためのイオン注入をし、その後、ドライエッチング等によるパターニングを行うことでフィールド絶縁膜１０１上にポリシリコン抵抗層１０３を形成し、ゲート絶縁膜１０２上にゲート電極１０４を形成する。
次に、図７に示すように、ポリシリコン抵抗層１０３のコンタクト形成領域において電気的接続を良好にするため、レジスト膜１０５をマスクとしてイオン注入を行い、ポリシリコン抵抗層１０３上に低抵抗領域１０６ａ〜１０６ｃ（高濃度に不純物が注入された領域）を形成する。
また、ＭＯＳトランジスタ形成領域においても低抵抗領域１０６ａ〜１０６ｃの形成と同時にイオン注入を行い、ソース領域１０７及びドレイン領域１０８を形成する。その後、注入した不純物を活性化するため高温（例えば９５０℃）で約１時間の熱処理（アニーリング）を行う。
次に、図８に示すように、半導体基板１００上の全面に層間絶縁膜１０９を形成し、その後ポリシリコン抵抗層１０３，ソース領域１０７，及びドレイン領域１０８上の所望の位置にコンタクトホール１１０を開口する。次に、各コンタクトホール１１０内に金属配線１１６を形成することで、ポリシリコン抵抗層１０３及びＭＯＳトランジスタは他の素子と電気的に接続される。図９は以上の工程によって形成された半導体装置を上方から見た平面図の概略である。
特開平５−１２９２９４号公報
ところで、抵抗素子の抵抗値ＲはＲ＝Ｒｓ×Ｌ／Ｗで与えられる。ここで、Ｒｓはシート抵抗（Ω／ｓｐ），Ｌは抵抗素子の長さ、Ｗはその幅である。上記ポリシリコン抵抗層１０３において、そのパターニング寸法（シート抵抗Ｒｓ，長さＬ，幅Ｗ）は、所望の抵抗値Ｒになるように予め設計されており、製造工程の途中で変更されることはない。
従来は、図７に示すようにレジスト膜１０５を用いてイオン注入した間の長さＸ，Ｙを抵抗素子の長さＬと定義して抵抗素子を設計していた。ここで、Ｘは隣り合う低抵抗領域１０６ａ，１０６ｂ間の長さであり、Ｙは低抵抗領域１０６ｂ，１０６ｃ間の長さであり、例えばＸ＝１２００μｍ、Ｙ＝７０μｍである。
しかしながら、上述した従来の製造工程では、低抵抗領域形成後に他の能動素子の不純物領域を活性化させるために高温の熱処理（アニーリング）を行う必要があったため、低抵抗領域１０６ａ〜１０６ｃが横方向に所定の距離Ｚだけ拡散し、図８，９に示すように低抵抗領域１１５ａ〜１１５ｃとなる。従って、予め設計した抵抗素子の長さＸ，ＹがＸ´，Ｙ´へと短くなってしまい、理論抵抗値と実測抵抗値とでズレが生じてしまうという問題があった。これは、抵抗素子が微細になるほど顕著になり、特に抵抗分割してわずかな電圧を取り出そうとする場合等に大きな問題となる。
予め低抵抗領域Ｘ，Ｙの距離を長く設定しておくことでかかるズレを回避し得るが、その場合ポリシリコン抵抗層１０３が占める面積が大きくなり、チップ面積が増大してしまう。
そこで、本発明は抵抗素子の理論抵抗値と実測抵抗値とのズレを低減するとともに、抵抗素子の小形化を図ることを目的とする。
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、半導体基板の表面に絶縁膜を形成する工程と、前記絶縁膜上に半導体抵抗層を形成する工程と、前記半導体抵抗層を被覆する層間絶縁膜を形成する工程と、前記層間絶縁膜に前記半導体抵抗層を一部露出させるコンタクトホールを形成する工程と、前記コンタクトホールを介して前記半導体抵抗層にイオン注入し、前記半導体抵抗層に低抵抗領域を形成する工程と、を有することを特徴とする。
また、本発明の半導体抵抗層及びＭＯＳトランジスタを同一半導体基板上に備えた半導体装置の製造方法において、半導体基板の表面に素子分離絶縁膜と、前記ＭＯＳトランジスタのゲート絶縁膜を形成する工程と、前記素子分離絶縁膜上に前記半導体抵抗層を形成する工程と、前記ゲート絶縁膜上に前記ＭＯＳトランジスタのゲート電極を形成する工程と、前記ＭＯＳトランジスタのソース領域及びドレイン領域を形成するための第１のイオン注入を行う工程と、前記半導体抵抗層、前記ソース領域及び前記ドレイン領域を一部露出させるコンタクトホールを有する層間絶縁膜を形成する工程と、前記コンタクトホールを介して第２のイオン注入を行い、前記半導体抵抗層上にコンタクト抵抗を下げるための低抵抗領域を形成する工程と、を有することを特徴とする。
また、前記第１のイオン注入によって注入されたイオンを活性化するための第１の熱処理をする工程と、前記第１の熱処理よりも低い温度条件で、前記第２のイオン注入によって注入されたイオンを活性化するための第２の熱処理をする工程と、を有することを特徴とする。
本発明によれば、抵抗素子の理論抵抗値と実測抵抗値のズレを低減し、抵抗値の安定した半導体装置を提供することができる。
次に、本発明の実施形態について図面を参照しながら説明する。図１〜図４はそれぞれ製造工程順に示した断面図であり、図５は図４の平面図の概略である。なお、以下の工程ではポリシリコン抵抗層及びＭＯＳトランジスタを同一半導体基板上に備えた半導体装置の製造工程について説明するが、バイポーラトランジスタ等の能動素子を同一半導体基板上に形成することも当然可能である。
まず図１に示すように、半導体基板１の表面に選択酸化法（Ｓｅｌｅｃｔｉｖｅ Ｏｘｉｄａｔｉｏｎ Ｍｅｔｈｏｄ）によってフィールド絶縁膜２を形成し、ＭＯＳトランジスタ形成領域を素子分離する。これは、いわゆるロコス（ＬＯＣＯＳ）と呼ばれているものである。
次に、フィールド絶縁膜２で囲まれた領域の半導体基板１の表面にＭＯＳトランジスタのゲート絶縁膜３を例えば熱酸化法により形成する。
次に、半導体基板１上の全面に例えば４００ｎｍの膜厚のポリシリコン層を例えばＣＶＤ法により形成し、その後当該ポリシリコン層に不純物（例えばリンイオンやヒ素イオン）を注入し、後に形成されるポリシリコン抵抗層４が所望のシート抵抗（例えば、５ＫΩ／ｓｑ）になるようにする。当該イオン注入は、例えばリンイオンを加速電圧７０ＫｅＶ，注入量５×１０１４／ｃｍ２の条件で行う。
次に、酸化膜（不図示）を全面に形成し、レジスト膜（不図示）をマスクとしてＭＯＳトランジスタの形成領域の酸化膜をエッチングして除去する。そして、レジスト膜を除去し、ポリシリコン抵抗層４の形成領域上の酸化膜をマスクとして、後にゲート電極５が形成されるポリシリコン層にＰＯＣｌ３を拡散源としたリンドープ処理を施し、ポリシリコン抵抗層４よりも低抵抗化を図る。なお、本実施形態では、ゲート電極５が形成されるポリシリコン層にリンドープ処理を施しているが、例えばリンイオン等を用いたイオン注入法により低抵抗化を図るものでもよい。
次に、当該ポリシリコン層を不図示のレジスト膜をマスクとしてドライエッチング等によってパターニングすることでフィールド絶縁膜２上にポリシリコン抵抗層４を形成し、ゲート絶縁膜３上にＭＯＳトランジスタ用のゲート電極５を形成する。ここで、上述のとおりゲート電極５はポリシリコン抵抗層４よりも低抵抗化されている。なお、上記イオン注入はポリシリコン層をパターニングした後に行うこともできる。
次に、図２に示すように、ポリシリコン抵抗層４をレジスト膜６で被覆し、半導体基板１の表面に不純物（例えば、リンイオンやヒ素イオン）を注入し、ＭＯＳトランジスタのソース領域７及びドレイン領域８を形成する。当該イオン注入は、例えばリンイオンを加速電圧７０ＫｅＶ，注入量１×１０１４／ｃｍ２、ヒ素イオンを加速電圧８０ＫｅＶ，注入量６×１０１５／ｃｍ２の条件で行う。その後高温（例えば９５０℃）で約１時間の熱処理（アニーリング）を行い、注入されたキャリアを活性化させる。
次に、図３に示すように、半導体基板１上の全面に層間絶縁膜９（例えば、ＣＶＤ法によって形成されたＢＰＳＧ膜やシリコン窒化膜）を形成し、その後当該層間絶縁膜９を選択的にエッチングし、ポリシリコン抵抗層４，ソース領域７及びドレイン領域８をそれぞれ一部露出させるコンタクトホール１０，１１を形成する。コンタクトホール１０，１１の直径は例えば、１．６μｍ程度である。
次に、コンタクトホール１０を介して、不純物（例えば、リンイオンやヒ素イオン）を注入し、ポリシリコン抵抗層４上に低抵抗領域１５ａ〜１５ｃ（高濃度に不純物が導入された領域）を形成する。この低抵抗領域１５ａ〜１５ｃを形成するのは既述のとおり、金属配線とのコンタクト抵抗を下げ、コンタクト領域の電気的接続を良好にするためである。当該イオン注入は、例えばリンイオンを加速電圧８０ＫｅＶ，注入量２×１０１５／ｃｍ２の条件で行う。なお、当該イオン注入の工程の際に、ＭＯＳトランジスタ等の能動素子の形成領域ではコンタクトホール１１をレジスト膜等で被覆し、この被覆された領域には当該イオン注入がされないようにしてもよい。
ここで、コンタクトホール１０，１１を形成した以後のプロセスでは、デバイス特性の劣化を防止する観点からも、高温の熱処理を行わない。従って、本実施形態の低抵抗領域１５ａ〜１５ｃ形成後の熱処理（アニーリング）は、上記ソース・ドレイン領域形成の際よりも低い温度（９００℃）で行うことができる。また、熱処理の時間は例えば３０分から６０分程度である。そのため、従来の半導体装置の製造方法に比して低抵抗領域１５ａ〜１５ｃに注入された不純物イオンが水平方向に拡散することはほとんど無い。従って、隣り合うコンタクトホール間を抵抗素子の長さＬ１，Ｌ２と定義した上で抵抗素子のパターニング寸法を設定することで、理論抵抗値と実測抵抗値とのズレを低く抑えることができる。例えば、Ｌ１＝１２００μｍ、Ｌ２＝７０μｍである。
次に、図４に示すように、各コンタクトホール内にスパッタリング法等でアルミニウムやチタン等から成る金属配線１６を形成することで、ポリシリコン抵抗層４及びＭＯＳトランジスタは他の素子と電気的に接続される。
以上説明したように、本実施形態では、ポリシリコン抵抗層４の低抵抗領域１５a〜１５ｃのイオン注入及びその熱処理（アニーリング）を各コンタクトホール１０，１１が形成された後に行っている。かかる製造方法によれば、既述のとおりコンタクトホール形成後にＬＳＩ動作特性を劣化させるような高温の熱処理は行われないので、低抵抗領域１５ａ〜１５ｃの拡散はほとんど無く、隣り合うコンタクトホール間を抵抗素子領域の長さＬと定義すれば、理論抵抗値とほぼズレのない抵抗値を得る事ができる。本発明者の検証によれば、従来の製造方法でポリシリコン抵抗層を抵抗分割として用いた場合、理論値から出力電圧のズレが約１０％であったのに対して、本実施形態の製造方法では、そのズレを１％未満に抑えることができた。
従って、本発明によれば、半導体抵抗層の面積を大きくすることなく、理論抵抗値と実測抵抗値のズレがほとんど無い、安定した抵抗値を有する半導体装置を製造することができる。特に、本実施形態のように出力電圧の抵抗分割を行う場合においてその精度を向上させるのに好適である。
なお、上記実施形態では、ポリシリコン抵抗層４上に３つのコンタクトホールが形成され、出力電圧を抵抗分割するものについて説明したが、さらに複数のコンタクトホールが形成されていてもよく、また、２つのコンタクトホールが形成された単純な抵抗素子として用いるものであってもよい。
また、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で変更が可能であることは言うまでも無く、抵抗素子を有する半導体装置の製造方法に広く適用できるものである。
１ 半導体基板 ２ フィールド絶縁膜 ３ ゲート絶縁膜
４ ポリシリコン抵抗層 ５ ゲート電極 ６ レジスト膜 ７ ソース領域
８ ドレイン領域 ９ 層間絶縁膜 １０ コンタクトホール
１１ コンタクトホール １５ａ〜１５ｃ 低抵抗領域 １６ 金属配線
１００ 半導体基板 １０１ フィールド絶縁膜 １０２ ゲート絶縁膜
１０３ ポリシリコン抵抗層 １０４ ゲート電極 １０５ レジスト膜
１０６ａ〜１０６ｃ 低抵抗領域 １０７ ソース領域 １０８ ドレイン領域
１０９ 層間絶縁膜 １１５ａ〜１１５ｃ 低抵抗領域
Ｘ，Ｙ，Ｘ´，Ｙ´，Ｌ１，Ｌ２ 抵抗素子の長さ Ｚ 拡散距離
４ ポリシリコン抵抗層 ５ ゲート電極 ６ レジスト膜 ７ ソース領域
８ ドレイン領域 ９ 層間絶縁膜 １０ コンタクトホール
１１ コンタクトホール １５ａ〜１５ｃ 低抵抗領域 １６ 金属配線
１００ 半導体基板 １０１ フィールド絶縁膜 １０２ ゲート絶縁膜
１０３ ポリシリコン抵抗層 １０４ ゲート電極 １０５ レジスト膜
１０６ａ〜１０６ｃ 低抵抗領域 １０７ ソース領域 １０８ ドレイン領域
１０９ 層間絶縁膜 １１５ａ〜１１５ｃ 低抵抗領域
Ｘ，Ｙ，Ｘ´，Ｙ´，Ｌ１，Ｌ２ 抵抗素子の長さ Ｚ 拡散距離
Claims (4)
- 半導体基板の表面に絶縁膜を形成する工程と、
前記絶縁膜上に半導体抵抗層を形成する工程と、
前記半導体抵抗層を被覆する層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記半導体抵抗層を一部露出させるコンタクトホールを形成する工程と、
前記コンタクトホールを介して前記半導体抵抗層にイオン注入し、前記半導体抵抗層に低抵抗領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 半導体抵抗層及びＭＯＳトランジスタを同一半導体基板上に備えた半導体装置の製造方法において、
半導体基板の表面に素子分離絶縁膜と、前記ＭＯＳトランジスタのゲート絶縁膜を形成する工程と、
前記素子分離絶縁膜上に前記半導体抵抗層を形成する工程と、
前記ゲート絶縁膜上に前記ＭＯＳトランジスタのゲート電極を形成する工程と、
前記ＭＯＳトランジスタのソース領域及びドレイン領域を形成するための第１のイオン注入を行う工程と、
前記半導体抵抗層、前記ソース領域及び前記ドレイン領域を一部露出させるコンタクトホールを有する層間絶縁膜を形成する工程と、
前記コンタクトホールを介して第２のイオン注入を行い、前記半導体抵抗層上にコンタクト抵抗を下げるための低抵抗領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第１のイオン注入によって注入されたイオンを活性化するための第１の熱処理をする工程と、
前記第１の熱処理よりも低い温度条件で、前記第２のイオン注入によって注入されたイオンを活性化するための第２の熱処理をする工程と、を有することを特徴とする請求項２に記載の半導体装置の製造方法。 - 前記半導体抵抗層がポリシリコン層から成ることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020521A JP5010151B2 (ja) | 2006-01-30 | 2006-01-30 | 半導体装置の製造方法 |
| TW095147850A TWI334219B (en) | 2006-01-30 | 2006-12-20 | Manufacturing method of semiconductor device |
| KR1020070008834A KR100813389B1 (ko) | 2006-01-30 | 2007-01-29 | 반도체 장치의 제조 방법 |
| US11/699,584 US7611957B2 (en) | 2006-01-30 | 2007-01-30 | Method of manufacturing semiconductor device |
| CNB200710004746XA CN100490062C (zh) | 2006-01-30 | 2007-01-30 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020521A JP5010151B2 (ja) | 2006-01-30 | 2006-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007201339A true JP2007201339A (ja) | 2007-08-09 |
| JP5010151B2 JP5010151B2 (ja) | 2012-08-29 |
Family
ID=38322603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006020521A Expired - Fee Related JP5010151B2 (ja) | 2006-01-30 | 2006-01-30 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7611957B2 (ja) |
| JP (1) | JP5010151B2 (ja) |
| KR (1) | KR100813389B1 (ja) |
| CN (1) | CN100490062C (ja) |
| TW (1) | TWI334219B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492801B2 (en) * | 2007-05-11 | 2013-07-23 | System General Corp. | Semiconductor structure with high breakdown voltage and resistance |
| CN102087998B (zh) * | 2009-12-04 | 2014-03-19 | 无锡华润上华半导体有限公司 | 双多晶结构器件及其制造方法 |
| JP5601026B2 (ja) * | 2010-05-21 | 2014-10-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN102890195B (zh) * | 2011-07-20 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 测试与衬底同型的有源区上接触孔电阻的方法 |
| CN106033710B (zh) * | 2015-03-13 | 2019-10-15 | 北大方正集团有限公司 | 一种多晶电阻的制作方法 |
| CN105023831B (zh) * | 2015-06-10 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | Cmos工艺中多晶硅电阻的制造方法 |
| CN107919346B (zh) * | 2016-10-10 | 2019-12-31 | 北大方正集团有限公司 | 多晶硅电阻的制作方法 |
| CN106952963B (zh) * | 2017-03-29 | 2019-07-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、阵列基板、显示装置 |
| US11869762B2 (en) * | 2020-10-13 | 2024-01-09 | Alpha Power Solutions Limited | Semiconductor device with temperature sensing component |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02303154A (ja) * | 1989-05-18 | 1990-12-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2005013368A1 (ja) * | 2003-07-31 | 2005-02-10 | Fujitsu Limited | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129294A (ja) | 1991-11-07 | 1993-05-25 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR0183877B1 (ko) * | 1996-06-07 | 1999-03-20 | 김광호 | 불휘발성 메모리 장치 및 그 제조방법 |
| US7112535B2 (en) * | 2003-09-30 | 2006-09-26 | International Business Machines Corporation | Precision polysilicon resistor process |
| US7135361B2 (en) * | 2003-12-11 | 2006-11-14 | Texas Instruments Incorporated | Method for fabricating transistor gate structures and gate dielectrics thereof |
| KR20050062122A (ko) * | 2003-12-19 | 2005-06-23 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
-
2006
- 2006-01-30 JP JP2006020521A patent/JP5010151B2/ja not_active Expired - Fee Related
- 2006-12-20 TW TW095147850A patent/TWI334219B/zh not_active IP Right Cessation
-
2007
- 2007-01-29 KR KR1020070008834A patent/KR100813389B1/ko not_active IP Right Cessation
- 2007-01-30 US US11/699,584 patent/US7611957B2/en active Active
- 2007-01-30 CN CNB200710004746XA patent/CN100490062C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02303154A (ja) * | 1989-05-18 | 1990-12-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2005013368A1 (ja) * | 2003-07-31 | 2005-02-10 | Fujitsu Limited | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070078801A (ko) | 2007-08-02 |
| TWI334219B (en) | 2010-12-01 |
| CN101013664A (zh) | 2007-08-08 |
| CN100490062C (zh) | 2009-05-20 |
| TW200733348A (en) | 2007-09-01 |
| KR100813389B1 (ko) | 2008-03-12 |
| US20070178636A1 (en) | 2007-08-02 |
| JP5010151B2 (ja) | 2012-08-29 |
| US7611957B2 (en) | 2009-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5010151B2 (ja) | 半導体装置の製造方法 | |
| JP3588622B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009032962A (ja) | 半導体装置及びその製造方法 | |
| JP4458442B2 (ja) | Ｃｍｏｓトランジスタ及びその製造方法 | |
| JPH11135779A (ja) | 半導体装置及びその製造方法 | |
| JPH06333944A (ja) | 半導体装置 | |
| US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
| US9012285B2 (en) | Semiconductor device and method of manufacturing same | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| JP2007053399A (ja) | 半導体装置 | |
| JP4573477B2 (ja) | 半導体装置の製造方法 | |
| JP2013122947A (ja) | 半導体装置の製造方法 | |
| JPH1098186A (ja) | 半導体装置及びその製造方法 | |
| JPH06252345A (ja) | 半導体集積回路の製造方法 | |
| JP2006100579A (ja) | 半導体装置の製造方法 | |
| JPH1131814A (ja) | 半導体装置の製造方法 | |
| JP3918696B2 (ja) | 半導体装置の製造方法 | |
| JP2006080218A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS62169480A (ja) | 半導体装置とその製造方法 | |
| JPH11150266A (ja) | 半導体装置及びその製造方法 | |
| JP2001244349A (ja) | 半導体装置とその製造方法 | |
| JP2007184481A (ja) | 半導体装置 | |
| JP2002057327A (ja) | 半導体装置とその製造方法 | |
| JP2005123216A (ja) | 半導体装置及びその製造方法 | |
| JP2000216387A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120523 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |