JP2007201048A - 半導体基板処理装置及び半導体装置の製造方法 - Google Patents

半導体基板処理装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007201048A
JP2007201048A JP2006016066A JP2006016066A JP2007201048A JP 2007201048 A JP2007201048 A JP 2007201048A JP 2006016066 A JP2006016066 A JP 2006016066A JP 2006016066 A JP2006016066 A JP 2006016066A JP 2007201048 A JP2007201048 A JP 2007201048A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
stage
rotating shaft
photoresist film
rotating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006016066A
Other languages
English (en)
Inventor
Kazuaki Chiba
和秋 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006016066A priority Critical patent/JP2007201048A/ja
Publication of JP2007201048A publication Critical patent/JP2007201048A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

【課題】処理量に面内ばらつきが生じることを抑制できる半導体基板処理装置を提供する。
【解決手段】本発明に係る半導体基板処理装置は、半導体基板1を保持するステージ10と、ステージ10を回転させるためにステージ10の下面に取り付けられ、かつ取付位置が可変である回転軸12と、ステージ10に保持された半導体基板1上に薬液を供給する薬液供給手段16とを具備する。この半導体基板処理装置によれば、半導体基板を薬液で処理している時に半導体基板を回転させることにより、薬液を攪拌する。回転中心に位置する薬液の攪拌量は他の領域と比較して小さいが、この半導体基板処理装置では、ステージ10に対する回転軸12の取り付け位置を変更することができる。従って、薬液を攪拌する処理の間で回転中心を変更することにより、薬液の処理量に面内ばらつきが生じることを抑制できる。
【選択図】図1

Description

本発明は、薬液を用いて半導体基板を処理する半導体基板処理装置及び半導体装置の製造方法に関する。特に本発明は、処理量に面内ばらつきが生じることを抑制できる半導体基板処理装置及び半導体装置の製造方法に関する。
図6は、従来の半導体基板処理装置の構成を説明する為の側面図である。この半導体基板処理装置は、シリコンウェハ101に形成されたフォトレジスト膜(図示せず)を現像するための装置である。シリコンウェハ101はステージ110上に保持される。シリコンウェハ101上には、吐出ノズル116から現像液が吐出される。吐出ノズル116から吐出された現像液は、現像液の表面張力によってシリコンウェハ101上に保持され、パドル102を形成する。
ステージ110の下面の中心には回転軸112が取り付けられている。回転軸112にはモータ114からの動力が伝達される。これにより、ステージ110、及びシリコンウェハ101は回転軸112を中心として回転する。シリコンウェハ101が回転することにより、パドル102を形成している現像液には遠心力が働き、現像液が攪拌される。このため、フォトレジスト膜の現像量に面内ばらつきが生じることが抑制される。
特開平11−54427号公報(図1)
上記した従来技術において、パドルを形成している現像液は、遠心力によって攪拌される。一方、回転中心に位置する現像液には遠心力が働かない。このため、回転中心に位置する現像液は攪拌量が小さくなり、回転中心に位置するフォトレジスト膜の現像量が、他の部分と比較して小さくなってしまう。
本発明は上記のような事情を考慮してなされたものであり、その目的は、従来と比較して薬液による処理量に面内ばらつきが生じることを抑制できる半導体基板処理装置及び半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体基板処理装置は、半導体基板を保持するステージと、
前記ステージを回転させるために前記ステージの下面に取り付けられ、かつ取り付け位置が可変である回転軸と、
前記ステージに保持された半導体基板上に薬液を供給する薬液供給手段とを具備する。
この半導体基板処理装置によれば、半導体基板を薬液で処理している時に半導体基板を回転させることにより、薬液を攪拌する。回転中心に位置する薬液の攪拌量は他の領域と比較して小さいが、この半導体基板処理装置では、前記ステージに対する前記回転軸の取り付け位置を変更することができる。従って、薬液を攪拌する処理の間で回転中心を変更することにより、薬液の処理量に面内ばらつきが生じることを抑制できる。
前記回転軸に対して前記ステージを持ち上げるステージ持ち上げ手段と、前記回転軸を横方向に移動させる回転軸移動手段とを更に具備してもよい。この場合、前記ステージ持ち上げ手段が前記ステージを持ち上げている間に、前記回転軸移動手段が前記回転軸を移動させるにより、前記ステージに対する前記回転軸の取り付け位置を変更することができる。
前記薬液は、例えばフォトレジスト膜の現像液、又はフォトレジスト溶液である
本発明に係る半導体装置の製造方法は、半導体基板を、下面に回転軸が取り付けられたステージに保持させる工程と、
前記半導体基板上に薬液を供給する工程と、
前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させる工程と、
前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させる工程とを具備する。
前記回転軸の取り付け位置を変更する工程は、前記回転軸に対して前記ステージを持ち上げる工程と、前記回転軸を横方向に移動させる工程と、前記ステージを下ろす工程とを具備してもよい。
本発明に係る他の半導体装置の製造方法は、半導体基板上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を露光する工程と、
前記フォトレジスト膜を現像する工程と、
現像後の前記フォトレジスト膜をマスクとして前記半導体基板に不純物を注入する工程と、
を具備し、
前記フォトレジスト膜を現像する工程は、
前記フォトレジスト膜が塗布された半導体基板を、下面に回転軸が取り付けられたステージに保持する工程と、
前記半導体基板上に現像液を供給する工程と、
前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させることにより、前記半導体基板上の現像液を攪拌する工程と、
前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させることにより、前記半導体基板上の現像液を攪拌する工程とを具備する。
この半導体装置の製造方法によれば、前記フォトレジスト膜を現像する工程において、現像量に面内ばらつきが生じることが抑制される。従って、前記フォトレジスト膜が厚い場合(例えば0.5μm以上)であっても、該フォトレジスト膜に形成される開口部の寸法精度が高くなり、前記半導体基板のうち不純物が注入される領域の寸法精度が高くなる。
以下、図面を参照して本発明の実施形態について説明する。図1(A)は、本発明の第1の実施形態に係る半導体基板処理装置の構成を説明する為の側面図である。この半導体基板処理装置は、シリコンウェハ1に形成されたフォトレジスト膜(図示せず)を現像するための装置である。シリコンウェハ1は円板状のステージ10上に保持される。シリコンウェハ1の表面には、吐出ノズル16から現像液が吐出される。吐出ノズル16から吐出された現像液は、現像液の表面張力によってシリコンウェハ1上に保持され、パドル20を形成する。
ステージ10の下面には回転軸12が取り付けられている。回転軸12は、ステージ10の下面に設けられた溝10aに嵌め込まれている。回転軸12にはモータ22からの動力が伝達される。これにより、ステージ10及びシリコンウェハ1は回転軸12を中心として回転する。シリコンウェハ1が回転することにより、パドル20を形成している現像液には遠心力が働き、現像液が攪拌される。このため、フォトレジスト膜の現像量に面内ばらつきが生じることが抑制される。
また、ステージ10の下面に対する回転軸12の取り付け位置は可変である。詳細には、回転軸12は、ステージ10の中心、及びステージ10の中心から少し離れた場所(例えば半径の10%以上50%以下ほど離れた場所)に取り付けることができるようになっている。
また、半導体基板処理装置には、ステージ10を持ち上げるための複数(例えば4本)のリフトピン14、及び回転軸12を横方向に移動させるための移動機構24が設けられている。移動機構24は、動力源となるモータ(図示せず)と、ラックや歯車等の動力伝達機構を組み合わせたものである。
図1(B)は、ステージ10に対する回転軸12の取り付け位置を変える方法を説明する為の側面図である。ステージ10に対する回転軸12の取り付け位置を変えるとき、リフトピン14は上方に移動してステージ10の下面の縁を上方に押し上げる。これにより、ステージ10は回転軸12に対して上方に持ち上げられる。この状態において、移動機構24は回転軸12を横方向に移動させる。その後、リフトピン14は下方に移動して、ステージ10の溝10aに回転軸12を嵌め込む。
図2(A)はステージ10の下面を示す平面図であり、図2(B)は回転軸12の上面図である。ステージ10の下面に設けられた溝10aは、平面形状が略長方形であり、ステージ10の中心を通っている。溝10aの短辺の長さは、回転軸12の直径に略等しい。溝10aの2つの長辺それぞれには、凹部10bが、長辺の両端部及び中心部それぞれに設けられている。
回転軸12の上端には、凹部10bに嵌る凸部12aが2つ設けられている。2つの凸部12aは回転軸12の中心を挟んで互いに対向する位置に設けられており、溝10aの凹部10bに嵌る形状をしている。図1に示したリフトピン14及び移動機構24は、2つの凸部12aが嵌め込まれる凹部10bを変えることにより、ステージ10に対する回転軸12の位置を変える。
図3は、図1に示した半導体基板処理装置を用いて、シリコンウェハ1に形成されたフォトレジスト膜を現像する方法を説明するフローチャートである。図4(A)は、図3のS4におけるパドル20の状態を示す図であり、図4(B)は、図3のS8におけるパドル20の状態を示す図である。
まず、回転軸12をステージ10の下面の中心に取り付ける。次いで、フォトレジスト膜が塗布されたシリコンウェハ1をステージ10上に保持させる。フォトレジスト膜の膜厚は、0.5μm以上である。このとき、シリコンウェハ1とステージ10が同心になるようにする。次いで、吐出ノズル16からシリコンウェハ1上に現像液を吐出する。これにより、シリコンウェハ1の表面にはパドル20が形成される(S2)。
次いで、モータ22を動作させ、ステージ10及びシリコンウェハ1を回転させる。このとき、パドル20を形成している現像液が遠心力によってシリコンウェハ1上から飛び出ないようにする。これにより、パドル20を形成する現像液が攪拌される(S4)。なお、図4(A)に示すように、この状態では、回転中心はシリコンウェハ1の中心であるため、シリコンウェハ1の中心上に位置する現像液は、攪拌量が少ない。
次いで、モータ22を停止させ、ステージ10及びシリコンウェハ1を静止させる。次いで、リフトピン14及び移動機構24を用いて、ステージ10に対する回転軸12の取り付け位置を、ステージ10の中心から他の場所へ移動させる(S6)。
次いで、モータ22を再び動作させ、ステージ10及びシリコンウェハ1を回転させる。このとき、パドル20を形成している現像液が遠心力によってシリコンウェハ1上から飛び出ないようにする。これにより、パドル20を形成する現像液が攪拌される(S8)。
図4(B)に示すように、S8の処理において、回転中心はシリコンウェハ1の中心以外の場所に移動しているため、S4の処理において現像液の攪拌量が少なかった部分においても、S6の処理では十分に攪拌される。このため、フォトレジスト膜の現像量にばらつきが生じることが、シリコンウェハ1の全面にわたって抑制される。
その後、回転速度を上昇させ、パドル20を形成している現像液を遠心力によりシリコンウェハ1の表面から除去する(S10)。なお、S10の処理を行う前に、S6及びS8に示した処理を複数回繰り返しても良い。
以上、本発明の第1の実施形態によれば、ステージ10の下面に取り付けられた回転軸12を複数の場所に取り付けることができる。従って、パドル20を形成する現像液を攪拌する処理を行っている間に回転軸12を移動させることにより、パドル20の全体にわたって現像液を十分に攪拌することができる。このため、フォトレジスト膜の現像量にばらつきが生じることが、シリコンウェハ1の全面にわたって抑制される。
次に、第2の実施形態について説明する。第2の実施形態は、図1に示した半導体処理装置を、シリコンウェハ1上にフォトレジスト膜を形成する装置として使用するものである。この場合、吐出ノズル16からはフォトレジスト溶液が吐出される。
本半導体処理装置を用いてフォトレジスト膜を形成する場合、フォトレジスト溶液をシリコンウェハ1上に吐出した後、ステージ10及びシリコンウェハ1を回転させる処理を、回転軸12の位置を変更しながら複数回行う。これにより、フォトレジスト膜の膜厚の面内ばらつきが抑制される。
図5は、本発明の第3の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、第1及び第2の実施形態で示した半導体基板処理装置を用いてフォトレジスト膜を形成及び現像し、このフォトレジスト膜を用いて半導体装置を製造する方法である。
まず、図5(A)に示すように、シリコンウェハ1上にフォトレジスト膜50を形成し、フォトレジスト膜50を露光及び現像する。これにより、フォトレジスト膜50には開口部50aが形成される。フォトレジスト膜50の厚さは0.5μm以上である。なお、フォトレジスト膜50を形成する処理は、第2の実施形態で示した半導体基板処理装置を用いて行われ、フォトレジスト膜50を現像する処理は、第1の実施形態で示した半導体基板処理装置を用いて行われる。このため、フォトレジスト膜50の膜厚の面内ばらつきは抑制され、かつフォトレジスト膜50の現像量の面内ばらつきは抑制される。従って、フォトレジスト膜50が厚くても、開口部50aの寸法精度は高くなる。
次いで、フォトレジスト膜50をマスクとしてシリコンウェハ1にN型不純物イオンを注入する。これにより、開口部50a内に位置するシリコンウェハ1にはN型ウェル1aが形成される。開口部50aの寸法精度が高いため、N型ウェル1aの寸法精度も高くなる。
その後、図5(B)に示すように、フォトレジスト膜50を除去する。次いで、シリコンウェハ1上にフォトレジスト膜51を形成し、フォトレジスト膜51を露光及び現像する。これにより、フォトレジスト膜51には、N型ウェル1aの一部上に位置する開口部51aが形成される。なお、フォトレジスト膜51を形成する処理は、第2の実施形態で示した半導体基板処理装置を用いて行われ、フォトレジスト膜51を現像する処理は、第1の実施形態で示した半導体基板処理装置を用いて行われる。このため、フォトレジスト膜51の膜厚の面内ばらつきは抑制され、かつフォトレジスト膜51の現像量の面内ばらつきは抑制される。従って、フォトレジスト膜51が厚くても、開口部51aの寸法精度は高くなる。
次いで、フォトレジスト膜51をマスクとしてシリコンウェハ1にP型不純物イオンを注入する。このとき、P型不純物の濃度がN型ウェル1aのN型不純物濃度より高くなるようにする。これにより、開口部51a内に位置するシリコンウェハ1には、N型ウェル1a内に位置するP型ウェル1bが形成される。開口部51aの寸法精度が高いため、P型ウェル1bの寸法精度も高くなる。なお、図5(A),(B)に示した処理において、P型不純物イオン及びN型不純物イオンの注入エネルギーを調節して、P型ウェル1bがN型ウェル1aより浅くなるようにする。
その後、図5(C)に示すように、フォトレジスト膜51を除去する。次いで、素子分離膜2を形成し、N型ウェル1aが形成された領域及びP型ウェル1bが形成された領域を相互に分離する。素子分離膜2は、例えばLOCOS酸化法により形成されるが、トレンチアイソレーション法によりシリコンウェハ1に埋め込まれても良い。
次いで、シリコンウェハ1を熱酸化する。これにより、N型ウェル1aが形成されたシリコンウェハ1にはゲート酸化膜3aが形成され、P型ウェル1bが形成されたシリコンウェハ1にはゲート酸化膜3bが形成される。次いで、ゲート酸化膜3a,3b上を含む全面上にポリシリコン膜を形成する。次いで、ポリシリコン膜上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてポリシリコン膜を選択的にエッチングする。これにより、ゲート酸化膜3a上に位置するゲート電極4a、及びゲート酸化膜3b上に位置するゲート電極4bが形成される。その後、レジストパターンを除去する。
次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、N型ウェル1aが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、及びゲート電極4aをマスクとして シリコンウェハ1にP型不純物を注入する。これにより、N型ウェル1aには、P型トランジスタの低濃度不純物領域6aが形成される。その後、フォトレジスト膜を除去する。
次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上に、再びフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、P型ウェル1bが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、及びゲート電極4bをマスクとして シリコンウェハ1にN型不純物を注入する。これにより、P型ウェル1bには、N型トランジスタの低濃度不純物領域6bが形成される。その後、フォトレジスト膜を除去する。
次いで、ゲート電極4a,4bを含む全面上に酸化シリコン膜をCVD法により形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極4a,4bの側壁にはサイドウォール5a,5bが形成される。
次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、N型ウェル1aが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、ゲート電極4a、及びサイドウォール5aをマスクとして シリコンウェハ1にP型不純物を注入する。これにより、N型ウェル1aには、P型トランジスタのソース及びドレインとなる不純物領域7aが形成される。その後、フォトレジスト膜を除去する。
次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上に、再びフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、P型ウェル1bが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、ゲート電極4b、及びサイドウォール5bをマスクとして シリコンウェハ1にN型不純物を注入する。これにより、P型ウェル1bには、N型トランジスタのソース及びドレインとなる不純物領域7bが形成される。その後、フォトレジスト膜を除去する。
このようにして、P型トランジスタ及びN型トランジスタが形成される。
以上、本発明の第3の実施形態によれば、N型ウェル1a及びP型ウェル1bを形成するときのフォトレジスト膜50,51を、第2の実施形態で説明した装置を用いて形成し、第1の実施形態で説明した装置を用いて現像している。従って、フォトレジスト膜50,51に形成される開口部50a,51aの寸法精度が高くなり、N型ウェル1a及びP型ウェル1bの寸法精度が高くなる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第3の実施形態において、P型トランジスタ及びN型トランジスタそれぞれは、他の形式のトランジスタであっても良い。また、第1の実施形態において、吐出ノズル16から吐出される薬液は、現像液及びフォトレジスト溶液以外の薬液(例えばエッチング液)であってもよい。
(A)は、本発明の第1の実施形態に係る半導体基板処理装置の構成を説明する為の側面図、(B)はステージ10に対する回転軸12の取り付け位置を変える方法を説明する為の側面図。 (A)はステージ10の下面を示す平面図、(B)は回転軸12の上面図。 フォトレジスト膜を現像する方法を説明するフローチャート。 (A)は図3のS4におけるパドル20の状態を示す図、(B)は図3のS8におけるパドル20の状態を示す図。 本発明の第3の実施形態に係る半導体装置の製造方法を説明する為の断面図。 従来の半導体基板処理装置の構成を説明する為の側面図。
符号の説明
1,101…シリコンウェハ、1a…N型ウェル、1b…P型ウェル、2…素子分離膜、3a,3b…ゲート酸化膜、4a,4b…ゲート電極、5a,5b…サイドウォール、6a,6b…低濃度不純物領域、7a,7b…不純物領域、10,110…ステージ、10a…溝、10b…凹部、12,112…回転軸、12a…凸部、14…リフトピン、16,116…吐出ノズル、20,102…パドル(現像液)、22,114…モータ、24…移動機構、50,51…フォトレジスト膜、50a,50b…開口部

Claims (8)

  1. 半導体基板を保持するステージと、
    前記ステージを回転させるために前記ステージの下面に取り付けられ、かつ取り付け位置が可変である回転軸と、
    前記ステージに保持された半導体基板上に薬液を供給する薬液供給手段と、
    を具備する半導体基板処理装置。
  2. 前記回転軸に対して前記ステージを持ち上げるステージ持ち上げ手段と、
    前記回転軸を横方向に移動させる回転軸移動手段と、
    を更に具備する請求項1に記載の半導体基板処理装置。
  3. 前記薬液はフォトレジスト膜の現像液である請求項1又は2に記載の半導体基板処理装置。
  4. 前記薬液はフォトレジスト溶液である請求項1又は2に記載の半導体基板処理装置。
  5. 半導体基板を、下面に回転軸が取り付けられたステージに保持させる工程と、
    前記半導体基板上に薬液を供給する工程と、
    前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させる工程と、
    前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
    前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させる工程と、
    を具備する半導体装置の製造方法。
  6. 前記回転軸の取り付け位置を変更する工程は、
    前記回転軸に対して前記ステージを持ち上げる工程と、
    前記回転軸を横方向に移動させる工程と、
    前記ステージを下ろす工程と、
    を具備する請求項5に記載の半導体装置の製造方法。
  7. 半導体基板上にフォトレジスト膜を形成する工程と、
    前記フォトレジスト膜を露光する工程と、
    前記フォトレジスト膜を現像する工程と、
    現像後の前記フォトレジスト膜をマスクとして前記半導体基板に不純物を注入する工程と、
    を具備し、
    前記フォトレジスト膜を現像する工程は、
    前記フォトレジスト膜が塗布された半導体基板を、下面に回転軸が取り付けられたステージに保持する工程と、
    前記半導体基板上に現像液を供給する工程と、
    前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させることにより、前記半導体基板上の現像液を攪拌する工程と、
    前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
    前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させることにより、前記半導体基板上の現像液を攪拌する工程と、
    を具備する半導体装置の製造方法。
  8. 前記フォトレジスト膜の厚さは0.5μm以上である請求項7に記載の半導体装置の製造方法。
JP2006016066A 2006-01-25 2006-01-25 半導体基板処理装置及び半導体装置の製造方法 Withdrawn JP2007201048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006016066A JP2007201048A (ja) 2006-01-25 2006-01-25 半導体基板処理装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006016066A JP2007201048A (ja) 2006-01-25 2006-01-25 半導体基板処理装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007201048A true JP2007201048A (ja) 2007-08-09

Family

ID=38455349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016066A Withdrawn JP2007201048A (ja) 2006-01-25 2006-01-25 半導体基板処理装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007201048A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157860A (ja) * 2017-05-23 2017-09-07 東京エレクトロン株式会社 現像方法、現像装置、及びコンピュータ読み取り可能な記録媒体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443370A (en) * 1987-08-05 1989-02-15 Mitsubishi Electric Corp Spin coating device and spin coating method
JPH01159080A (ja) * 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd 回転塗布装置
JPH07211611A (ja) * 1994-01-12 1995-08-11 Nec Kansai Ltd 半導体基板のレジスト現像装置
JPH1154427A (ja) * 1997-08-05 1999-02-26 Nittetsu Semiconductor Kk フォトリソグラフィー工程における現像処理方法
JP2000114167A (ja) * 1998-08-04 2000-04-21 Tokyo Electron Ltd 膜形成装置及び膜形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443370A (en) * 1987-08-05 1989-02-15 Mitsubishi Electric Corp Spin coating device and spin coating method
JPH01159080A (ja) * 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd 回転塗布装置
JPH07211611A (ja) * 1994-01-12 1995-08-11 Nec Kansai Ltd 半導体基板のレジスト現像装置
JPH1154427A (ja) * 1997-08-05 1999-02-26 Nittetsu Semiconductor Kk フォトリソグラフィー工程における現像処理方法
JP2000114167A (ja) * 1998-08-04 2000-04-21 Tokyo Electron Ltd 膜形成装置及び膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157860A (ja) * 2017-05-23 2017-09-07 東京エレクトロン株式会社 現像方法、現像装置、及びコンピュータ読み取り可能な記録媒体

Similar Documents

Publication Publication Date Title
US20190259600A1 (en) Mechanisms for forming patterns using multiple lithography processes
EP0777269A2 (en) MOS transistor and fabrication process therefor
JPH10270546A (ja) 半導体素子の浅溝(sti)の隔離方法
JP4138601B2 (ja) 半導体装置の製造方法
KR100910462B1 (ko) 반도체 소자 및 그 제조 방법
KR101276948B1 (ko) 반도체 장치의 제조 방법
JP5401763B2 (ja) 塗布液の塗布方法及び半導体装置の製造方法
US6780736B1 (en) Method for image reversal of implant resist using a single photolithography exposure and structures formed thereby
JP5474068B2 (ja) 炭化珪素半導体装置の製造方法
JP2004134449A (ja) 半導体装置の製造方法
JP2007201048A (ja) 半導体基板処理装置及び半導体装置の製造方法
JP3958199B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006024953A (ja) 半導体装置およびその製造方法
US11769662B2 (en) Method for reducing charging of semiconductor wafers
KR100406732B1 (ko) 반도체 소자의 소자 격리부 형성 방법
JP2007012753A (ja) ステンシルマスク及びこのステンシルマスクの作製方法
JP2024005033A (ja) 基板処理方法
KR20070044604A (ko) 반도체 소자의 형성방법
JP4930725B2 (ja) 半導体装置
KR20030057933A (ko) 얼라인 키 형성방법
KR20030055794A (ko) 반도체 소자의 소자분리막 형성방법
CN109659231A (zh) 光刻胶剥离工艺中改善器件均一性的方法
KR20020002760A (ko) 반도체소자의 제조방법
JP2007059549A (ja) 半導体装置の製造方法
JP2005156576A (ja) 集積回路の製造における位置合わせ精度条件を緩和する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110125