JP2007181361A - 共振型dc−dcコンバータ - Google Patents
共振型dc−dcコンバータ Download PDFInfo
- Publication number
- JP2007181361A JP2007181361A JP2005378874A JP2005378874A JP2007181361A JP 2007181361 A JP2007181361 A JP 2007181361A JP 2005378874 A JP2005378874 A JP 2005378874A JP 2005378874 A JP2005378874 A JP 2005378874A JP 2007181361 A JP2007181361 A JP 2007181361A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- fet
- time
- resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】フォワード型の共振型DC−DCコンバータにおけるトランス12の一次コイル121の一端にFETスイッチング回路14を接続し、トランス12の一次コイル121に並列にコンデンサ15を接続して共振部を構成する。この共振部の共振電圧をドライバ電源回路13の電源電圧として、FETドライバ回路17を駆動する。トランス12の二次コイル122には整流回路18が接続されており、整流回路18の出力に応じて発振回路21でオン時間制御信号を発生して整流回路18の出力を安定化させる。FETスイッチング回路14は発振回路21の時定数によりオフである期間を所定時間維持した後、コンデンサ15の電圧Vcが0に近い値の近傍にある期間の任意の時刻にオンに切換わる。
【選択図】 図1
Description
共振型DC−DCコンバータにおいては、スイッチング素子の両端の電圧がゼロでスイッチングが開始されるゼロ電圧スイッチングを利用することにより、スイッチング損失を極めて低く抑えられることが知られている。ゼロ電圧スイッチングは負荷の変動により影響を受けるが、広範囲の負荷変動に対してゼロ電圧スイッチングを可能とした共振型DC−DCコンバータが提案されている(たとえば特許文献1参照)。
しかし、ゼロ電圧スイッチングを厳密に維持するために、インダクタンス手段に可飽和リアクトルまたは第2のスイッチング素子を介して整流手段を接続するので、回路構成が複雑になる。
請求項2記載の本発明は、請求項1に記載の共振型DC−DCコンバータにおいて、前記出力安定化回路は、前記整流回路の出力電圧値を検出する電圧検出回路と、前記電圧検出回路が検出した出力電圧値に応じたオン時間制御信号を発生する発振回路とを有することを特徴とする請求項1に記載の共振型DC−DCコンバータ。
請求項3記載の本発明は、請求項2に記載の共振型DC−DCコンバータにおいて、前記FETスイッチング回路のオンからオフへの切換えをオン時間制御信号により制御することを特徴とする。
また、電圧共振周波数を高くしてもスイッチング損失がほとんど増大することがないので、電圧共振周波数を高くすることが可能となる。したがって、回路部品の小型化が可能となる。
また、FETスイッチング回路を駆動する電圧として入力直流電圧よりも高い電圧である電圧共振により発生する電圧を利用しているので、入力直流電圧が低い場合でもFETスイッチング回路を適切に駆動することができる。したがって、スイッチング損失を抑え、効率の高いスイッチングを行うことができる。
本発明の第2の実施の形態は、第1の実施の形態による共振型DC−DCコンバータにおいて、出力安定化回路を整流回路の出力電圧値を検出する電圧検出回路と、電圧検出回路が検出した出力電圧値に応じたオン時間制御信号を発生する発振回路とを有するものである。本実施の形態によれば、簡単な回路構成でFETスイッチング回路がオフである期間を所定時間維持し、コンデンサの電圧が0の近傍にある期間の任意の時刻に、FETスイッチング回路をオンに切換えるように制御することができる。
本発明の第3の実施の形態は、第2の実施の形態による共振型DC−DCコンバータにおいて、FETスイッチング回路のオンからオフへの切換えをオン時間制御信号により制御するものである。本実施の形態によれば、整流回路の出力電圧値に応じてFETスイッチング回路のオン時間を制御しているので、簡単な回路構成で整流回路の出力電圧を安定化させることができる。
図1は本発明の実施例1による共振型DC−DCコンバータの基本構成を示す概念的回路図である。直流電圧が入力される入力端子11はトランス12の一次コイル121の一端およびドライバ電源回路13に接続される。トランス12の一次コイル121の他端は、電界効果トランジスタ(以下FETと記す)スイッチング回路14のドレイン141およびドライバ電源回路13に接続されている。FETスイッチング回路14のドレイン141には、さらに、トランス12の一次コイル121と並列にコンデンサ15が接続され、トランス12の一次コイル121とコンデンサ15とにより共振回路16を構成する。FETスイッチング回路14のゲート142はドライバ電源回路13で駆動されるFETドライバ回路17に接続されており、FETドライバ回路17からの信号により交互にオン、オフを繰返す。FETスイッチング回路14のソース143は接地されている。ドライバ電源回路13による駆動電圧は、トランス12の一次コイル121のインダクタンス成分とコンデンサ15のキャパシタンス成分による共振電圧を利用しており、この電圧がFETドライバ回路17のドライバ電圧となる。この共振電圧は入力直流電圧よりも高い電圧とすることができるので、入力直流電圧が低い場合でもFETスイッチング回路14を適切に駆動することができ、スイッチング損失を抑えることができる。
トランス12の二次コイル122は整流回路18に接続されている。整流回路18の出力は出力端子19に接続されるとともに、整流回路18の出力電圧の一部は電圧安定化回路20を介して抵抗およびコンデンサを基本要素とする発振回路21に供給される。発振回路21の出力はFETドライバ回路17に接続されている。電圧安定化回路20と発振回路21の結合部はたとえばフォトカプラ22で構成されている。発振回路21と電圧安定化回路20との結合部におけるフォトカプラ22はトランジスタ成分を有しており、このトランジスタ成分の等価抵抗は発振回路21の抵抗とともに発振に寄与する。ところで、フォトカプラ22のトランジスタ成分による等価抵抗は整流回路18の出力電圧により可変であるので、発振回路21の発振に寄与する抵抗成分は可変抵抗として作用する。したがって、電圧安定化回路20からの電圧によって発振回路21の抵抗を変化させることにより、コンデンサとの時定数を変化させてFETスイッチング回路14のオン時間を調整するオン時間制御信号を発生することができる。発振回路21としては、汎用のロジックICを使用することができる。
図2(a)に示すように、時刻t1においてFETスイッチング回路14がオフ状態になると、入力端子11からの直流電圧は、トランス12の一次コイル121とコンデンサ15による共振回路16に印加される。このとき、入力端子11からトランス12の一次コイル121に印加される電圧は、方形波状でオン、オフするが、トランス12の一次コイル121のインダクタンスとコンデンサ15のキャパシタンスにより、共振回路16に共振が起こり、コンデンサ15の電圧Vcは、図2(b)に示すように、一次コイル121のインダクタンスとコンデンサ15の定数で定まる共振波形の弧を描いて0から正の電圧で急激に上昇し、その後、共振の弧に沿って減少し、時刻t2において0に近い最小値に達する。この間、コンデンサ15の電流Icは、図2(c)に示すように変化する。時刻t2においてコンデンサ15の電圧Vcが0に近い最小値に達した後、さらにFETスイッチング回路14をオフ状態に維持すると、コンデンサ15の電圧Vcは、図2(b)に示すように、略一定の微小電圧を所定時間継続し、時刻t4の後に再び共振波形の弧を描いて急激に上昇する。なお、FETスイッチング回路14をオフ状態に維持する時間、すなわち、FETスイッチング回路14のオフ時間は発振回路21の基本要素である抵抗およびコンデンサの時定数により定まる。
本実施例においては、ゼロクロス方式でないため、図2(b)のようにコンデンサ15の電圧Vcが0を通過せずに0に近づくだけで動作する。このため、共振部の定数設定を厳密に行わなくても動作可能である。また、ゼロ電圧検出は行っていないが、コンデンサ15の電圧Vcが0に近づいたときにスイッチング回路をオン状態にしているため、ゼロクロス方式と同等の効果が得られる。
このようにゼロ電圧スイッチングでなくともスイッチング損失を極めて低く抑えることが可能である。
共振回路16の共振周波数は、更に高くなっても、ゼロ電圧スイッチングと同様、スイッチング損失及びスイッチングノイズを最小に抑えることができる。また共振周波数を高くすることが可能であるため、トランス12およびコンデンサ15の小型化が可能である。
整流回路18の出力電圧の大きさはFETドライバ回路17がオンの時間により定まる。そこで、整流回路18の出力電圧の一部を電圧検出回路20に供給し、発振回路21を介してFETドライバ回路17にフィードバックすることにより、整流回路18の出力電圧の大きさを安定化させる。発振回路21では、電圧検出回路20から供給された電圧に基づいて発振回路21と電圧安定化回路20との結合部におけるフォトカプラ22のトランジスタ成分の等価抵抗を変化させて、発振回路21の発振に寄与する抵抗成分である可変抵抗の抵抗値を変化させ、発振出力および発振幅を調整したオン時間制御信号を発生する。すなわち、整流回路18の出力電圧を電圧検出回路20で検出し、出力電圧が小さいときは、発振回路21の可変抵抗の抵抗値を大きく変化させて発振出力を大きくするように発振幅を広げ、FETスイッチング回路14のオン期間を広げるようにオン時間制御信号を発生させる。一方、出力電圧が大きいときは、発振回路21の可変抵抗の抵抗値を小さく変化させて発振出力を小さくするように制御する。この結果、整流回路18の出力電圧が小さいときはFETスイッチング回路14のオン時間を長くし、整流回路18の出力電圧が大きいときはFETスイッチング回路14のオン時間を短くするようなオン時間制御信号を発生する。
このように、電圧安定化回路20および発振回路21によりパルス幅制御による電圧安定化回路系を構成しており、それにより定められるFETスイッチング回路14のオン期間を変えることにより整流回路18の出力電圧が調整できる。
12 トランス
13 ドライバ電源回路
14 FETスイッチング回路
15 コンデンサ
16 共振回路
17 FETドライバ回路
18 整流回路
19 出力端子
20 電圧検出回路
21 発振回路
22 フォトカプラ
121 一次コイル
122 二次コイル
141 ドレイン
142 ゲート
143 ソース
Claims (3)
- フォワード型の共振型DC−DCコンバータであって、一次コイルの一端に直流入力、他端にFETスイッチング回路のドレインが接続されたトランスと、前記トランスまたはFETスイッチング回路に並列に接続されたコンデンサと、前記トランスの二次コイルに接続された整流回路と、前記FETスイッチング回路のゲートに接続されたFETドライバ回路と、前記トランスの一次コイルのインダクタンス成分と前記コンデンサのキャパシタンス成分による共振電圧により前記FETドライバ回路のドライバ電圧を発生させるドライバ電源回路と、前記整流回路の出力により前記FETドライバ回路を制御して前記整流回路の出力を安定させる出力安定化回路とを有し、前記出力安定化回路は、前記FETスイッチング回路がオフである期間を所定時間維持し、前記コンデンサの電圧が0に近い値に低下後再び上昇するまでの期間において、前記0に近い値になる直前の時刻から再び上昇する直前の時刻までの任意の時刻に、前記FETスイッチング回路をオンに切換えることを特徴とする共振型DC−DCコンバータ。
- 前記出力安定化回路は、前記整流回路の出力電圧値を検出する電圧検出回路と、前記電圧検出回路が検出した出力電圧値に応じたオン時間制御信号を発生する発振回路とを有することを特徴とする請求項1に記載の共振型DC−DCコンバータ。
- 前記FETスイッチング回路のオンからオフへの切換えをオン時間制御信号により制御することを特徴とする請求項2に記載の共振型DC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378874A JP2007181361A (ja) | 2005-12-28 | 2005-12-28 | 共振型dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378874A JP2007181361A (ja) | 2005-12-28 | 2005-12-28 | 共振型dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007181361A true JP2007181361A (ja) | 2007-07-12 |
Family
ID=38305935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005378874A Pending JP2007181361A (ja) | 2005-12-28 | 2005-12-28 | 共振型dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007181361A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014131439A (ja) * | 2012-12-28 | 2014-07-10 | Seiko Instruments Inc | 電子部品、給電装置、及び給電システム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114366A (ja) * | 1987-10-28 | 1989-05-08 | Canon Inc | Dc−dcコンバータ |
-
2005
- 2005-12-28 JP JP2005378874A patent/JP2007181361A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114366A (ja) * | 1987-10-28 | 1989-05-08 | Canon Inc | Dc−dcコンバータ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014131439A (ja) * | 2012-12-28 | 2014-07-10 | Seiko Instruments Inc | 電子部品、給電装置、及び給電システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9515561B2 (en) | Switching power supply device | |
JP4623092B2 (ja) | 絶縁型スイッチング電源装置 | |
JP2007295761A (ja) | スイッチング電源装置 | |
JP5293006B2 (ja) | 半波整流電流共振型スイッチング電源装置、及びその起動方法 | |
JP2008312359A (ja) | スイッチング電源装置、並びにレギュレーション回路 | |
JP2008289336A (ja) | スイッチング電源装置 | |
JP2010226807A (ja) | Dc電源装置 | |
US20110085356A1 (en) | Switching element driving control circuit and switching power supply device | |
CN110401347B (zh) | 直流电源装置 | |
JP2004201385A (ja) | Dc/dcコンバータ回路 | |
JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
JP2007195283A (ja) | 多出力スイッチング電源装置 | |
JP4400426B2 (ja) | スイッチング電源装置 | |
JP3568870B2 (ja) | コンバータ | |
JP2005245142A (ja) | スイッチング電源制御用半導体装置 | |
KR20010042099A (ko) | 스위칭 전원 | |
JP2017028783A (ja) | スイッチング電源装置 | |
JP6395318B2 (ja) | スイッチング電源装置 | |
JP2010074895A (ja) | 電源装置 | |
JP2006187159A (ja) | 共振型スイッチング電源装置 | |
JP2010273431A (ja) | 力率改善型スイッチング電源装置 | |
JP4563359B2 (ja) | 自励式共振型スイッチング電源 | |
KR100430793B1 (ko) | 스위칭 전원 회로 및 그 제어 방법 | |
JP2007181361A (ja) | 共振型dc−dcコンバータ | |
JP2007068248A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
A977 | Report on retrieval |
Effective date: 20110523 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110621 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |