JP2007178221A - 半導体装置、その製造方法、及びスペーサの製造方法 - Google Patents
半導体装置、その製造方法、及びスペーサの製造方法 Download PDFInfo
- Publication number
- JP2007178221A JP2007178221A JP2005375836A JP2005375836A JP2007178221A JP 2007178221 A JP2007178221 A JP 2007178221A JP 2005375836 A JP2005375836 A JP 2005375836A JP 2005375836 A JP2005375836 A JP 2005375836A JP 2007178221 A JP2007178221 A JP 2007178221A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- circuit board
- film layer
- semiconductor device
- diaphragm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Measuring Fluid Pressure (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】音圧センサチップ等の半導体チップを備える半導体装置において、製造効率の向上及び製造コストの削減を図りながら、半導体チップに備えるダイヤフラムの振動特性の変化を抑制できるようにする。
【解決手段】回路基板3と、該回路基板3の表面3a上に配され、圧力変動に応じて振動する薄膜状のダイヤフラム9aを備えた半導体チップ9と、前記回路基板3及び前記半導体チップ9の間に固定された略板状のスペーサ5とを備え、前記スペーサ5に、前記回路基板3の表面3aと前記ダイヤフラム9aとを互いに対向させる貫通孔17が形成されていることを特徴とする半導体装置1を提供する。
【選択図】図1
【解決手段】回路基板3と、該回路基板3の表面3a上に配され、圧力変動に応じて振動する薄膜状のダイヤフラム9aを備えた半導体チップ9と、前記回路基板3及び前記半導体チップ9の間に固定された略板状のスペーサ5とを備え、前記スペーサ5に、前記回路基板3の表面3aと前記ダイヤフラム9aとを互いに対向させる貫通孔17が形成されていることを特徴とする半導体装置1を提供する。
【選択図】図1
Description
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置、その製造方法、及び、半導体装置に使用するスペーサの製造方法に関する。
従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、音響等の圧力変動を振動により検出するダイヤフラムを有する半導体チップを回路基板の表面に実装している(例えば、特許文献1参照)。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空洞部が形成されることになる。
ここで、空洞部の容積が小さい場合には、空洞部の空気バネ定数が大きくなってダイヤフラムが振動しにくくなるため、ダイヤフラムの変位量が小さくなって圧力変動を精度良く検出することができなくなる。すなわち、ダイヤフラムを振動させて、空洞部として十分な大きさを確保する必要がある。また、空洞部の容積は、半導体チップの特性に応じて適宜変更する必要がある。
従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、空洞部の容積拡大を図っている。
特表2004―537182号公報
従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、空洞部の容積拡大を図っている。
しかしながら、上記従来の半導体装置においては、空洞部の容積を確保するための凹部を回路基板に形成しているため、回路基板の製造が面倒となり、半導体装置の製造効率が低下すると共に、半導体装置の製造コストが増加する虞がある。
この発明は、上述した事情に鑑みてなされたものであって、製造効率の向上及び製造コストの削減を図りながら、ダイヤフラムの振動特性の変化を抑制できる半導体装置、その製造方法、及び、半導体装置に使用するスペーサの製造方法を提供することを目的としている。
この発明は、上述した事情に鑑みてなされたものであって、製造効率の向上及び製造コストの削減を図りながら、ダイヤフラムの振動特性の変化を抑制できる半導体装置、その製造方法、及び、半導体装置に使用するスペーサの製造方法を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、前記スペーサに、前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを互いに対向させる貫通孔が形成されていることを特徴とする半導体装置を提案している。
請求項1に係る発明は、回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、前記スペーサに、前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを互いに対向させる貫通孔が形成されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、スペーサを介して半導体チップを回路基板の表面上に設けた状態において、回路基板の表面、半導体チップのダイヤフラム及びスペーサの貫通孔により空洞部が形成されることになる。この空洞部の容積は、スペーサの厚さ寸法や貫通孔の大きさを変えるだけで容易に変更することができる。この結果、この空洞部の容積をより大きく形成することができる。すなわち、この半導体装置においては、従来のように回路基板に別途加工を施して凹部を形成する必要が無くなる。
請求項2に係る発明は、請求項1に記載の半導体装置において、前記スペーサが、前記回路基板若しくは前記パッケージの表面、前記ダイヤフラム及び前記貫通孔により画定される空洞部と、前記空洞部の外方側に位置する外方空間との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することを特徴とする半導体装置を提案している。
また、請求項3に係る発明は、請求項1又は請求項2に記載の半導体装置において、前記スペーサが多孔質体からなることを特徴とする半導体装置を提案している。
また、請求項4に係る発明は、請求項1又は請求項2に記載の半導体装置において、前記スペーサに、連通孔が形成されていることを特徴とする半導体装置を提案している。
また、請求項4に係る発明は、請求項1又は請求項2に記載の半導体装置において、前記スペーサに、連通孔が形成されていることを特徴とする半導体装置を提案している。
ここで、回路が組み込まれたパッケージとは、同一パッケージ内に既に組み付けられたマイクチップとマイク出力信号処理用のLSIとを組み付けたもので、配線が含まれているものを示している。例えば、プリモールドパッケージのようにリードフレームをモールドしたものや、プリモールドパッケージの中に、インピーダンス変換器、チャージポンプ、アンプ等の機能を持ったLSIをダイボンドしたものが挙げられる。
静圧とは、気体が流動せずに静止した状態における空洞部や外方空間の圧力のことを示している。また、静圧の変化は、単位時間あたりの圧力変化が比較的小さいものであり、例えば、空洞部の加熱・冷却や、スペーサと半導体チップや回路基板とを接着するリフロー時におけるアウトガスの発生等に伴う空洞部の静的な圧力変化や、標高差等に基づく外方空間の静的な気圧変化が、上記静圧変化に含まれる。
また、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部の静的な圧力変化や外方空間の静的な気圧変化は、この圧力変動に含まれない。
静圧とは、気体が流動せずに静止した状態における空洞部や外方空間の圧力のことを示している。また、静圧の変化は、単位時間あたりの圧力変化が比較的小さいものであり、例えば、空洞部の加熱・冷却や、スペーサと半導体チップや回路基板とを接着するリフロー時におけるアウトガスの発生等に伴う空洞部の静的な圧力変化や、標高差等に基づく外方空間の静的な気圧変化が、上記静圧変化に含まれる。
また、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部の静的な圧力変化や外方空間の静的な気圧変化は、この圧力変動に含まれない。
ところで、半導体装置の加熱・冷却等によって発生する圧力変化や、標高差等に基づく外方空間の静的な気圧変化によって発生する空洞部及び外方空間の間での静圧の差が生じた際には、請求項1に係る発明によってスペーサを形成して空洞部の容積を大きくした場合であっても、静圧の差を緩和するには不十分な場合もある。
そこで、請求項2に係る発明によって、前記回路基板若しくは前記パッケージの表面、前記ダイヤフラム及び前記貫通孔により画定される空洞部と、前記空洞部の外方側に位置する外方空間との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することを特徴とするスペーサを設けることにより、上記のような差が生じても、空洞部と外方空間との間の静圧の差に起因してダイヤフラムが変形することで防止できるため、ダイヤフラムの振動特性が変化することを確実に防止できる。
そこで、請求項2に係る発明によって、前記回路基板若しくは前記パッケージの表面、前記ダイヤフラム及び前記貫通孔により画定される空洞部と、前記空洞部の外方側に位置する外方空間との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することを特徴とするスペーサを設けることにより、上記のような差が生じても、空洞部と外方空間との間の静圧の差に起因してダイヤフラムが変形することで防止できるため、ダイヤフラムの振動特性が変化することを確実に防止できる。
また、請求項3の発明によって、請求項1又は請求項2に記載の半導体装置で、前記静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することで、圧力差を調整することもさることながら、音響等の圧力変動がダイヤフラムに到達し、これに基づいて外方空間と空洞部との間に動的な圧力差が生じた場合には、多孔質体の隙間を介した気体の出入りが適度に阻止されるため、上記圧力変動に対してもダイヤフラムを精度良く振動させることができる。ここで、「適度に阻止する」とは、圧力の時間変動がある場合に、人間が聞こえ始める音の周波数以上の値に対して阻止することを意味する。
さらに、請求項4の発明によって、請求項1又は請求項2に記載の半導体装置で、前記静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することで圧力差を調整する。例えば、音響等の圧力変動がダイヤフラムに到達し、これに基づいて外方空間と空洞部との間に動的な圧力差が生じた場合には、連通孔を介した気体の出入りが適度に阻止されるため、上記圧力変動に対してもダイヤフラムを精度良く振動させることができる。
また、スペーサは、ダイヤフラムのように薄膜状に形成されたり、その内部に回路基板のように電気的な配線部を含んで構成される必要もない。このため、回路基板に同様の連通孔を形成する場合と比較して、空洞部と外方空間との間で気体の出入りを制限する微細な連通孔をスペーサに容易に形成することができ、また、スペーサ自体を多孔質体から形成することも可能となる。したがって、半導体装置の製造効率の向上を図ると共に、半導体装置の製造コスト削減を図ることができる。
請求項5に係る発明は、請求項4に記載の半導体装置において、前記スペーサが、略板状のベース基板と、該ベース基板の表面に形成された薄膜状の第1のフィルム層と、該第1のフィルム層の表面に形成された薄膜状の第2のフィルム層とを備え、前記連通孔が、前記第1のフィルム層に形成されたスリット状の切欠部と、該切欠部を介して相互に対向する前記ベース基板の表面及び前記第2のフィルム層の裏面とにより画定されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第1のフィルム層にスリット状の切欠部を形成し、この第1のフィルム層をベース基板と第2のフィルム層とにより挟み込むだけで、連通孔を容易に形成することができる。
この発明に係る半導体装置によれば、第1のフィルム層にスリット状の切欠部を形成し、この第1のフィルム層をベース基板と第2のフィルム層とにより挟み込むだけで、連通孔を容易に形成することができる。
請求項6に係る発明は、請求項1から請求項5のいずれか1項に記載の半導体装置において、前記スペーサが、弾性変形可能に形成されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、回路基板が振動しても、スペーサの弾性力により振動を吸収することができるため、回路基板の振動に基づいてダイヤフラムが振動することを防止できる。すなわち、ダイヤフラムにおいて回路基板の振動がノイズとして検出されることを防止できる。また、ダイボンド時の接着剤の硬化に伴う応力を緩和できる。
本発明に係る半導体装置によれば、回路基板が振動しても、スペーサの弾性力により振動を吸収することができるため、回路基板の振動に基づいてダイヤフラムが振動することを防止できる。すなわち、ダイヤフラムにおいて回路基板の振動がノイズとして検出されることを防止できる。また、ダイボンド時の接着剤の硬化に伴う応力を緩和できる。
請求項7に係る発明は、請求項1から請求項6のいずれか1項に記載の半導体装置において、前記スペーサが、前記半導体チップと近い熱膨張係数を有することを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、スペーサ及び半導体チップが加熱若しくは冷却されても、スペーサ及び半導体チップは近い熱膨張係数を有しているため、ダイヤフラムに応力が発生することはない。また、回路基板とスペーサとが相互に大きく異なる熱膨張係数を有している場合には、半導体装置が加熱若しくは冷却されて、前述した熱膨張係数の差に基づいて回路基板とスペーサとの間に応力が発生するが、スペーサにおいてこの応力を緩和することができる。したがって、ダイヤフラムに応力が発生してその振動特性が変化することを抑制できる。
本発明に係る半導体装置によれば、スペーサ及び半導体チップが加熱若しくは冷却されても、スペーサ及び半導体チップは近い熱膨張係数を有しているため、ダイヤフラムに応力が発生することはない。また、回路基板とスペーサとが相互に大きく異なる熱膨張係数を有している場合には、半導体装置が加熱若しくは冷却されて、前述した熱膨張係数の差に基づいて回路基板とスペーサとの間に応力が発生するが、スペーサにおいてこの応力を緩和することができる。したがって、ダイヤフラムに応力が発生してその振動特性が変化することを抑制できる。
請求項8に係る発明は、請求項1から請求項7のいずれか1項に記載の半導体装置において、前記スペーサに、前記半導体チップに対向する表面から窪む係合凹部が形成され、前記半導体チップが、前記係合凹部に係合して前記スペーサに取り付けられることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、半導体チップを係合凹部に係合させることにより、半導体装置を製造する際にスペーサに対する半導体チップの位置決めを容易に行うことができる。
本発明に係る半導体装置によれば、半導体チップを係合凹部に係合させることにより、半導体装置を製造する際にスペーサに対する半導体チップの位置決めを容易に行うことができる。
請求項9に係る発明は、回路基板若しくは回路が組み込まれたパッケージと圧力変動に応じて振動する薄膜状のダイヤフラムを備える半導体チップとの間に固定されると共に、前記前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を有するスペーサの製造方法であって、略板状のベース基板の表面にエッチング加工可能な薄膜状の第1のフィルム層を形成する第1の薄膜形成工程と、前記第1のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第1のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第1のフィルム層の表面に薄膜状の第2のフィルム層を形成する第2の薄膜形成工程とを備えることを特徴とするスペーサの製造方法を提案している。
また、請求項10に係る発明は、回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、該スペーサに前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を形成した半導体装置の製造方法であって、前記スペーサが、略板状のベース基板の表面にエッチング加工可能な薄膜状の第1のフィルム層を形成する第1の薄膜形成工程と、前記第1のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第1のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第1のフィルム層の表面に薄膜状の第2のフィルム層を形成する第2の薄膜形成工程とにより製造されることを特徴とする半導体装置の製造方法を提案している。
本発明に係るスペーサ及び半導体装置の製造方法によれば、エッチング加工により連通孔を構成する切欠部を形成するため、切欠部の幅寸法を高い精度で調整することができる。すなわち、幅寸法の小さい切欠部を容易に形成することができる。
本発明に係るスペーサ及び半導体装置の製造方法によれば、エッチング加工により連通孔を構成する切欠部を形成するため、切欠部の幅寸法を高い精度で調整することができる。すなわち、幅寸法の小さい切欠部を容易に形成することができる。
請求項1に係る発明によれば、スペーサの厚さ寸法や貫通孔の大きさを適宜変えるだけで、空洞部の容積を簡便に変更することができるため、空洞部の空気バネの強さを調整でき、ダイヤフラムの振動を抑制しないようにすることができる。したがって、高品質な半導体装置を備える製品を製造することができる。
また、請求項2から請求項4のいずれか1項に係る発明によれば、連通孔や多孔質体の隙間を介して気体を出入りさせることで、空洞部及び外方空間の静圧を略同等とすることができるため、ダイヤフラムの振動特性が変化することを確実に防止することができる。
また、音響等の圧力変動に基づいて外方空間と空洞部との間に動的な圧力差が生じても、連通孔や多孔質体の隙間を介した気体の出入りは制限されるため、上記圧力変動に対してダイヤフラムを精度良く振動させることができる。
さらに、スペーサに連通孔を形成したり、スペーサ自体を多孔質体から形成することは、回路基板に同様の連通孔を形成するよりも容易であるため、半導体装置の製造効率の向上を図ると共に、半導体装置の製造コスト削減を図ることができる。
また、音響等の圧力変動に基づいて外方空間と空洞部との間に動的な圧力差が生じても、連通孔や多孔質体の隙間を介した気体の出入りは制限されるため、上記圧力変動に対してダイヤフラムを精度良く振動させることができる。
さらに、スペーサに連通孔を形成したり、スペーサ自体を多孔質体から形成することは、回路基板に同様の連通孔を形成するよりも容易であるため、半導体装置の製造効率の向上を図ると共に、半導体装置の製造コスト削減を図ることができる。
また、請求項5に係る発明によれば、スリット状の切欠部を形成した第1のフィルム層を、ベース基板及び第2のフィルム層により挟み込んでスペーサを構成とするだけで連通孔を容易に形成することができる。
また、請求項6に係る発明によれば、回路基板の振動がノイズとして検出されることを防止できるため、音響等の圧力変動のみをさらに精度良く検出することが可能となる。
また、請求項6に係る発明によれば、回路基板の振動がノイズとして検出されることを防止できるため、音響等の圧力変動のみをさらに精度良く検出することが可能となる。
また、請求項7に係る発明によれば、スペーサ及び半導体チップが相互に近い熱膨張係数を有しているため、回路基板との熱膨張係数の差に基づいて半導体チップのダイヤフラムに応力が発生することを抑え、ダイヤフラムの振動特性が変化することを抑制できる。
また、請求項8に係る発明によれば、スペーサに対する半導体チップの位置決めを容易に行うことができるため、半導体装置の製造効率の向上を図ることができる。
また、請求項8に係る発明によれば、スペーサに対する半導体チップの位置決めを容易に行うことができるため、半導体装置の製造効率の向上を図ることができる。
また、請求項9及び請求項10に係る発明によれば、エッチング加工により連通孔を構成する切欠部を形成できるため、微細な連通孔を容易に形成することができる。
図1から図11は、本発明の一実施形態を示している。図1に示すように、この実施形態に係る半導体装置1は、回路基板3と、回路基板3の表面3aに固定された略板状のスペーサ5及びIC7と、スペーサ5の表面5aに固定された半導体チップ9とを備えている。また、この半導体装置1には、回路基板3の表面3aに配されると共に、スペーサ5、IC7及び半導体チップ9を覆う蓋体部11が設けられている。
回路基板3は、その内部に電気的な配線部(不図示)を設けた所謂多層配線基板からなり、IC7や半導体チップ9と電気的に接続されている。
回路基板3は、その内部に電気的な配線部(不図示)を設けた所謂多層配線基板からなり、IC7や半導体チップ9と電気的に接続されている。
蓋体部11は、回路基板3の表面3aから厚さ方向に離間した位置に配される略板状の上端壁部13と、回路基板3の表面3aの周縁に固定される略環状の側壁部15とを備えている。すなわち、蓋体部11は、これら上端壁部13及び側壁部15により側壁部15の先端部側に開口する略凹状に形成されている。したがって、側壁部15の先端部を回路基板3の表面3aに配した状態においては、回路基板3及び蓋体部11により中空空間(外方空間)S1が画定されることになる。
この中空空間S1は、上端壁部13に形成された開口部14を介して半導体装置1の外側に位置する外方空間に連通している。
この中空空間S1は、上端壁部13に形成された開口部14を介して半導体装置1の外側に位置する外方空間に連通している。
半導体チップ9は、音響を電気信号に変換する所謂音圧センサチップである。すなわち、この半導体チップ9は、半導体装置1の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム9aを備えている。ダイヤフラム9aは、半導体チップ9の厚さ方向に振動するように構成されている。
IC7は、半導体チップ9を動作させるためのものであり、例えば半導体チップ9からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのDSP(デジタルシグナルプロセッサ)、A/D変換器等を含んでいる。このIC7は、銀ペースト等の接着剤12を介して回路基板3の表面3aに固定されている。
IC7は、半導体チップ9を動作させるためのものであり、例えば半導体チップ9からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのDSP(デジタルシグナルプロセッサ)、A/D変換器等を含んでいる。このIC7は、銀ペースト等の接着剤12を介して回路基板3の表面3aに固定されている。
スペーサ5は、その裏面5bと回路基板3の表面3aとの間に銀ペースト等の接着剤16を介して回路基板3に固定されている。このスペーサ5には、その厚さ方向に貫通する貫通孔17が形成されている。
前述した半導体チップ9は、貫通孔17をダイヤフラム9aによって覆うように、かつ、ダイヤフラム9aが貫通孔17を介して回路基板3の表面3aに対向するように、銀ペースト等の接着剤18を介してスペーサ5の表面5aに固定されている。すなわち、この貫通孔17により、ダイヤフラム9aと回路基板7との間の空洞部S2が形成されることになる。この空洞部S2は、スペーサ5に形成された微細な連通孔19を介して中空空間S1と連通している。
なお、回路基板3、スペーサ5及び半導体チップ9を相互に固定した状態において、回路基板3とスペーサ5との間、並びに、スペーサ5と半導体チップ9との間に隙間は生じない。すなわち、前述した連通孔19のみによって、中空空間S1と空洞部S2とが相互に連通されることになる。
前述した半導体チップ9は、貫通孔17をダイヤフラム9aによって覆うように、かつ、ダイヤフラム9aが貫通孔17を介して回路基板3の表面3aに対向するように、銀ペースト等の接着剤18を介してスペーサ5の表面5aに固定されている。すなわち、この貫通孔17により、ダイヤフラム9aと回路基板7との間の空洞部S2が形成されることになる。この空洞部S2は、スペーサ5に形成された微細な連通孔19を介して中空空間S1と連通している。
なお、回路基板3、スペーサ5及び半導体チップ9を相互に固定した状態において、回路基板3とスペーサ5との間、並びに、スペーサ5と半導体チップ9との間に隙間は生じない。すなわち、前述した連通孔19のみによって、中空空間S1と空洞部S2とが相互に連通されることになる。
連通孔19は、中空空間S1と空洞部S2との間に静圧差が生じた際に、この静圧差に基づいて中空空間S1と空洞部S2との間で気体の流動を許容する程度の大きさに形成されている。ここで、この実施形態における静圧は、気体が流動せずに静止した状態における中空空間S1や空洞部S2の圧力のことを示している。また、静圧の変化としては、例えば、半導体装置1の加熱・冷却や接着剤16,18のリフロー時におけるアウトガスの発生等に伴う空洞部S2の静的な圧力変化や、標高差等に基づく外方空間や中空空間S1の静的な気圧変化が、上記静圧変化に含まれる。
また、連通孔19は、ダイヤフラム9aに作用する音響等の圧力変動によって、中空空間S1の圧力と空洞部S2の圧力の間に圧力差が生じても、中空空間S1と空洞部S2との間で気体の通過を阻止する程度の大きさに形成されている。
ここで、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部S2の静的な圧力変化、及び、外方空間や中空空間S1の静的な気圧変化は、この圧力変動に含まれない。
ここで、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部S2の静的な圧力変化、及び、外方空間や中空空間S1の静的な気圧変化は、この圧力変動に含まれない。
このスペーサ5は、図2,3に示すように、略板状のベース基板21の表面21aに、薄膜状の第1のフィルム層23及び第2のフィルム層25を順次積層して構成される。
ベース基板21、第1のフィルム層23及び第2のフィルム層25には、それぞれ平面視略円形状の孔27,29,31が形成されており、これら3つの孔27,29,31によりスペーサ5の貫通孔17が構成されている。また、第1のフィルム層23には、ベース基板21の表面21aに沿ってスリット状の切欠部33が2つ形成され、これら2つの切欠部33と、これを介して相互に対向するベース基板21の表面21a及び第2のフィルム層25の裏面25bとによりスペーサ5の連通孔19が2つ構成されている。
ベース基板21、第1のフィルム層23及び第2のフィルム層25には、それぞれ平面視略円形状の孔27,29,31が形成されており、これら3つの孔27,29,31によりスペーサ5の貫通孔17が構成されている。また、第1のフィルム層23には、ベース基板21の表面21aに沿ってスリット状の切欠部33が2つ形成され、これら2つの切欠部33と、これを介して相互に対向するベース基板21の表面21a及び第2のフィルム層25の裏面25bとによりスペーサ5の連通孔19が2つ構成されている。
次に、以上のように構成された半導体装置1の製造方法について説明する。この半導体装置1を製造する際には、予め上述した構成のスペーサ5を製造しておく。
すなわち、スペーサ5を製造する際には、はじめに、図5,6に示すように、平面視略円形状の孔27を形成した略板状のベース基板21を用意する。次いで、図7〜9に示すように、ベース基板21の孔27を覆うように、ベース基板21の表面21aに薄膜状の第1のフィルム層23を形成する(第1の薄膜形成工程)。この第1のフィルム層23は、エッチング加工が可能な材料から形成されている。
その後、切欠部33及び孔29の形成部分を除く第1のフィルム層23の表面23aにレジスト層(不図示)を形成しておき、エッチング加工により切欠部33及び孔29を形成する(エッチング加工)。なお、切欠部33は、ベース基板21の表面21aに沿ってこの表面21aの端部まで到達するように、第1のフィルム層23の表面23aから窪むように形成される。このエッチング加工終了後には、前述のレジスト層を除去する。また、この第1のフィルム層23が、ドライフィルム等のエッチング加工が可能な材料から形成される場合には、少なくとも、ドライフィルム自体がレジスト材料となるので、薄膜形成工程(ラミネート工程)、露光工程、現像工程を経ることで、切欠部33及び孔29を形成することができる。
すなわち、スペーサ5を製造する際には、はじめに、図5,6に示すように、平面視略円形状の孔27を形成した略板状のベース基板21を用意する。次いで、図7〜9に示すように、ベース基板21の孔27を覆うように、ベース基板21の表面21aに薄膜状の第1のフィルム層23を形成する(第1の薄膜形成工程)。この第1のフィルム層23は、エッチング加工が可能な材料から形成されている。
その後、切欠部33及び孔29の形成部分を除く第1のフィルム層23の表面23aにレジスト層(不図示)を形成しておき、エッチング加工により切欠部33及び孔29を形成する(エッチング加工)。なお、切欠部33は、ベース基板21の表面21aに沿ってこの表面21aの端部まで到達するように、第1のフィルム層23の表面23aから窪むように形成される。このエッチング加工終了後には、前述のレジスト層を除去する。また、この第1のフィルム層23が、ドライフィルム等のエッチング加工が可能な材料から形成される場合には、少なくとも、ドライフィルム自体がレジスト材料となるので、薄膜形成工程(ラミネート工程)、露光工程、現像工程を経ることで、切欠部33及び孔29を形成することができる。
そして、図2〜4に示すように、切欠部33及び孔27,29を覆うように、第1のフィルム層23の表面23aに第2のフィルム層25を形成する(第2の薄膜形成工程)。この第2のフィルム層25も、第1のフィルム層23と同様に、エッチング加工が可能な材料から形成されている。
第2の薄膜形成工程の終了後には、孔31の形成部分を除く第2のフィルム層25の表面5aにレジスト層(不図示)を形成しておき、エッチング加工により孔を形成する。最後に、前述したレジスト層を除去して、スペーサ5の製造が終了する。
なお、ここでは1つのスペーサを形成する場合の製造方法について述べたが、これに限ることはなく、例えば、ベース基板21を1つの大きな板状部材から形成し、この板状部材に第1のフィルム層23及び第2のフィルム層25を積層したり、多数の孔27,29,31を形成して、その後に、ダイシングにより個々のスペーサ5に切り分けるとしてもよい。この場合には、1回のエッチング加工により多数の切欠部33や孔27,29,31を一括して形成することができるため、スペーサ5の製造効率向上を図ることが可能となる。
第2の薄膜形成工程の終了後には、孔31の形成部分を除く第2のフィルム層25の表面5aにレジスト層(不図示)を形成しておき、エッチング加工により孔を形成する。最後に、前述したレジスト層を除去して、スペーサ5の製造が終了する。
なお、ここでは1つのスペーサを形成する場合の製造方法について述べたが、これに限ることはなく、例えば、ベース基板21を1つの大きな板状部材から形成し、この板状部材に第1のフィルム層23及び第2のフィルム層25を積層したり、多数の孔27,29,31を形成して、その後に、ダイシングにより個々のスペーサ5に切り分けるとしてもよい。この場合には、1回のエッチング加工により多数の切欠部33や孔27,29,31を一括して形成することができるため、スペーサ5の製造効率向上を図ることが可能となる。
そして、以上のようにして製造されたスペーサ5を使用して図1に示す半導体装置1を組み上げる。
すなわち、はじめに、図10に示すように、回路基板3の表面3aに周縁に略環状の側壁部15を固定しておき、接着剤12,16を介して回路基板3の表面3aにIC7及びスペーサ5を固定する。この際には、予め接着剤12,16を回路基板3の表面3aに付着させた後に、スペーサ5やIC7を配すればよい。なお、回路基板3の表面3aとスペーサ5の裏面5bとの隙間はこの接着剤16により埋めることができる。次いで、IC7を回路基板3と電気的に接続する。
その後、図11に示すように、接着剤18を介してスペーサ5の表面5aに半導体チップ9を固定する。この際には、予め接着剤18をスペーサ5の表面5aに付着させた後に、半導体チップ9を配すればよい。最後に、図1に示すように、上端壁部13を側壁部15に固定して蓋体部11を構成することで、半導体装置の製造が終了する。なお、この製造工程は、一例を示したにすぎない。例えば、スペーサ5に半導体チップ9を接着させた後に、このスペーサ5を回路基板3の表面3aに固定させるとしてもよい。
すなわち、はじめに、図10に示すように、回路基板3の表面3aに周縁に略環状の側壁部15を固定しておき、接着剤12,16を介して回路基板3の表面3aにIC7及びスペーサ5を固定する。この際には、予め接着剤12,16を回路基板3の表面3aに付着させた後に、スペーサ5やIC7を配すればよい。なお、回路基板3の表面3aとスペーサ5の裏面5bとの隙間はこの接着剤16により埋めることができる。次いで、IC7を回路基板3と電気的に接続する。
その後、図11に示すように、接着剤18を介してスペーサ5の表面5aに半導体チップ9を固定する。この際には、予め接着剤18をスペーサ5の表面5aに付着させた後に、半導体チップ9を配すればよい。最後に、図1に示すように、上端壁部13を側壁部15に固定して蓋体部11を構成することで、半導体装置の製造が終了する。なお、この製造工程は、一例を示したにすぎない。例えば、スペーサ5に半導体チップ9を接着させた後に、このスペーサ5を回路基板3の表面3aに固定させるとしてもよい。
上記の半導体装置1によれば、回路基板3の表面3a、半導体チップ9のダイヤフラム9a及びスペーサ5の貫通孔17によって画定された空洞部S2の容積は、スペーサ5の厚さ寸法や貫通孔17の大きさを変えるだけで容易に変更することができる。このため、空洞部S2の空気バネ定数が大きくなることを抑えて、ダイヤフラム9aの振動特性が変化することを抑制できる。また、従来のように回路基板3に別途加工を施して凹部を形成すること無く、空洞部S2を構成することができるため、半導体装置1の製造コストを低く抑えることができる。
また、半導体装置1の加熱・冷却等に基づく空洞部S2の圧力変化や、標高差等に基づく中空空間S1や外方空間の静的な気圧変化によって、空洞部S2及び中空空間S1や外方空間の間で静圧に差が生じた際には、連通孔19を介して空洞部S2と中空空間S1や外方空間との間で気体が出入りするため、空洞部S2の静圧が中空空間S1や外方空間の静圧と略同等となる。したがって、空洞部S2と中空空間S1や外方空間との間の静圧の差に起因してダイヤフラム9aが変形することを防止できるため、ダイヤフラム9aの振動特性が変化することを確実に防止することができる。
さらに、音響等の圧力変動がダイヤフラム9aに到達し、これに基づいて中空空間S1や外方空間と空洞部S2との間に動的な圧力差が生じたときでも、連通孔19を介した気体の出入りは阻止されるため、上記圧力変動に対してダイヤフラム9aを精度良く振動させることができる。
さらに、音響等の圧力変動がダイヤフラム9aに到達し、これに基づいて中空空間S1や外方空間と空洞部S2との間に動的な圧力差が生じたときでも、連通孔19を介した気体の出入りは阻止されるため、上記圧力変動に対してダイヤフラム9aを精度良く振動させることができる。
また、スリット状の切欠部33を形成した第1のフィルム層23を、ベース基板21及び第2のフィルム層25により挟み込むだけで、スペーサ51に連通孔19を容易に形成することができる。特に、スペーサ5を製造する際にエッチング加工により切欠部33を形成することで、切欠部33の幅寸法を高い精度で調整できるため、幅寸法の小さい微細な連通孔19を容易に形成することができる。また、これに加えて厚さ寸法の小さい第1のフィルム層23を選択することにより、断面積の小さい微細な連通孔19を形成することができる。
すなわち、回路基板3に同様の連通孔19を形成する場合と比較して、空洞部S2と中空空間S1や外方空間との間で気体の出入りを制限する微細な連通孔19をスペーサ5に容易に形成することができる。
すなわち、回路基板3に同様の連通孔19を形成する場合と比較して、空洞部S2と中空空間S1や外方空間との間で気体の出入りを制限する微細な連通孔19をスペーサ5に容易に形成することができる。
なお、上述した実施形態において、スペーサ5の貫通孔17を構成するベース基板21の孔27は、第1の薄膜形成工程の前に予め形成されるとしたが、これに限ることはなく、例えば、エッチング加工により第1のフィルム層23の孔29と同時に形成しても構わない。ただし、この場合には、ベース基板21もエッチング加工可能な材料から形成しておくことが好ましい。
また、蓋体部11を構成する上端壁部13及び側壁部15は、別個の部材により形成されるとしたが、これに限ることはなく、例えば、一体的に形成されるとしても構わない。この構成の場合には、回路基板3の表面3a上にスペーサ5、IC7及び半導体チップ9を配置した後に蓋体部11を回路基板3に固定すればよい。
また、蓋体部11を構成する上端壁部13及び側壁部15は、別個の部材により形成されるとしたが、これに限ることはなく、例えば、一体的に形成されるとしても構わない。この構成の場合には、回路基板3の表面3a上にスペーサ5、IC7及び半導体チップ9を配置した後に蓋体部11を回路基板3に固定すればよい。
さらに、スペーサ5と半導体チップ9との接着、或いは、回路基板3とスペーサ5との接着は、接着剤16,18をスペーサ5の表面5aや回路基板3の表面3aに付着させた後に行われるとしたが、これに限ることはない。すなわち、例えば、図12に示すように、接着シート41,43を予めスペーサ5の表面5a及び裏面5bにそれぞれ貼り付けておき、これら接着シート41,43によりスペーサ5と半導体チップ9や回路基板3との接着を行うとしても構わない。又、回路基板3側に、先に接着シートを貼り付けるとしてもよい。
また、スペーサ5には、2つの連通孔19が形成されるとしたが、これに限ることはなく、例えば、図13に示すように、1つだけ形成されるとしてもよいし、また、3つ以上形成されるとしても構わない。
さらに、スペーサ5は、ゴム等により弾性変形可能に形成されるとしてもよい。さらに、例えば、スペーサ5を構成するベース基板21、第1のフィルム層23及び第2のフィルム層25のうち、少なくともいずれか1つが、弾性変形可能な材料から形成されるとしても構わない。
この構成の場合には、回路基板3が振動しても、スペーサ5の弾性力により振動を吸収することができるため、回路基板3の振動に起因してダイヤフラム9aが振動することを防止できる。すなわち、ダイヤフラム9aにおいて回路基板3の振動がノイズとして検出されることを防止でき、音響等の圧力変動のみをさらに精度良く検出することが可能となる。
さらに、スペーサ5は、ゴム等により弾性変形可能に形成されるとしてもよい。さらに、例えば、スペーサ5を構成するベース基板21、第1のフィルム層23及び第2のフィルム層25のうち、少なくともいずれか1つが、弾性変形可能な材料から形成されるとしても構わない。
この構成の場合には、回路基板3が振動しても、スペーサ5の弾性力により振動を吸収することができるため、回路基板3の振動に起因してダイヤフラム9aが振動することを防止できる。すなわち、ダイヤフラム9aにおいて回路基板3の振動がノイズとして検出されることを防止でき、音響等の圧力変動のみをさらに精度良く検出することが可能となる。
さらに、この構成の場合には、接着剤16,18や接着シート41,43によりスペーサ5と回路基板3とを固定する際には、接着剤16,18や接着シート41,43が硬化して収縮するが、この接着剤16,18や接着シート41,43の収縮はスペーサ5の弾性力によって緩和されることになる。したがって、この収縮に基づいて半導体チップ9のダイヤフラム9aに応力が発生することを防止して、ダイヤフラム9aの振動特性が変化することを防ぐことができる。
また、スペーサ5は、半導体チップ9と同じ若しくは近い熱膨張係数を有するとしても構わない。この構成においては、スペーサ5及び半導体チップ9が加熱若しくは冷却されても、ダイヤフラム9aに応力が発生しない。また、回路基板3とスペーサ5とが相互に大きく異なる熱膨張係数を有している場合には、半導体装置1が加熱若しくは冷却されて、前述した熱膨張係数の差に基づいて回路基板3とスペーサ5との間に応力が発生するが、スペーサ5においてこの応力を緩和することができる。したがって、ダイヤフラム9aに応力が発生してその振動特性が変化することを抑制できる。
なお、上述したスペーサ5の材料としては、例えば、銅タングステン(80W−20Cu、70W−30Cu)、銅モリブデン(85Mo−15Cu)、タングステン、モリブデン、アルミナセラミックス(Al2O3)、シリカセラミックス(SiO2)、シリコンカーバイドセラミックス(SiC)、タンタル、石墨等が用いられる。
また、半導体チップ9を構成する基板には、シリコン基板を用いることができる。例えば、銅タングステン(70W−30Cu)及びシリコン基板の熱膨張係数は、それぞれ、10.2ppm/℃及び3.0ppm/℃であり、その熱膨張係数の差は、7.2ppm/℃となる。すなわち、スペーサ5と半導体チップ9との熱膨張係数との差が、7.2ppm/℃以下となるような材料を選択していることが望ましい。
また、半導体チップ9を構成する基板には、シリコン基板を用いることができる。例えば、銅タングステン(70W−30Cu)及びシリコン基板の熱膨張係数は、それぞれ、10.2ppm/℃及び3.0ppm/℃であり、その熱膨張係数の差は、7.2ppm/℃となる。すなわち、スペーサ5と半導体チップ9との熱膨張係数との差が、7.2ppm/℃以下となるような材料を選択していることが望ましい。
さらに、スペーサ5は、ベース基板21、第1のフィルム層23及び第2のフィルム層25を順次積層して構成されるとしたが、これに限ることはなく、少なくとも貫通孔17及び連通孔19が形成されていればよい、すなわち、1つの部材から形成されていても構わない。
また、スペーサ5は、連通孔19を備えるとしたが、これに限ることはなく、少なくとも中空空間S1と空洞部S2との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止するように形成されていればよい。
また、スペーサ5は、連通孔19を備えるとしたが、これに限ることはなく、少なくとも中空空間S1と空洞部S2との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止するように形成されていればよい。
すなわち、スペーサ5は、例えば、多孔質体から形成されるとしても構わない。この構成の場合には、多孔質体の隙間を介して上述した条件で中空空間S1と空洞部S2との間で気体の出入りを促すように、多孔質体を形成すればよい。この構成においても、スペーサ5に連通孔19を形成した場合と同様の効果を奏することができる。
なお、上記のようにスペーサが多孔質体からなるとしても、スポンジのように弾性変形可能な材料から形成されるとしてもよいし、また、半導体チップと同じ若しくは近い熱膨張係数を有する材料から形成されるとしてもよい。
なお、上記のようにスペーサが多孔質体からなるとしても、スポンジのように弾性変形可能な材料から形成されるとしてもよいし、また、半導体チップと同じ若しくは近い熱膨張係数を有する材料から形成されるとしてもよい。
(実施例2)
また、スペーサ5は、前述した構造に限らない。例えば、図14に示すように、上記実施形態と同様のベース基板21、第1のフィルム層23及び第2のフィルム層25に加えて、ベース基板21の裏面21b全体に第3のフィルム層51を設けてスペーサ52を構成し、この第3のフィルム層51により貫通孔17の開口部を閉塞するとしてもよい。ここで、第3のフィルム層51は、第1のフィルム層23や第2のフィルム層25と同じドライフィルムから形成されている。
この第3のフィルム層51を構成するドライフィルムは、ベース基板21の裏面21bに開口する孔27や凹部に入り込み、ベース基板21と粘着によって接合する。この構成のスペーサ52では、上記実施形態のスペーサ5のように銀ペースト等の接着剤16を介して回路基板3の表面3aに固定しなくてもよいため、上記接着剤16が貫通孔17に入り込むことによって発生する空洞部S2の容積変化を防ぐことができる。
また、スペーサ5は、前述した構造に限らない。例えば、図14に示すように、上記実施形態と同様のベース基板21、第1のフィルム層23及び第2のフィルム層25に加えて、ベース基板21の裏面21b全体に第3のフィルム層51を設けてスペーサ52を構成し、この第3のフィルム層51により貫通孔17の開口部を閉塞するとしてもよい。ここで、第3のフィルム層51は、第1のフィルム層23や第2のフィルム層25と同じドライフィルムから形成されている。
この第3のフィルム層51を構成するドライフィルムは、ベース基板21の裏面21bに開口する孔27や凹部に入り込み、ベース基板21と粘着によって接合する。この構成のスペーサ52では、上記実施形態のスペーサ5のように銀ペースト等の接着剤16を介して回路基板3の表面3aに固定しなくてもよいため、上記接着剤16が貫通孔17に入り込むことによって発生する空洞部S2の容積変化を防ぐことができる。
(実施例3)
さらに、連通孔19を構成する切欠部33は、ベース基板21と第2のフィルム層25との間に挟み込まれた第1のフィルム層23に形成されるとしたが、これに限ることはなく、例えば、図15に示すように、第3のフィルム層51に形成されるとしても構わない。すなわち、第3のフィルム層51には、ベース基板21の裏面21bに沿うスリット状の切欠部53を形成しておく。そして、第3のフィルム層51の裏面51bが回路基板3の表面3aに対向するようにスペーサ54を回路基板3の表面3aに固定することで、これら切欠部53及び回路基板3の表面3aにより上記実施形態と同様の連通孔55を構成することができる。
ただし、この構成の場合には、上記実施形態のように銀ペースト等のペースト状の接着剤16ではなく、シート状接着剤56によりスペーサ54を回路基板3の表面3aに固定することが好ましい。すなわち、上記固定をペースト状の接着剤16で行う場合には、切欠部53が接着剤16により埋められる虞があるが、シート状接着剤56で行う場合には、上述のように切欠部53が埋められにくくなるためである。
なお、この構成の場合には、ベース基板21の表面21aには上記切欠部を有さない1つのフィルム層のみ、例えば、上記実施形態と同様の第2のフィルム層25のみを形成しておけばよい。
さらに、連通孔19を構成する切欠部33は、ベース基板21と第2のフィルム層25との間に挟み込まれた第1のフィルム層23に形成されるとしたが、これに限ることはなく、例えば、図15に示すように、第3のフィルム層51に形成されるとしても構わない。すなわち、第3のフィルム層51には、ベース基板21の裏面21bに沿うスリット状の切欠部53を形成しておく。そして、第3のフィルム層51の裏面51bが回路基板3の表面3aに対向するようにスペーサ54を回路基板3の表面3aに固定することで、これら切欠部53及び回路基板3の表面3aにより上記実施形態と同様の連通孔55を構成することができる。
ただし、この構成の場合には、上記実施形態のように銀ペースト等のペースト状の接着剤16ではなく、シート状接着剤56によりスペーサ54を回路基板3の表面3aに固定することが好ましい。すなわち、上記固定をペースト状の接着剤16で行う場合には、切欠部53が接着剤16により埋められる虞があるが、シート状接着剤56で行う場合には、上述のように切欠部53が埋められにくくなるためである。
なお、この構成の場合には、ベース基板21の表面21aには上記切欠部を有さない1つのフィルム層のみ、例えば、上記実施形態と同様の第2のフィルム層25のみを形成しておけばよい。
(実施例4)
また、ベース部材21は、平面視略円形状の孔27を形成して構成されるとしたが、これに限ることはなく、例えば、図16に示すように、ベース基板21の製造時に平面視略円形状の大径孔57の内方を網目状に形成することで、ベース基板21の厚さ方向に貫通する多数の微少孔58が形成されるように構成しても構わない。
この構成の場合には、ベース基板21の一部を網目状に形成することでベース基板21のテンティング補強がなされるため、上記実施形態のような孔27を形成する場合と比較して、ベース基板21の剛性を向上させることができ、スペーサ59全体の構造を強化することができる。
また、ベース部材21は、平面視略円形状の孔27を形成して構成されるとしたが、これに限ることはなく、例えば、図16に示すように、ベース基板21の製造時に平面視略円形状の大径孔57の内方を網目状に形成することで、ベース基板21の厚さ方向に貫通する多数の微少孔58が形成されるように構成しても構わない。
この構成の場合には、ベース基板21の一部を網目状に形成することでベース基板21のテンティング補強がなされるため、上記実施形態のような孔27を形成する場合と比較して、ベース基板21の剛性を向上させることができ、スペーサ59全体の構造を強化することができる。
(実施例5)
また、ベース基板21には孔27や微少孔58が形成されるとしたが、これに限ることはなく、例えば、図17に示すように、ベース基板61に上記孔27や微少孔58を形成しない、すなわち、第1のフィルム層23の孔29の開口部を閉塞するようにベース基板61を形成するとしても構わない。ただし、この構成の場合には、十分な大きさの空洞部S2を確保できるように、2つのフィルム層23,25の厚さ寸法や、各フィルム層23,25に形成される孔29,31の径寸法を大きくすることが好ましい。
この構成においては、上記実施形態のように、ベース基板61に上記実施形態に記載の孔27や微少孔58を形成する必要がないため、スペーサ63を容易に製造することができると共に、スペーサ63全体の構造を強化することができる。また、ベース基板61上にフィルム層23,25を積層した後には表面に凹凸が生じないので、フォトリソグラフやエッチング工程が容易となる。
また、ベース基板21には孔27や微少孔58が形成されるとしたが、これに限ることはなく、例えば、図17に示すように、ベース基板61に上記孔27や微少孔58を形成しない、すなわち、第1のフィルム層23の孔29の開口部を閉塞するようにベース基板61を形成するとしても構わない。ただし、この構成の場合には、十分な大きさの空洞部S2を確保できるように、2つのフィルム層23,25の厚さ寸法や、各フィルム層23,25に形成される孔29,31の径寸法を大きくすることが好ましい。
この構成においては、上記実施形態のように、ベース基板61に上記実施形態に記載の孔27や微少孔58を形成する必要がないため、スペーサ63を容易に製造することができると共に、スペーサ63全体の構造を強化することができる。また、ベース基板61上にフィルム層23,25を積層した後には表面に凹凸が生じないので、フォトリソグラフやエッチング工程が容易となる。
(実施例6)
また、上記実施形態において、半導体チップ9はスペーサ5の表面5aに配されるとしたが、これに限ることはなく、例えば、図18に示すように、スペーサ5にその表面5aから窪む係合凹部45を形成しておき、この係合凹部45に半導体チップ9を係合させて取り付けるとしても構わない。なお、この係合凹部45は、第2のフィルム層25に一体的に形成されることに限らない。例えば、図19に示すように、第2のフィルム層25の表面25aに位置決め層71を形成すると共に位置決め層71に第2のフィルム層25よりも大きい位置決め孔73を形成して、これら第2のフィルム層25の表面25a及び位置決め孔73により係合凹部75を構成するとしてもよい。
また、上記実施形態において、半導体チップ9はスペーサ5の表面5aに配されるとしたが、これに限ることはなく、例えば、図18に示すように、スペーサ5にその表面5aから窪む係合凹部45を形成しておき、この係合凹部45に半導体チップ9を係合させて取り付けるとしても構わない。なお、この係合凹部45は、第2のフィルム層25に一体的に形成されることに限らない。例えば、図19に示すように、第2のフィルム層25の表面25aに位置決め層71を形成すると共に位置決め層71に第2のフィルム層25よりも大きい位置決め孔73を形成して、これら第2のフィルム層25の表面25a及び位置決め孔73により係合凹部75を構成するとしてもよい。
これらの構成の場合には、半導体装置1を製造する際に、スペーサ5に対する半導体チップ9の位置決めを容易に行うことができるため、半導体装置1の製造効率の向上を図ると共にスペーサ5や半導体チップ9の歩留まり向上を図ることができる。
なお、これら係合凹部45,75の構成は、図1〜13に示すスペーサ5に限らず、図14〜17に示す各スペーサ52,54,59,63にも適用することができる。
なお、これら係合凹部45,75の構成は、図1〜13に示すスペーサ5に限らず、図14〜17に示す各スペーサ52,54,59,63にも適用することができる。
さらに、ベース基板21や第1のフィルム層23、第2のフィルム層25に形成される孔27,29,31や大径孔57は、平面視で略円形状に形成されるとしたが、これに限ることはなく、少なくともベース基板21や第1のフィルム層23、第2のフィルム層25の厚さ方向に貫通して形成されていればよい。したがって、上記孔27,29,31や大径孔57は、例えば、平面視で略矩形状、多角形状、楕円形状等に形成されるとしてもよい。
また、上述した全てのスペーサ5,52,54,59,63は、回路基板3の表面3aに配されるとしたが、これに限ることはなく、例えば、回路が組み込まれたパッケージの表面に配されるとしてもよい。すなわち、半導体装置は、回路基板3の代わりに上記パッケージを用いて構成されるとしても構わない。
さらに、半導体チップ9は、ダイヤフラム9aを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ9を構成するダイヤフラム9aのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置1の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。
また、上述した全てのスペーサ5,52,54,59,63は、回路基板3の表面3aに配されるとしたが、これに限ることはなく、例えば、回路が組み込まれたパッケージの表面に配されるとしてもよい。すなわち、半導体装置は、回路基板3の代わりに上記パッケージを用いて構成されるとしても構わない。
さらに、半導体チップ9は、ダイヤフラム9aを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ9を構成するダイヤフラム9aのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置1の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1・・・半導体装置、3・・・回路基板、3a・・・表面、5,52,54,59,63・・・スペーサ、5a・・・表面、9・・・半導体チップ、9a・・・ダイヤフラム、17・・・貫通孔、19,55・・・連通孔、21・・・ベース基板、21a・・・表面、23・・・第1のフィルム層、23a・・・表面、25・・・第2のフィルム層、25b・・・裏面、33,53・・・切欠部、45・・・係合凹部、S1・・・中空空間(外方空間)、S2・・・空洞部
Claims (10)
- 回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、
前記スペーサに、前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを互いに対向させる貫通孔が形成されていることを特徴とする半導体装置。 - 前記スペーサが、
前記回路基板若しくは前記パッケージの表面、前記ダイヤフラム及び前記貫通孔により画定される空洞部と、前記空洞部の外方側に位置する外方空間との間の静圧差に基づく気体の流動を許容し、
前記ダイヤフラムに作用する動的な圧力変動に基づく気体の通過を阻止することを特徴とする請求項1に記載の半導体装置。 - 前記スペーサが、多孔質体からなることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記スペーサに、連通孔が形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記スペーサが、略板状のベース基板と、該ベース基板の表面に形成された薄膜状の第1のフィルム層と、該第1のフィルム層の表面に形成された薄膜状の第2のフィルム層とを備え、
前記連通孔が、前記第1のフィルム層に形成されたスリット状の切欠部と、該切欠部を介して相互に対向する前記ベース基板の表面及び前記第2のフィルム層の裏面とにより画定されることを特徴とする請求項4に記載の半導体装置。 - 前記スペーサが、弾性変形可能に形成されていることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記スペーサが、前記半導体チップと近い熱膨張係数を有することを特徴とする請求項1から請求項6に記載の半導体装置。
- 前記スペーサに、前記半導体チップに対向する表面から窪む係合凹部が形成され、
前記半導体チップが、前記係合凹部に係合して前記スペーサに取り付けられることを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置。 - 回路基板若しくは回路が組み込まれたパッケージと圧力変動に応じて振動する薄膜状のダイヤフラムを備える半導体チップとの間に固定されると共に、前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を有するスペーサの製造方法であって、
略板状のベース基板の表面にエッチング加工可能な薄膜状の第1のフィルム層を形成する第1の薄膜形成工程と、
前記第1のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第1のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、
前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第1のフィルム層の表面に薄膜状の第2のフィルム層を形成する第2の薄膜形成工程とを備えることを特徴とするスペーサの製造方法。 - 回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、該スペーサに前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を形成した半導体装置の製造方法であって、
前記スペーサが、
略板状のベース基板の表面にエッチング加工可能な薄膜状の第1のフィルム層を形成する第1の薄膜形成工程と、
前記第1のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第1のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、
前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第1のフィルム層の表面に薄膜状の第2のフィルム層を形成する第2の薄膜形成工程とにより製造されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005375836A JP2007178221A (ja) | 2005-12-27 | 2005-12-27 | 半導体装置、その製造方法、及びスペーサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005375836A JP2007178221A (ja) | 2005-12-27 | 2005-12-27 | 半導体装置、その製造方法、及びスペーサの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007178221A true JP2007178221A (ja) | 2007-07-12 |
Family
ID=38303566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005375836A Pending JP2007178221A (ja) | 2005-12-27 | 2005-12-27 | 半導体装置、その製造方法、及びスペーサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007178221A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008533950A (ja) * | 2006-05-09 | 2008-08-21 | ビーエスイー カンパニー リミテッド | 付加的なバックチェンバを有し、基板に音響ホールが形成されたシリコンコンデンサマイクロホン |
JP2009251904A (ja) * | 2008-04-04 | 2009-10-29 | Panasonic Electric Works Co Ltd | 火災警報システム |
WO2010092856A1 (ja) * | 2009-02-13 | 2010-08-19 | 船井電機株式会社 | マイクロホンユニット |
US7932117B2 (en) | 2006-07-10 | 2011-04-26 | Yamaha Corporation | Pressure sensor and manufacturing method therefor |
US7940944B2 (en) | 2006-05-09 | 2011-05-10 | Bse Co., Ltd. | Directional silicon condenser microphone having additional back chamber |
JP4893860B1 (ja) * | 2011-02-21 | 2012-03-07 | オムロン株式会社 | マイクロフォン |
CN102572036A (zh) * | 2010-12-28 | 2012-07-11 | 歌尔声学股份有限公司 | 一种电子产品 |
WO2012114538A1 (ja) | 2011-02-22 | 2012-08-30 | オムロン株式会社 | 半導体装置の製造方法及びマイクロフォンの製造方法 |
JP2012222828A (ja) * | 2011-04-12 | 2012-11-12 | Pixart Imaging Inc | マイクロ電気機械システムマイクおよびその製造方法 |
JP2014078906A (ja) * | 2012-10-12 | 2014-05-01 | Seiko Epson Corp | 超音波トランスデューサーデバイス、プローブヘッド、超音波プローブ、電子機器及び超音波診断装置 |
JP2014090916A (ja) * | 2012-11-05 | 2014-05-19 | Asahi Glass Co Ltd | 音響センサ、およびこれを備える音響モニタ装置 |
JP2014529266A (ja) * | 2011-09-23 | 2014-10-30 | ノウルズ エレクトロニクス リミテッド ライアビリティ カンパニー | 通気型mems装置及び製造方法 |
JP2016106500A (ja) * | 2016-03-10 | 2016-06-16 | セイコーエプソン株式会社 | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
WO2020108021A1 (zh) * | 2018-11-26 | 2020-06-04 | 苏州中科速衡电子有限公司 | 一种压电式振动传感器 |
CN112050996A (zh) * | 2019-06-06 | 2020-12-08 | 泰科电子连接解决方案有限责任公司 | 具有保护性压力特征的压力传感器组件 |
US10866260B2 (en) | 2017-03-24 | 2020-12-15 | Seiko Epson Corporation | Physical quantity sensor, electronic apparatus, and vehicle |
-
2005
- 2005-12-27 JP JP2005375836A patent/JP2007178221A/ja active Pending
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7940944B2 (en) | 2006-05-09 | 2011-05-10 | Bse Co., Ltd. | Directional silicon condenser microphone having additional back chamber |
US7949142B2 (en) | 2006-05-09 | 2011-05-24 | Bse Co., Ltd. | Silicon condenser microphone having additional back chamber and sound hole in PCB |
US7953235B2 (en) | 2006-05-09 | 2011-05-31 | Bse Co., Ltd. | Directional silicon condenser microphone having additional back chamber |
JP2008533950A (ja) * | 2006-05-09 | 2008-08-21 | ビーエスイー カンパニー リミテッド | 付加的なバックチェンバを有し、基板に音響ホールが形成されたシリコンコンデンサマイクロホン |
US7932117B2 (en) | 2006-07-10 | 2011-04-26 | Yamaha Corporation | Pressure sensor and manufacturing method therefor |
JP2009251904A (ja) * | 2008-04-04 | 2009-10-29 | Panasonic Electric Works Co Ltd | 火災警報システム |
US8818010B2 (en) | 2009-02-13 | 2014-08-26 | Funai Electric Co., Ltd. | Microphone unit |
WO2010092856A1 (ja) * | 2009-02-13 | 2010-08-19 | 船井電機株式会社 | マイクロホンユニット |
CN102572036A (zh) * | 2010-12-28 | 2012-07-11 | 歌尔声学股份有限公司 | 一种电子产品 |
JP4893860B1 (ja) * | 2011-02-21 | 2012-03-07 | オムロン株式会社 | マイクロフォン |
WO2012114536A1 (ja) | 2011-02-21 | 2012-08-30 | オムロン株式会社 | マイクロフォン |
US8917897B2 (en) | 2011-02-21 | 2014-12-23 | Omron Corporation | Microphone |
US9029204B2 (en) | 2011-02-22 | 2015-05-12 | Omron Corporation | Method for manufacturing semiconductor device and method for manufacturing microphone |
JP2012171053A (ja) * | 2011-02-22 | 2012-09-10 | Omron Corp | 半導体装置の製造方法及びマイクロフォンの製造方法 |
WO2012114538A1 (ja) | 2011-02-22 | 2012-08-30 | オムロン株式会社 | 半導体装置の製造方法及びマイクロフォンの製造方法 |
JP2012222828A (ja) * | 2011-04-12 | 2012-11-12 | Pixart Imaging Inc | マイクロ電気機械システムマイクおよびその製造方法 |
JP2014529266A (ja) * | 2011-09-23 | 2014-10-30 | ノウルズ エレクトロニクス リミテッド ライアビリティ カンパニー | 通気型mems装置及び製造方法 |
JP2014078906A (ja) * | 2012-10-12 | 2014-05-01 | Seiko Epson Corp | 超音波トランスデューサーデバイス、プローブヘッド、超音波プローブ、電子機器及び超音波診断装置 |
JP2014090916A (ja) * | 2012-11-05 | 2014-05-19 | Asahi Glass Co Ltd | 音響センサ、およびこれを備える音響モニタ装置 |
JP2016106500A (ja) * | 2016-03-10 | 2016-06-16 | セイコーエプソン株式会社 | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
US10866260B2 (en) | 2017-03-24 | 2020-12-15 | Seiko Epson Corporation | Physical quantity sensor, electronic apparatus, and vehicle |
WO2020108021A1 (zh) * | 2018-11-26 | 2020-06-04 | 苏州中科速衡电子有限公司 | 一种压电式振动传感器 |
CN112050996A (zh) * | 2019-06-06 | 2020-12-08 | 泰科电子连接解决方案有限责任公司 | 具有保护性压力特征的压力传感器组件 |
CN112050996B (zh) * | 2019-06-06 | 2024-06-11 | 泰科电子连接解决方案有限责任公司 | 具有保护性压力特征的压力传感器组件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007178221A (ja) | 半導体装置、その製造方法、及びスペーサの製造方法 | |
US10589987B2 (en) | System and method for a MEMS transducer | |
JP2007178133A (ja) | 圧力センサモジュール、その製造方法、及び、半導体装置 | |
US10455309B2 (en) | MEMS transducer package | |
JP3835739B2 (ja) | エレクトレットコンデンサマイクロフォン | |
TWI616103B (zh) | 微機電系統(mems)傳感器封裝 | |
US20080219482A1 (en) | Condenser microphone | |
JP5400708B2 (ja) | 音響センサ、音響トランスデューサ、該音響トランスデューサを利用したマイクロフォン、および音響トランスデューサの製造方法 | |
US20090175477A1 (en) | Vibration transducer | |
JP2019517750A (ja) | Memsマイクロホンおよびその準備方法 | |
JP2007180201A (ja) | 半導体装置 | |
JP2009044600A (ja) | マイクロホン装置およびその製造方法 | |
JP2012147115A (ja) | 音響トランスデューサ、および該音響トランスデューサを利用したマイクロフォン | |
JP2009517940A (ja) | 音響的な信号を受信および/または発生させるためのマイクロマシニング構造体、マイクロマシニング構造体を製造するための方法、およびマイクロマシニング構造体の使用法 | |
JP2008099212A (ja) | コンデンサマイクロホン及びその製造方法 | |
JP2008271425A (ja) | 音響センサおよびその製造方法 | |
JP2003125495A5 (ja) | ||
JP4655017B2 (ja) | 音響センサ | |
TWI727164B (zh) | 包括微機電系統裝置的組件及包括組件的電子裝置 | |
TW201138486A (en) | Silicon condenser microphone having additional back chamber and method of making the same | |
JP2011193342A (ja) | Memsデバイス | |
JP2012006092A (ja) | Memsデバイス及びその製造方法並びにmemsデバイスを有するパッケージ | |
JP2006332799A (ja) | 音響センサ | |
JP2007208548A (ja) | 音響センサ | |
JP2017513333A (ja) | Memsマイクロホン |