JP2007171736A

JP2007171736A - 液晶表示装置

Info

Publication number: JP2007171736A
Application number: JP2005371551A
Authority: JP
Inventors: Akio Ota; 昭雄太田; Osamu Kobayashi; 修小林; Sachiko Watanabe; 佐智子渡邉
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2005-12-26
Filing date: 2005-12-26
Publication date: 2007-07-05
Anticipated expiration: 2025-12-26
Also published as: JP4946042B2

Abstract

【課題】クロストーク等が生じにくい、電力消費量が小さい、静電破壊を防止した、液晶表示装置を提供する。
【解決手段】第１絶縁基板２上において、行列状に配置された複数の走査電極８および複数の信号電極９と走査電極８と信号電極９との交点近傍に配置された複数の画素電極１０と、各走査電極８と各信号電極９と各画素電極１０に接続された各スイッチング素子１１と、第１絶縁基板上に配置された複数の第１共通電極Ｃ１〜Ｃ２２０と、各画素電極１０と各第１共通電極Ｃ１〜Ｃ２２０との間に接続された各補助コンデンサ１２と、各第１共通電極Ｃ１〜Ｃ２２０に接続された第２共通電極１３とを備え、各走査電極８と第２共通電極１３との交点において、両基板８，１３との間に、第１絶縁層および第２絶縁層が積層された。
【選択図】図２

Description

本発明は液晶表示装置に関する。

従来、この種の装置は例えば特許文献１に示されている。特許文献１において、複数の走査電極１および複数の信号電極２と、その交点近傍に位置する複数の画素電極１０が配置されている。各走査電極１と各信号電極２と各画素電極１０に接続されたＴＦＴ５が設けられている。そして、複数の共通電極６と、各画素電極６との間に接続された各補助コンデンサ１３が設けられている。
特開２００３−１６２２６５号公報

上記装置では、クロストークやフリッカが生じ易い、第１の欠点がある。本発明者がその原因を究明したところ、各共通電極６に接続された各補助コンデンサ１３に印加される電圧が一定でなく、ばらついているからである事がわかった。その結果、各走査電極１に印加されるゲートパルスが立ち上がった後に、各画素電極に印加される電圧の特性がばらつくので、クロストークやフリッカが起こり易い事が分かった。

そもそもの原因は、高精細とするためには、各画素３０同士の隙間を大きくできないため、共通電極６の幅を１０〜２０μｍと、狭くせざるを得ない。そのため、共通電極６の先端近傍での電圧降下が大きいためである。

この欠点を解消するために、本発明者は、各電極１，２，１０の周囲に位置し、各共通電極６に接続された幅広の第２共通電極を設けた。そして、各走査電極１と、第２共通電極の交点においては、両電極の間に、ＳｉＮ_Ｘからなる絶縁層を設けた。しかし、この交点におけるコンデンサ容量が大きく、電力消費量が大きい、第２の欠点がある。

更に、上記装置では、静電破壊の対策がなされていない、第３の欠点がある。そこで、本発明はこの様な従来の欠点を考慮して、クロストーク等が生じにくい、電力消費量が小さい、静電破壊を防止した、液晶表示装置を提供する。

上記課題を解決するために、請求項１の本発明では、第１絶縁基板と、第２絶縁基板と、両基板間に設けられた液晶とを備え、前記第１絶縁基板上において、行列状に配置された複数の走査電極および複数の信号電極と、前記走査電極と前記信号電極との交点近傍に配置された複数の画素電極と、各走査電極と各信号電極と各画素電極に接続された各スイッチング素子と、前記第１絶縁基板上に配置された複数の第１共通電極と、各画素電極と各第１共通電極の間に接続された各補助コンデンサと、各第１共通電極に接続された第２共通電極とを備え、各走査電極と前記第２共通電極との交点において、両電極との間に、第１絶縁層および第２絶縁層が積層された。

請求項２の本発明では、前記信号電極と前記第２共通電極との間に位置し、前記第２共通電極の近傍に、列電極が設けられ、前記列電極と各走査電極との間に各静電破壊防止素子が設けられ、各走査電極と前記列電極との交点において、両電極との間に、第１絶縁層および第２絶縁層が積層された。

請求項３の本発明では、前記信号電極と前記第２共通電極との間に位置し、前記第２共通電極の近傍に、列電極が設けられ、前記列電極と各走査電極との間に各静電破壊防止素子が設けられ、各第１共通電極と前記列電極との交点において、両電極との間に、第１絶縁層および第２絶縁層が積層された。

請求項４の本発明では、前記第２共通電極に共通電極が印加され、前記第２共通電極は閉回路とされた。

請求項５の本発明では、前記第１絶縁層はＳｉＮ_Ｘからなり、前記第２絶縁層は、ａ−Ｓｉ層およびｎ^＋ａ−Ｓｉ層が積層されている。

請求項１の様に、各走査電極と第２共通電極の交点において、第１絶縁層および第２絶縁層を積層することにより、上記交点近傍でのコンデンサ容量は、従来に比べ、極めて小さくなる。その結果として、上記交点部分における電力ロス（電力消費量）は極めて小さくなる。

請求項２の様に、各走査電極と列電極の交点において、第１絶縁層および第２絶縁層を積層することにより、上記交点近傍でのコンデンサ容量は、従来に比べ、極めて小さくなる。その結果として、上記交点部分における電力ロス（電力消費量）は極めて小さくなる。また、請求項２の構成により、静電破壊を防止できる。

請求項３の様に、各第１共通電極と列電極の交点において、第１絶縁層および第２絶縁層を積層することにより、上記交点近傍でのコンデンサ容量は、従来に比べ、極めて小さくなる。その結果として、上記交点部分における電力ロス（電力消費量）は極めて小さくなる。また、請求項３の構成により、静電破壊を防止できる。

請求項４の様に、各第１共通電極に接続され、共通電圧が供給され、閉回路とされた第２共通電極を設ける事により、各第１共通電極の各部分における電圧降下が小さくなる。その結果、各第１共通電極に接続された各補助コンデンサの印加電圧が略一定となり、クロストークやフリッカの発生を防止できる。

請求項５の様に、各交点部分における第１絶縁層および第２絶縁層の具体的構成は、スイッチング素子の構成と同一になる。故に、スイッチング素子と各交点部分は、同一の製造プロセスにて成膜されるので、製造コストが安い。

以下に、本発明を実施するための最良の形態を、実施例及び図面を用いて詳細に説明する。以下の実施例は、本発明の技術思想を具体化するための液晶表示装置の一例を例示するものである。本発明は、特許請求の範囲に示した技術思想を逸脱することなく、種々の変更を行ったものにも、均しく適用し得る。

以下、図１ないし図３に従い、本実施例に係る液晶表示装置１を説明する。図１は液晶表示装置１の部分断面図である。図２は液晶表示装置１の電気回路図である。図３は図２のＡ部詳細図である。

図１において、液晶表示装置１は、第１絶縁基板２と、第２絶縁基板３と、両基板２，３間に設けられた液晶４等を有している。第１絶縁基板２および第２絶縁基板３は例えばガラス板等からなる。第１絶縁基板２上において、配線２ａと、ドレイン２ｂ等が形成され、その上に第１絶縁層２ｃが形成されている。ドレイン２ｂと導通して、第１絶縁層２ｃ上に画素電極１０が形成され、その上に配向膜７が形成されている。

第２絶縁基板３の背面には、カラーフィルタ層５と、ブラックマトリクス５ａと、共通電極６と、配向膜７等が形成されている。カラーフィルタ層５は例えば、Ｒ，Ｇ，Ｂの各フィルタがストライプ状に順に、繰り返し、配置されたものである。液晶４はシール剤４ａにより封止されている。

図２において、第１絶縁基板２上において、行列状に、複数の走査電極８と、複数の信号電極９が形成されている。

信号電極９は、図１の上から順に、ｓ１，ｓ２，…ｓ５２７，ｓ５２８で示されたものである。走査電極８は、図１の右から順に、ｇ１，…ｇ１１０，ｇ２２０，…ｇ１１１で示したものである。

複数の画素電極１０は、各走査電極８と、各信号電極９の交点近傍に配置されている。各スイッチング素子１１は、各走査電極８と、各信号電極９と、各画素電極１０に接続されている。

各スイッチング素子１１は例えば、ＴＦＴ（薄膜トランジスタ）等からなる。各スイッチング素子１１のソースは各信号電極９に接続されている。各スイッチング素子１１のゲートは各走査電極８に接続されている。各スイッチング素子１１のドレインは、各画素電極１０に接続されている。

複数の第１共通電極Ｃ１，…Ｃ１１０，Ｃ２２０，…Ｃ１１１は、第１絶縁基板２上に配置されている。各第１共通電極Ｃ１，…Ｃ１１０，Ｃ２２０，…Ｃ１１１は、走査電極
ｇ１，…ｇ１１０，ｇ２２０，…ｇ１１１に隣接して配置されている。

各補助コンデンサ１２は、各画素電極１０と、各第１共通電極Ｃ１〜Ｃ２２０との間に接続されている。

即ち、図３に示す様に、第１絶縁基板２上に第１共通電極Ｃ１１１〜１１４が形成されている。第１共通電極Ｃ１１１〜１１４上に、第１絶縁層２ｃが形成されている。

画素電極１０は、第１絶縁層２ｃ上に形成されている。これらの第１共通電極Ｃ１１１〜１１４と、第１絶縁層２ｃと、画素電極１０とにより、各補助コンデンサ１２が形成されている。

第２共通電極１３は、第１絶縁基板２上の、第１絶縁層２ｃ上に形成され、各第１共通電極Ｃ１〜Ｃ２２０に接続され、閉回路として構成されている。

第２共通電極１３は、入力端子１８を介して、共通電圧（例えば、直流５ボルト）が供給される。

第２共通電極１３は例えばアルミニュウム等からなる。第２共通電極１３は、第１絶縁基板２上の、第１絶縁層２ｃの上に、例えば、厚さが２０００オングストローム、幅が１００μｍないし５００μｍにて形成されている。

第２共通電極１３は、幅が１００μｍ以上になると、第１共通電極Ｃ１〜Ｃ２２０における電圧降下が減ることにより、実用上、差し支えない程度に、クロストークやフリッカの発生を防止できる。

また、第２共通電極１３は、幅が５００μｍを越えても、幅が５００μｍの時と、上記電圧降下値は変わらない。従って、第２共通電極１３は、幅が１００μｍないし５００μｍが望ましい。

第３共通電極１７は第１絶縁基板２上の、第１絶縁層２ｃの上に、第２共通電極１３と離れて配置されている。例えば、第２共通電極１３は、第１絶縁基板２の１辺近傍に配置されている。第３共通電極１７は、上記１辺に対向する位置にある第１絶縁基板２の他辺近傍に配置されている。

第３共通電極１７は、各第１共通電極Ｃ１〜Ｃ２２０に接続され、閉回路として構成されている。

第３共通電極１７は、入力端子１４，１５，１６を介して、共通電圧（例えば、直流５ボルト）が供給されている。

第３共通電極１７は、例えばアルミニュウム等からなる。第３共通電極１７は、第１絶縁層２ｃ上に、例えば、厚さが２０００オングストローム、幅が１００μｍないし５００μｍにて形成されている。

第３共通電極１７の幅は、１００μｍないし５００μｍが望ましい理由は、第２共通電極１３と同じである。

接続線１９は、第２共通電極１３と、第３共通電極１７とを電気的接続させるものである。接続線１９は、ＩＣ２０内の絶縁基板（図示せず）上に、厚さが２０００オングストローム、幅が１００μｍないし５００μｍのアルミニュウムにて形成されている。

第１共通電極Ｃ１〜Ｃ２２０及び／又は第２共通電極１３及び／又は第３共通電極１７は、第２絶縁基板３の背面に設けられた共通電極６に電気的接続されている。

ＩＣ２０を構成する走査駆動部４３の各出力端子ＧＤ１〜Ｇ１１０は行電極２３、走査電極ｇ１〜ｇ１１０に接続され、各々、電極２３，ｇ１〜ｇ１１０を駆動する。

ＩＣ２０を構成する走査駆動部４４の各出力端子ＧＤ３〜Ｇ２２０は行電極２２、走査電極ｇ１１１〜ｇ２２０に接続され、各々、電極２２，ｇ１１１〜ｇ２２０を駆動する。

ＩＣ２０を構成する信号駆動部４５の各出力端子Ｓ１〜Ｓ５２８は，信号電極ｓ１〜ｓ５２８に接続され、各々、信号電極ｓ１〜ｓ５２８を駆動する。

以下に、本発明の特徴をまとめる。第１の特徴は、第１絶縁基板２と、第２絶縁基板３と、両基板間に設けられた液晶４とを備え、第１絶縁基板上２において、行列状に配置された複数の走査電極８および複数の信号電極９と、走査電極８と信号電極９との交点近傍に配置された複数の画素電極１０が設けられている。そして、各走査電極８と各信号電極９と各画素電極１０に接続された各スイッチング素子１１と、第１絶縁基板２上に配置された複数の第１共通電極Ｃ１〜Ｃ２２０と、各画素電極１０と各第１共通電極Ｃ１〜Ｃ２２０との間に接続された各補助コンデンサ１２が設けられている。そして、各第１共通電極Ｃ１〜Ｃ２２０に接続され、共通電圧が供給され、閉回路とされた第２共通電極１３とが設けられている。

第２の特徴は、第１絶縁基板２上に、第２共通電極１３と離れて配置され、各第１共通電極Ｃ１〜Ｃ２２０に接続され、共通電圧が供給され、閉回路とされた第３共通電極１７が設けられている。

第３の特徴は、第２共通電極１３と、第３共通電極１７とを電気的接続させた構成である。

第４の特徴は、第２絶縁基板３の背面に共通電極７が配置され、第１共通電極Ｃ１〜Ｃ２２０及び／又は第２共通電極１３及び／又は第３共通電極１７が、共通電極７に電気的接続された構成である。

第５の特徴は、第２共通電極１３および第３共通電極１７の各幅が、１００μｍないし５００μｍである事である。以上で、本発明の特徴の説明を終わる。

共通線２１は、走査電極ｇ１１１の左側に形成されている。行電極２２は共通線２１の左側に形成されている。

第１共通電極Ｃ１の右側には順に、行電極２３、共通線２４，２５，２６，２７が形成されている。共通線２４〜２７は、第２共通電極１３と、第３共通電極１７との間に接続されている。

信号電極ｓ１の上側には順に、列電極２８，２９，３０が形成されている。信号電極ｓ５２８の下側には順に、列電極３１，３２，３３が形成されている。

スイッチング素子１１は、各電極２２、ｇ１１１，…ｇ１，２３と、各列電極２９，２８と、各画素電極１０とに接続されている。

各補助コンデンサ１２は、各画素電極１０と、共通線２１と、第１共通電極Ｃ１１１，…Ｃ１と、共通線２４との間に形成されている。

同様に、スイッチング素子１１は、各電極２２、ｇ１１１，…ｇ１，２３と、列電極３１と、各画素電極１０とに接続されている。各補助コンデンサ１２は、各画素電極１０と、共通線２１と、第１共通電極Ｃ１１１，…Ｃ１と、共通線２４との間に形成されている。

この様に、走査電極ｇ１〜ｇ２２０と、信号電極ｓ１〜ｓ２２０と、画素電極１０に接続された各ＴＦＴを有する画素３４は、有効表示領域である。

また、上記画素３４を外れた、各ＴＦＴを有する画素３５は、非表示領域である。この非表示領域は、表示領域が、入力された画像データを正確に表示するために必要である。

静電破壊防止素子３６は、行電極２３および走査電極ｇ１〜ｇ１１０と、列電極３０との間に接続されている。静電破壊防止素子３６は、走査電極ｇ１〜ｇ１１０から列電極３０を介して、第２共通電極１３へ、静電気で生じた電流を流すものである。また、上記流れとは、逆の流れ方もある。

静電破壊防止素子３７は、行電極２２および走査電極ｇ１１１〜ｇ２２０と、列電極３３との間に接続されている。静電破壊防止素子３７は、走査電極ｇ１１１〜ｇ２２０から列電極３３を介して、第３共通電極１７へ、静電気で生じた電流を流すものである。また、上記流れとは、逆の流れ方もある。

保護ダイオード３８は、列電極２９，２８および信号電極ｓ１〜ｓ５２８および列電極３１，３２と、共通線２６との間に接続されている。保護ダイオード３８は、信号電極ｓ１〜ｓ５２８から共通線２６を介して、第２共通電極１３および第３共通電極１７へ、静電気で生じた電流を流すものである。また、上記流れとは、逆の流れ方もある。

上記内容をまとめる。第２共通電極１３と、信号電極ｓ１〜ｓ５２８との間に位置し、第２共通電極１３の近傍に、列電極３３が設けられている。列電極３３と、各走査電極ｇ１１１〜ｇ２２０との間に、各静電破壊防止素子３７が設けられている。

また、第３共通電極１７と、信号電極ｓ１〜ｓ５２８との間に位置し、第３共通電極１７の近傍に、列電極３０が設けられている。列電極３０と、各走査電極ｇ１〜ｇ１１０との間に、各静電破壊防止素子３６が設けられている。

次に、図１ないし図４に従い、本液晶表示装置１の第６の特徴を説明する。図４は図３のＢ−Ｂ断面図である。図３に示す様に、各走査電極ｇ１１１〜ｇ１１４と、第２共通電極１３との交点において、各走査電極ｇ１１１〜ｇ１１４と、第２共通電極１３との間に第１絶縁層２ｃおよび第２絶縁層４６が積層されている点が特徴である。

図４に示す様に、第１絶縁層２ｃはＳｉＮ_Ｘからなり、層厚は約２０００オングストロームである。第２絶縁層４６は、ａ−Ｓｉ層４７（層厚が約２０００オングストローム）と、ｎ^＋ａ−Ｓｉ層４８（層厚が約５００オングストローム）が積層されたものである。

スイッチング素子１１は例えば、ａ−ＴＦＴ（アモルファスシリコン、薄膜トランジスタ）からなる。スイッチング素子１１は、第１絶縁層２ｃの上に、ａ−Ｓｉ層と、ｎ^＋ａ−Ｓｉ層が積層されている。それ故、上記ａ−Ｓｉ層４７と、ｎ^＋ａ−Ｓｉ層４８は、このスイッチング素子１１を製造する時に、同一のプロセスにて成膜することができ、製造コストが安くなる。

次に、図１、図２、図３、図５に従い、本液晶表示装置１の第７の特徴を説明する。図５は図３のＣ−Ｃ断面図である。図３に示す様に、各走査電極ｇ１１１〜ｇ１１４と、列電極３３との交点において、各走査電極ｇ１１１〜ｇ１１４と、列電極３３との間に第１絶縁層２ｃおよび第２絶縁層４６ａが積層されている点が特徴である。

図５に示す様に、第１絶縁層２ｃはＳｉＮ_Ｘからなり、層厚は約２０００オングストロームである。第２絶縁層４６ａは、ａ−Ｓｉ層４７ａ（層厚が約２０００オングストローム）と、ｎ^＋ａ−Ｓｉ層４８ａ（層厚が約５００オングストローム）が積層されたものである。

スイッチング素子１１は例えば、ａ−ＴＦＴ（アモルファスシリコン、薄膜トランジスタ）からなる。スイッチング素子１１は、第１絶縁層２ｃの上に、ａ−Ｓｉ層と、ｎ^＋ａ−Ｓｉ層が積層されている。それ故、上記ａ−Ｓｉ層４７ａと、ｎ^＋ａ−Ｓｉ層４８ａは、このスイッチング素子１１を製造する時に、同一のプロセスにて成膜することができ、製造コストが安くなる。

次に、図１、図２、図３、図６に従い、本液晶表示装置１の第８の特徴を説明する。図６は図３のＤ−Ｄ断面図である。図３に示す様に、各第１共通電極Ｃ１１１〜Ｃ１１４と、列電極３３との交点において、各第１共通電極Ｃ１１１〜Ｃ１１４と、列電極３３との間に第１絶縁層２ｃおよび第２絶縁層４６ｂが積層されている点が特徴である。

図６に示す様に、第１絶縁層２ｃはＳｉＮ_Ｘからなり、層厚は約２０００オングストロームである。第２絶縁層４６ｂは、ａ−Ｓｉ層４７ｂ（層厚が約２０００オングストローム）と、ｎ^＋ａ−Ｓｉ層４８ｂ（層厚が約５００オングストローム）が積層されたものである。

スイッチング素子１１は例えば、ａ−ＴＦＴ（アモルファスシリコン、薄膜トランジスタ）からなる。スイッチング素子１１は、第１絶縁層２ｃの上に、ａ−Ｓｉ層と、ｎ^＋ａ−Ｓｉ層が積層されている。それ故、上記ａ−Ｓｉ層４７ｂと、ｎ^＋ａ−Ｓｉ層４８ｂは、このスイッチング素子１１を製造する時に、同一のプロセスにて成膜することができ、製造コストが安くなる。

次に、図１、図２、図３、図７に従い、本液晶表示装置１に用いられるスイッチング素子１１を説明する。図７は図３のＥ−Ｅ断面図である。図７に示す様に、第１絶縁基板２上に、ゲート４９（アルミニュウム等からなり、層厚は約２０００オングストローム）から形成されている。

ゲート４９上に、第１絶縁層２ｃ（ＳｉＮ_Ｘからなり、層厚が約２０００オングストローム）が形成されている。第１絶縁層２ｃ上に、ａ−Ｓｉ層４７ｃ（左、右の層厚が約２０００オングストローム）が形成されている。

左右のａ−Ｓｉ層４７ｃ上に各々、ｎ^＋ａ−Ｓｉ層４８ｃ，４８ｄが形成されている。ｎ^＋ａ−Ｓｉ層４８ｃ上に、ソース５０が形成されている。ｎ^＋ａ−Ｓｉ層４８ｄ上に、ドレイン５１が形成されている。これらのソース５０と、ａ−Ｓｉ層４７ｃと、ドレイン５１を覆う様に、保護層５２が形成されている。

ゲート４９は走査電極ｇ１１２に接続されている。ソース５０は信号電極ｓ５２８に接続されている。ドレイン５１は画素電極１０に接続されている。以上の部品により、この液晶表示装置１は構成されている。

本発明の実施例に係る液晶表示装置１の部分断面図である。液晶表示装置１の電気回路図である。図２のＡ部詳細図である。図３のＢ−Ｂ断面図である。図３のＣ−Ｃ断面図である。図３のＤ−Ｄ断面図である。図３のＥ−Ｅ断面図である。

符号の説明

２第１絶縁基板
３第２絶縁基板
４液晶
８走査電極
９信号電極
１０画素電極
１１スイッチング素子
１２補助コンデンサ
１３第２共通電極
Ｃ１〜Ｃ２２０第１共通電極

Claims

第１絶縁基板と、第２絶縁基板と、両基板間に設けられた液晶とを備え、前記第１絶縁基板上において、行列状に配置された複数の走査電極および複数の信号電極と、前記走査電極と前記信号電極との交点近傍に配置された複数の画素電極と、各走査電極と各信号電極と各画素電極に接続された各スイッチング素子と、前記第１絶縁基板上に配置された複数の第１共通電極と、各画素電極と各第１共通電極の間に接続された各補助コンデンサと、各第１共通電極に接続された第２共通電極とを備え、各走査電極と前記第２共通電極との交点において、両電極との間に、第１絶縁層および第２絶縁層が積層された事を特徴とする液晶表示装置。
前記信号電極と前記第２共通電極との間に位置し、前記第２共通電極の近傍に、列電極が設けられ、前記列電極と各走査電極との間に各静電破壊防止素子が設けられ、各走査電極と前記列電極との交点において、両電極との間に、第１絶縁層および第２絶縁層が積層された事を特徴とする請求項１の液晶表示装置。
前記信号電極と前記第２共通電極との間に位置し、前記第２共通電極の近傍に、列電極が設けられ、前記列電極と各走査電極との間に各静電破壊防止素子が設けられ、各第１共通電極と前記列電極との交点において、両電極との間に、第１絶縁層および第２絶縁層が積層された事を特徴とする請求項１の液晶表示装置。
前記第２共通電極に共通電極が印加され、前記第２共通電極は閉回路とされた事を特徴とする請求項１の液晶表示装置。
前記第１絶縁層はＳｉＮ_Ｘからなり、前記第２絶縁層は、ａ−Ｓｉ層およびｎ^＋ａ−Ｓｉ層が積層されている事を特徴とする請求項１ないし請求項４のいずれか一つに記載された液晶表示装置。