JPH05341311A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH05341311A JPH05341311A JP14521192A JP14521192A JPH05341311A JP H05341311 A JPH05341311 A JP H05341311A JP 14521192 A JP14521192 A JP 14521192A JP 14521192 A JP14521192 A JP 14521192A JP H05341311 A JPH05341311 A JP H05341311A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- matrix
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】 本発明は各画素毎にスイッチ素子が設けられ
た液晶表示装置であって、ショートパターンによって接
続される各走査線が少なくとも一方の基板に設けられる
遮光部をマスクとして電気的に分離されて構成されてい
る。 【効果】 本発明によれば、配向膜設置後であっても、
配向膜に配向不良などの損傷を与えることなくショート
パターンを除去することができるため、静電破壊による
製造歩留まりの低下を大幅に改善することができる。
た液晶表示装置であって、ショートパターンによって接
続される各走査線が少なくとも一方の基板に設けられる
遮光部をマスクとして電気的に分離されて構成されてい
る。 【効果】 本発明によれば、配向膜設置後であっても、
配向膜に配向不良などの損傷を与えることなくショート
パターンを除去することができるため、静電破壊による
製造歩留まりの低下を大幅に改善することができる。
Description
【０００１】
【産業上の利用分野】本発明は駆動回路が一体に形成さ
れたマトリクスアレイ基板を備えたアクティブマトリク
ス型液晶表示装置に関する。
れたマトリクスアレイ基板を備えたアクティブマトリク
ス型液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、軽量、低消費電力等の
特徴を生かして各種分野で広く使用されるようになって
きた。中でも各画素電極毎に薄膜トランジスタ等のスイ
ッチ素子が設置されて成るマトリクスアレイ基板が用い
られたアクティブマトリクス型液晶表示装置は、隣接画
素間でクロストークのない高品位な表示画像が得られる
ことから高精細な表示装置として、また投射型の表示装
置として注目を集めている。
特徴を生かして各種分野で広く使用されるようになって
きた。中でも各画素電極毎に薄膜トランジスタ等のスイ
ッチ素子が設置されて成るマトリクスアレイ基板が用い
られたアクティブマトリクス型液晶表示装置は、隣接画
素間でクロストークのない高品位な表示画像が得られる
ことから高精細な表示装置として、また投射型の表示装
置として注目を集めている。
【０００３】そして、近年では特に駆動回路をマトリク
スアレイ基板上に一体に構成することより、駆動回路と
の接続の手間を省き、生産性を向上させる試みが成され
ている。
スアレイ基板上に一体に構成することより、駆動回路と
の接続の手間を省き、生産性を向上させる試みが成され
ている。
【０００４】このようなアクティブマトリクス型液晶表
示装置を実現するためには、駆動回路を構成するスイッ
チ素子の高速動作を達成する必要から、活性層に多結晶
シリコン等が用いられた高速動作が可能な薄膜トランジ
スタが用いられている。
示装置を実現するためには、駆動回路を構成するスイッ
チ素子の高速動作を達成する必要から、活性層に多結晶
シリコン等が用いられた高速動作が可能な薄膜トランジ
スタが用いられている。
【０００５】ところで、このように活性層に多結晶シリ
コン等が用いられた薄膜トランジスタでは、活性層に非
晶質シリコンが用いられた薄膜トランジスタに比べてイ
オン注入あるいはドライエッチング等の製造工程が増加
する。このようなことから、液晶表示装置の製造途中に
おける静電気の発生は従来以上に増加するため、スイッ
チ素子の静電破壊に対処する構造が不可欠となってく
る。
コン等が用いられた薄膜トランジスタでは、活性層に非
晶質シリコンが用いられた薄膜トランジスタに比べてイ
オン注入あるいはドライエッチング等の製造工程が増加
する。このようなことから、液晶表示装置の製造途中に
おける静電気の発生は従来以上に増加するため、スイッ
チ素子の静電破壊に対処する構造が不可欠となってく
る。
【０００６】製造途中に発生する静電気の影響によりス
イッチ素子が破壊されることを防止する方法としては、
例えば、特開昭60-251665 号に開示されるように、各走
査線間をショートリングにより電気的に接続し、薄膜プ
ロセス終了後、層間絶縁膜に設けられたコンタクトホー
ルを用い、エッチングによりショートリングを切断する
ことが知られている。
イッチ素子が破壊されることを防止する方法としては、
例えば、特開昭60-251665 号に開示されるように、各走
査線間をショートリングにより電気的に接続し、薄膜プ
ロセス終了後、層間絶縁膜に設けられたコンタクトホー
ルを用い、エッチングによりショートリングを切断する
ことが知られている。
【０００７】
【発明が解決しようとする課題】ところで、アクティブ
マトリクス型液晶表示装置の製造工程において、スイッ
チ素子形成時は勿論であるが、スイッチ素子形成後の配
向膜のラビング処理時等でも静電気は発生し、スイッチ
素子の静電破壊を引き起こすことがある。
マトリクス型液晶表示装置の製造工程において、スイッ
チ素子形成時は勿論であるが、スイッチ素子形成後の配
向膜のラビング処理時等でも静電気は発生し、スイッチ
素子の静電破壊を引き起こすことがある。
【０００８】従って、スイッチ素子の静電破壊を十分に
低減すべく、配向膜のラビング処理後にエッチングによ
ってショートリングを切断し、これにより静電破壊を抑
えることが考えられる。
低減すべく、配向膜のラビング処理後にエッチングによ
ってショートリングを切断し、これにより静電破壊を抑
えることが考えられる。
【０００９】しかし、ラビング処理後の配向膜は非常に
敏感であり、ショートリングをエッチングするためのレ
ジストパターンの付着、剥離時、特にレジストパターン
の剥離液等により損傷を受け、配向性能が低下してしま
う。エッチングプロセスにドライエッチングを用いるこ
とも考えられるが、レジストパターンが硬化し、やはり
配向膜に損傷を与えることなくレジストパターンを剥離
することが困難となってしまう。
敏感であり、ショートリングをエッチングするためのレ
ジストパターンの付着、剥離時、特にレジストパターン
の剥離液等により損傷を受け、配向性能が低下してしま
う。エッチングプロセスにドライエッチングを用いるこ
とも考えられるが、レジストパターンが硬化し、やはり
配向膜に損傷を与えることなくレジストパターンを剥離
することが困難となってしまう。
【００１０】本発明は、このような技術課題に対処して
成されたもので、静電破壊による製造歩留まりの低下を
低減するマトリクスアレイ基板およびこれを用いた液晶
表示装置を提供することを目的としたものである。
成されたもので、静電破壊による製造歩留まりの低下を
低減するマトリクスアレイ基板およびこれを用いた液晶
表示装置を提供することを目的としたものである。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、絶縁基板上に複数の信号線お
よび走査線とがマトリクス状に配線され各交点部分にス
イッチ素子を介して画素電極が設置されたマトリクス配
線部と，各走査線または各信号線に接続されるショート
パターンと，信号線に接続される信号線駆動回路と，走
査線に接続される走査線駆動回路とを備えたマトリクス
アレイ基板と、マトリクスアレイ基板に対向する対向基
板と、マトリクスアレイ基板のショートパターンを切断
する窓を有する遮光部とを具備し、遮光部をマスクとし
てショートパターンが切断されて各走査線または各信号
線が電気的に分離されていることを特徴としている。
リクス型液晶表示装置は、絶縁基板上に複数の信号線お
よび走査線とがマトリクス状に配線され各交点部分にス
イッチ素子を介して画素電極が設置されたマトリクス配
線部と，各走査線または各信号線に接続されるショート
パターンと，信号線に接続される信号線駆動回路と，走
査線に接続される走査線駆動回路とを備えたマトリクス
アレイ基板と、マトリクスアレイ基板に対向する対向基
板と、マトリクスアレイ基板のショートパターンを切断
する窓を有する遮光部とを具備し、遮光部をマスクとし
てショートパターンが切断されて各走査線または各信号
線が電気的に分離されていることを特徴としている。
【００１２】そして、本発明のアクティブマトリクス型
液晶表示装置は、特に遮光部がマトリクスアレイ基板
に、また遮光部が対向基板に形成されていることを特徴
としている。
液晶表示装置は、特に遮光部がマトリクスアレイ基板
に、また遮光部が対向基板に形成されていることを特徴
としている。
【００１３】また、本発明のアクティブマトリクス型液
晶表示装置のマトリクス配線部が走査線と同一層に配置
され画素電極との間で容量を形成する補助容量線を備
え、ショートパターンによって各走査線に接続され、遮
光部をマスクとしてショートパターンが切断されて各走
査線と各補助容量線とが電気的に分離されていることを
特徴としている。そして、特に各走査線、各補助容量線
およびショートパターンとが同一部材で形成されている
ことを特徴としている。
晶表示装置のマトリクス配線部が走査線と同一層に配置
され画素電極との間で容量を形成する補助容量線を備
え、ショートパターンによって各走査線に接続され、遮
光部をマスクとしてショートパターンが切断されて各走
査線と各補助容量線とが電気的に分離されていることを
特徴としている。そして、特に各走査線、各補助容量線
およびショートパターンとが同一部材で形成されている
ことを特徴としている。
【００１４】
【作用】本発明のアクティブマトリクス型液晶表示装置
は、上述したようにショートパターンを遮光部をマスク
として切断するものである。従って、本発明によれば配
向膜にラビング処理を施した後であっても、配向膜の配
向性能を損なうことなく、ショートパターンの切断が可
能となる。
は、上述したようにショートパターンを遮光部をマスク
として切断するものである。従って、本発明によれば配
向膜にラビング処理を施した後であっても、配向膜の配
向性能を損なうことなく、ショートパターンの切断が可
能となる。
【００１５】そして、本発明によれば、特に走査線と同
一層に配置された補助容量線との間でショートパターン
を形成することにより、駆動回路が一体に形成されたア
クティブマトリクス型液晶表示装置であっても効果的に
スイッチ素子の静電破壊を防止することができる。更
に、このような構成によれば、走査線と補助容量線とを
同一材料で構成することにより、一度のパターニングで
走査線、補助容量線およびショートパターンを一括して
形成することも可能となり、製造プロセスの大幅な増加
を招くことなく効果的に静電破壊を防止することができ
る。
一層に配置された補助容量線との間でショートパターン
を形成することにより、駆動回路が一体に形成されたア
クティブマトリクス型液晶表示装置であっても効果的に
スイッチ素子の静電破壊を防止することができる。更
に、このような構成によれば、走査線と補助容量線とを
同一材料で構成することにより、一度のパターニングで
走査線、補助容量線およびショートパターンを一括して
形成することも可能となり、製造プロセスの大幅な増加
を招くことなく効果的に静電破壊を防止することができ
る。
【００１６】ところで、このようなショートパターン
は、マトリクスアレイ基板に配向膜を形成し配向処理を
施した後であっても、またマトリクスアレイ基板と対向
基板との間に液晶層を挾持させて液晶表示装置としたた
後であっても良いが、液晶表示装置とした後にショート
パターンを切断する方が製造歩留まりが向上するため、
本発明においては特に好ましい。このショートパターン
の切断方法としては、特にレーザ光を用いた一括切断が
生産性あるいは配向膜に与える影響等を考慮すると好ま
しい方法である。
は、マトリクスアレイ基板に配向膜を形成し配向処理を
施した後であっても、またマトリクスアレイ基板と対向
基板との間に液晶層を挾持させて液晶表示装置としたた
後であっても良いが、液晶表示装置とした後にショート
パターンを切断する方が製造歩留まりが向上するため、
本発明においては特に好ましい。このショートパターン
の切断方法としては、特にレーザ光を用いた一括切断が
生産性あるいは配向膜に与える影響等を考慮すると好ま
しい方法である。
【００１７】
【実施例】以下に、本発明の一実施例のアクティブマト
リクス型液晶表示装置を図面を参照して説明する。
リクス型液晶表示装置を図面を参照して説明する。
【００１８】この液晶表示装置(201) は、図１に示すよ
うなマトリクスアレイ基板(11)と対向基板(301) との間
に、夫々のラビング方向が直交するようにラビング処理
が施された図３に示すような配向膜(91),(331)を介して
液晶層(401) が挟持されて成っている。
うなマトリクスアレイ基板(11)と対向基板(301) との間
に、夫々のラビング方向が直交するようにラビング処理
が施された図３に示すような配向膜(91),(331)を介して
液晶層(401) が挟持されて成っている。
【００１９】マトリクスアレイ基板(11)は、絶縁基板(1
0)上に複数の信号線(21)および走査線(31)がマトリクス
状に配線され、各交点部分にスイッチ素子(41)を介して
Ｉ．Ｔ．Ｏ．（Indium-Tin-Oxide）から成る画素電極(5
1)が設置されている。また、走査線(31)と同一部材から
なり、走査線(31)と同一層に配置されて各画素電極(51)
との間で容量（Ｃｓ）を形成する補助容量線(61)を備え
てマトリクスアレイ基板(11)のマトリクス配線部(71)は
構成されている。
0)上に複数の信号線(21)および走査線(31)がマトリクス
状に配線され、各交点部分にスイッチ素子(41)を介して
Ｉ．Ｔ．Ｏ．（Indium-Tin-Oxide）から成る画素電極(5
1)が設置されている。また、走査線(31)と同一部材から
なり、走査線(31)と同一層に配置されて各画素電極(51)
との間で容量（Ｃｓ）を形成する補助容量線(61)を備え
てマトリクスアレイ基板(11)のマトリクス配線部(71)は
構成されている。
【００２０】そして、各信号線(21)は同一絶縁基板(10)
上に一体に形成された信号線駆動回路(121) に、各走査
線(31)も同一絶縁基板(10)上に一体に形成された走査線
駆動回路(131) に夫々接続されている。
上に一体に形成された信号線駆動回路(121) に、各走査
線(31)も同一絶縁基板(10)上に一体に形成された走査線
駆動回路(131) に夫々接続されている。
【００２１】更に、マトリクス配線部(71)の一端と走査
線駆動回路(131) との間、およびマトリクス配線部(71)
の他端には、各走査線(31)と各補助容量線(61)とを接続
するための、走査線(31)および補助容量線(61)と同一部
材からなり、走査線(31)および補助容量線(61)と同一層
に配置されるショートパターン(81)が設置されてマトリ
クスアレイ基板(11)は構成されている。
線駆動回路(131) との間、およびマトリクス配線部(71)
の他端には、各走査線(31)と各補助容量線(61)とを接続
するための、走査線(31)および補助容量線(61)と同一部
材からなり、走査線(31)および補助容量線(61)と同一層
に配置されるショートパターン(81)が設置されてマトリ
クスアレイ基板(11)は構成されている。
【００２２】このマトリクスアレイ基板(11)を構成する
マトリクス配線部(71)について、図２および図３を参照
して詳細に説明する。マトリクス配線部(71)に設けられ
るスイッチ素子(41)は、活性層(43a) が多結晶シリコン
膜で構成された薄膜トランジスタであって、活性層(43
a) に隣接し多結晶シリコン膜に不純物が添加されて成
るソース領域(43c) 、ドレイン領域(43b) を備え、活性
層(43a) 上にはゲート絶縁膜(45)を介して不純物が添加
された多結晶シリコンから成る走査線(31)と一体構成さ
れたゲート電極(41a) を備えている。
マトリクス配線部(71)について、図２および図３を参照
して詳細に説明する。マトリクス配線部(71)に設けられ
るスイッチ素子(41)は、活性層(43a) が多結晶シリコン
膜で構成された薄膜トランジスタであって、活性層(43
a) に隣接し多結晶シリコン膜に不純物が添加されて成
るソース領域(43c) 、ドレイン領域(43b) を備え、活性
層(43a) 上にはゲート絶縁膜(45)を介して不純物が添加
された多結晶シリコンから成る走査線(31)と一体構成さ
れたゲート電極(41a) を備えている。
【００２３】また、マトリクス配線部(71)に設けられる
補助容量線(61)は、多結晶シリコン膜(43c) 上にゲート
絶縁膜(45)と同一工程で設置された絶縁膜(65)を介して
設置されており、ゲート電極(41a) と同一工程で形成さ
れた不純物が添加されて成る多結晶シリコンから成って
いる。そして、補助容量線(61)上には層間絶縁膜(67)を
介して画素電極(51)が設置されており、補助容量線(61)
と活性層(43a) の延長パターン間および画素電極(51)と
の間で補助容量（Ｃｓ）が形成されている。
補助容量線(61)は、多結晶シリコン膜(43c) 上にゲート
絶縁膜(45)と同一工程で設置された絶縁膜(65)を介して
設置されており、ゲート電極(41a) と同一工程で形成さ
れた不純物が添加されて成る多結晶シリコンから成って
いる。そして、補助容量線(61)上には層間絶縁膜(67)を
介して画素電極(51)が設置されており、補助容量線(61)
と活性層(43a) の延長パターン間および画素電極(51)と
の間で補助容量（Ｃｓ）が形成されている。
【００２４】また、この液晶表示装置(201) を構成する
対向基板(301) は、マトリクスアレイ基板(11)のスイッ
チ素子(41)を遮光するためのクロム（Ｃｒ）から成るマ
トリクス状の遮光部(311) と、この遮光部(311) 上に画
素電極(51)に対向する対向電極(321) を備えている。
対向基板(301) は、マトリクスアレイ基板(11)のスイッ
チ素子(41)を遮光するためのクロム（Ｃｒ）から成るマ
トリクス状の遮光部(311) と、この遮光部(311) 上に画
素電極(51)に対向する対向電極(321) を備えている。
【００２５】特に、本実施例の遮光部(311) は、図１に
示すようにマトリクス配線部(71)上のみならずマトリク
スアレイ基板(11)を構成する駆動回路(121),(131) 上に
も一体的に設置されており、走査線(31)と補助容量線(6
1)とを接続するショートパターン(81)を切断するための
窓(83)を有して構成されている。
示すようにマトリクス配線部(71)上のみならずマトリク
スアレイ基板(11)を構成する駆動回路(121),(131) 上に
も一体的に設置されており、走査線(31)と補助容量線(6
1)とを接続するショートパターン(81)を切断するための
窓(83)を有して構成されている。
【００２６】そして、本実施例の液晶表示装置(201)
は、一対の基板(11),(301)間に液晶層( 401)が挟持され
た後に、遮光部(311) をマスクとして窓(83)に対応する
ショートパターン(81)がレーザにより一括して切断され
て成っている。
は、一対の基板(11),(301)間に液晶層( 401)が挟持され
た後に、遮光部(311) をマスクとして窓(83)に対応する
ショートパターン(81)がレーザにより一括して切断され
て成っている。
【００２７】上述したように、本実施例の液晶表示装置
(201) によれば、製造途中においては各走査線(31)およ
び補助容量線(61)がショートパターン(81)によって接続
されているため、静電破壊による製造歩留まりの低下を
十分に抑えることができる。特に、本実施例では補助容
量線(61)と走査線(31)とが同一層に配置されているた
め、走査線(31)と補助容量線(61)とを接続するショート
パターン(81)を走査線(31)および補助容量線(61)と同一
層に形成することができる。従って、走査線(31)、補助
容量線(61)およびショートパターン(81)を一括して形成
することができるため、駆動回路(121),(131) が一体に
形成された液晶表示装置(201) であっても、コンタクト
ホール等を設けて走査線(31)および補助容量線(61)を接
続する等の煩わしさがなく、生産性、製造歩留まりを高
めることができる。
(201) によれば、製造途中においては各走査線(31)およ
び補助容量線(61)がショートパターン(81)によって接続
されているため、静電破壊による製造歩留まりの低下を
十分に抑えることができる。特に、本実施例では補助容
量線(61)と走査線(31)とが同一層に配置されているた
め、走査線(31)と補助容量線(61)とを接続するショート
パターン(81)を走査線(31)および補助容量線(61)と同一
層に形成することができる。従って、走査線(31)、補助
容量線(61)およびショートパターン(81)を一括して形成
することができるため、駆動回路(121),(131) が一体に
形成された液晶表示装置(201) であっても、コンタクト
ホール等を設けて走査線(31)および補助容量線(61)を接
続する等の煩わしさがなく、生産性、製造歩留まりを高
めることができる。
【００２８】また、本実施例の液晶表示装置(201) によ
れば、窓(83)を有する遮光部(311)を設けることによ
り、配向膜(91),(331)等に損傷を与えることなく液晶表
示装置(201) を製造する最終工程でショートパターン(8
1)を切断することができるため、配向膜(91),(331)のラ
ビング処理時等の製造途中に発生する静電気によっても
スイッチ素子(41)が破壊されることがなく、製造歩留ま
りを一層向上させることができる。
れば、窓(83)を有する遮光部(311)を設けることによ
り、配向膜(91),(331)等に損傷を与えることなく液晶表
示装置(201) を製造する最終工程でショートパターン(8
1)を切断することができるため、配向膜(91),(331)のラ
ビング処理時等の製造途中に発生する静電気によっても
スイッチ素子(41)が破壊されることがなく、製造歩留ま
りを一層向上させることができる。
【００２９】実施例によれば、対向基板(301) 側に窓(8
3)を有する遮光部(311) を設けたが、例えばマトリクス
アレイ基板(11)のマトリクス配線部(71)と相対する基板
(10)表面に窓を有する遮光部を形成し、これにより窓に
対応するショートパターン(81)を切断しても良い。ま
た、遮光部の窓部に対応するショートパターン(81)上の
保護膜を除去しておくことにより、ショートパターン(8
1)の切断を一層容易に行うことができる。
3)を有する遮光部(311) を設けたが、例えばマトリクス
アレイ基板(11)のマトリクス配線部(71)と相対する基板
(10)表面に窓を有する遮光部を形成し、これにより窓に
対応するショートパターン(81)を切断しても良い。ま
た、遮光部の窓部に対応するショートパターン(81)上の
保護膜を除去しておくことにより、ショートパターン(8
1)の切断を一層容易に行うことができる。
【００３０】
【発明の効果】以上詳述したように、本発明の液晶表示
装置によれば、少なくとも一方の基板に遮光部を設け、
この遮光部をマスクとしてショートパターンを除去する
ことにより、配向膜設置後であっても配向膜に損傷を与
えることなくショートパターンを除去することができ
る。従って、本発明によれば、アクティブマトリクス型
液晶表示装置のスイッチ素子の静電破壊を十分に低減さ
せることができ、製造歩留りを大幅に向上させることが
できる。
装置によれば、少なくとも一方の基板に遮光部を設け、
この遮光部をマスクとしてショートパターンを除去する
ことにより、配向膜設置後であっても配向膜に損傷を与
えることなくショートパターンを除去することができ
る。従って、本発明によれば、アクティブマトリクス型
液晶表示装置のスイッチ素子の静電破壊を十分に低減さ
せることができ、製造歩留りを大幅に向上させることが
できる。
【図１】図１は本発明の一実施例のアクティブマトリク
ス型液晶表示装置の概略構成図である。
ス型液晶表示装置の概略構成図である。
【図２】図２は図１におけるマトリクス配線部の一部拡
大図である。
大図である。
【図３】図３は図２におけるＡ−Ａ’線に沿って切断し
た液晶表示装置の概略断面図である。
た液晶表示装置の概略断面図である。
(11)…マトリクスアレイ基板 (21)…信号線 (31)…走査線 (41)…スイッチ素子 (61)…補助容量線 (81)…ショートパターン (201) …液晶表示装置
Claims (5)
- 【請求項１】 絶縁基板上に複数の信号線および走査線
とがマトリクス状に配線され各交点部分にスイッチ素子
を介して画素電極が設置されたマトリクス配線部と，前
記各走査線または前記各信号線に接続されるショートパ
ターンと，前記信号線に接続される信号線駆動回路と，
前記走査線に接続される走査線駆動回路とを備えたマト
リクスアレイ基板と、前記マトリクスアレイ基板に対向
する対向基板と、前記マトリクスアレイ基板の前記ショ
ートパターンを切断する窓を有する遮光部とを具備し、
前記遮光部をマスクとして前記ショートパターンが切断
されて前記各走査線または前記各信号線が電気的に分離
されていることを特徴としたアクティブマトリクス型液
晶表示装置。 - 【請求項２】 請求項１記載の遮光部がマトリクスアレ
イ基板に形成されていることを特徴としたアクティブマ
トリクス型液晶表示装置。 - 【請求項３】 請求項１記載の遮光部が対向基板に形成
されていることを特徴としたアクティブマトリクス型液
晶表示装置。 - 【請求項４】 請求項１記載のマトリクス配線部が前記
走査線と同一層に配置され前記画素電極との間で容量を
形成する補助容量線を備え、前記ショートパターンによ
って前記各走査線に接続され、前記遮光部をマスクとし
て前記ショートパターンが切断されて前記各走査線と前
記各補助容量線とが電気的に分離されていることを特徴
としたアクティブマトリクス型液晶表示装置。 - 【請求項５】 請求項４記載の前記各走査線、前記各補
助容量線および前記ショートパターンとが同一部材で形
成されていることを特徴としたアクティブマトリクス型
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14521192A JPH05341311A (ja) | 1992-06-05 | 1992-06-05 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14521192A JPH05341311A (ja) | 1992-06-05 | 1992-06-05 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05341311A true JPH05341311A (ja) | 1993-12-24 |
Family
ID=15379953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14521192A Pending JPH05341311A (ja) | 1992-06-05 | 1992-06-05 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05341311A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171736A (ja) * | 2005-12-26 | 2007-07-05 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2007206132A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | 液晶表示装置 |
| US7425999B2 (en) | 1996-02-13 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US7508479B2 (en) | 2001-11-15 | 2009-03-24 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP2011066444A (ja) * | 2010-11-29 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2012182471A (ja) * | 2012-04-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | Ｔｆｔ基板 |
| JP2013191864A (ja) * | 1999-07-22 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1992
- 1992-06-05 JP JP14521192A patent/JPH05341311A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7425999B2 (en) | 1996-02-13 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| JP2013191864A (ja) * | 1999-07-22 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7508479B2 (en) | 2001-11-15 | 2009-03-24 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP2007171736A (ja) * | 2005-12-26 | 2007-07-05 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2007206132A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2011066444A (ja) * | 2010-11-29 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2012182471A (ja) * | 2012-04-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | Ｔｆｔ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| US6992364B2 (en) | Array substrate for use in LCD device and method of fabricating same | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US6300174B1 (en) | Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof | |
| JPH11133450A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05158015A (ja) | 誘電性表示素子およびその製造方法 | |
| JPH05341311A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0431376B2 (ja) | ||
| JP2001142077A (ja) | 液晶表示装置 | |
| JP4017754B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JP3133676B2 (ja) | 液晶表示装置 | |
| US20020192883A1 (en) | Method for fabricating thin film transistor-liquid crystal display | |
| JP3253210B2 (ja) | 液晶表示素子の製法 | |
| JPH0961811A (ja) | 液晶パネル | |
| JPS63208023A (ja) | 液晶表示素子の製造方法 | |
| JP2943220B2 (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| KR100495799B1 (ko) | 박막 트랜지스터 액정 표시 장치용 쇼팅 바 제거 방법 | |
| JP3475588B2 (ja) | 薄膜トランジスタパネル | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP3719844B2 (ja) | 液晶表示素子 | |
| KR920008998Y1 (ko) | 평판디스플레이용 박막트랜지스터의 정전기 방지용 보호회로 | |
| JPH06301058A (ja) | アクティブマトリックス型液晶表示素子 | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20000033833A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |