JP2007134369A - Manufacturing method of multilayer board - Google Patents
Manufacturing method of multilayer board Download PDFInfo
- Publication number
- JP2007134369A JP2007134369A JP2005323214A JP2005323214A JP2007134369A JP 2007134369 A JP2007134369 A JP 2007134369A JP 2005323214 A JP2005323214 A JP 2005323214A JP 2005323214 A JP2005323214 A JP 2005323214A JP 2007134369 A JP2007134369 A JP 2007134369A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- manufacturing
- laminated
- thermocompression bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、パソコン、移動体通信機器、ビデオカメラ、デジタルカメラ等の各種電子機器に用いられる電子部品が埋設された積層基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a laminated substrate in which electronic components used in various electronic devices such as a personal computer, a mobile communication device, a video camera, and a digital camera are embedded.
以下、従来の電子部品が埋設された積層基板について説明する。従来の電子部品が埋設された積層基板は、図６に示すような構成であった。図６において、３０は金属ベース部材からなる基板であり、この基板３０の上方には熱可塑性樹脂で形成された基板３１ａ〜３１ｅが積層されていた。
Hereinafter, a conventional multilayer substrate in which electronic components are embedded will be described. A conventional multilayer substrate in which electronic components are embedded has a structure as shown in FIG. In FIG. 6,
そして、この基板３１ｃ、３１ｄ内に電子部品３２を埋設すべく孔３３が設けられていた。３４は、基板３１ａ〜３１ｅに設けられたパターンであり、３５は基板３１ａ〜３１ｅに設けられたビアホール３６内に充填された導電ペーストである。また、３７は電子部品３２の両端に設けられた電極であり、導電ペースト３５と導通するようになっていた。
And the
ここで、導電ペースト３５は錫粒と銀粒の混合物である。また、電極３７と導電ペースト３５が充填されたビアホール３６を精密に合わせるため、孔３３と電子部品３２とのクリアランスは電子部品３２の全周にわたって２０μｍとしており、略電子部品３２の外形寸法と略同一寸法になっていた。
Here, the
以上のように構成された積層基板を、温度２５０℃〜３５０℃、圧力１〜１０ＭＰａ、時間１０〜２０分で加熱圧着して積層基板を形成していた。即ち、この加熱圧着により、錫が溶融して銀と一体化するとともに、電子部品３２の電極３７と接続されて、電子部品３２が電気的・機械的に固定されていた。
The laminated substrate configured as described above was thermocompression bonded at a temperature of 250 ° C. to 350 ° C., a pressure of 1 to 10 MPa, and a time of 10 to 20 minutes to form a laminated substrate. That is, by this thermocompression bonding, tin was melted and integrated with silver, and connected to the
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
As prior art document information related to the invention of this application, for example,
また上記構成の内、金属ベース部材に替えて熱硬化性樹脂基板をベース部材として採用し、その上方に織布あるいは不織布に加熱流動性のある熱硬化性樹脂を含浸させたシートを積層して同様の構成とする発明も提唱されている。 Also, in the above configuration, a thermosetting resin substrate is adopted as the base member instead of the metal base member, and a sheet in which a woven fabric or a nonwoven fabric is impregnated with a thermosetting resin having heat fluidity is laminated thereon. An invention having a similar configuration has also been proposed.
この発明に関連する先行技術文献情報としては、例えば、特許文献２が知られている。
しかしながら、前記従来の構成の金属ベース部材を用いた技術においては、金属ベース板に比較して、その上方に積層される熱可塑性樹脂基板の加熱圧着時の硬化収縮量が極端に大きいので、このことが主原因となって加熱圧着後の積層基板に上方向（上側から見て凹形状）のそりが発生するという課題を有していた。 However, in the technology using the metal base member having the conventional configuration, the amount of curing shrinkage at the time of thermocompression bonding of the thermoplastic resin substrate laminated thereon is extremely large compared to the metal base plate. For this reason, there has been a problem that warpage in the upward direction (concave shape when viewed from above) occurs in the laminated substrate after thermocompression bonding.
また同様に、従来の構成の熱硬化性樹脂基板を用いた技術においては、ベース部材である熱硬化性樹脂基板に比較して、その上方に積層される熱硬化性樹脂シートの加熱圧着時の硬化収縮量が極端に大きいので、このことが主原因となって加熱圧着後の積層基板に上方向（上側から見て凹形状）のそりが発生するという課題を有していた。 Similarly, in the technology using the thermosetting resin substrate having the conventional configuration, compared to the thermosetting resin substrate which is the base member, the thermosetting resin sheet laminated thereon is subjected to the thermocompression bonding. Since the amount of cure shrinkage is extremely large, this has a problem that warpage in the upward direction (concave shape when viewed from above) occurs in the laminated substrate after the thermocompression bonding.
ここでベース部材である熱硬化性樹脂基板には上面に予め電子部品が加熱リフロー等の手段により接続固定されており、この時の加熱温度は熱硬化性樹脂基板を硬化処理時の温度よりもはるかに高温である。そのため通常の熱硬化性樹脂基板よりも硬化反応が促進されており、加熱圧着時の硬化収縮量が通常の熱硬化性樹脂基板よりも小さく、上記のそり発生をより助長するという課題を有していた。 Here, an electronic component is connected and fixed to the upper surface of the thermosetting resin substrate as a base member in advance by means such as heating reflow, and the heating temperature at this time is higher than the temperature at the time of curing the thermosetting resin substrate. Much hotter. Therefore, the curing reaction is promoted more than a normal thermosetting resin substrate, the amount of curing shrinkage during thermocompression bonding is smaller than that of a normal thermosetting resin substrate, and has the problem of further promoting the occurrence of warping. It was.
またベース部材である熱硬化性樹脂基板は電子部品を接続固定するためにある程度の厚みを持たせなければならない。そのために、たとえ小さなそり量であってもその剛性を考慮するとこのそり量を打ち消すためには大きな力が必要となり、通常用いられる金属パターンによる設計的補強や完成品をローラーに通してそりの逆方向に力を加える等の周知の方法では改善できないという課題を有していた。 The thermosetting resin substrate as the base member must have a certain thickness in order to connect and fix the electronic component. For this reason, even if a small amount of warp is taken into consideration, a large force is required to counteract the amount of warpage. There is a problem that it cannot be improved by a known method such as applying a force in the direction.
本発明は前記従来の課題を解決するもので、そりが発生することのない電子部品が埋設された積層基板の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object of the present invention is to provide a method for manufacturing a laminated substrate in which electronic components that do not generate warp are embedded.
前記従来の課題を解決するために、本発明の請求項１に記載の発明は、硬化後の熱硬化性樹脂で構成され、上面に設けられたランドと電子部品の電極とが接続固定材により接続固定された第１の基板と、この第１の基板の上面に配置され、熱流動性を有する樹脂を含浸した織布あるいは不織布からなるシートと、このシートの上面に配置され、硬化後の熱硬化性樹脂で構成された第２の基板とを加熱圧着して一体化することを特徴とする積層基板の製造方法としたものである。
In order to solve the conventional problem, the invention according to
この構成により、第１の基板、第２の基板、シートの加熱圧着時の硬化収縮量を比較すると、シートの収縮量が第１の基板および第２の基板よりも極端に大きいため、第１の基板とシート間ではシートが配置された側、すなわち上方向（上側から見て凹形状）へそりを起こそうとする内部応力が発生するが、第２の基板とシート間では同じくシートが配置された側、すなわち下方向（上側から見て凸形状）へそりを起こそうとする内部応力が発生し、この２つの内部応力が相殺し加熱圧着後の積層基板のそりを低減することができる。 With this configuration, when the amount of cure shrinkage when the first substrate, the second substrate, and the sheet are heat-pressed is compared, the amount of shrinkage of the sheet is extremely larger than that of the first substrate and the second substrate. An internal stress is generated between the substrate and the sheet to cause warpage in the side where the sheet is arranged, that is, upward (concave shape when viewed from above), but the sheet is also arranged between the second substrate and the sheet. Internal stress that tends to warp in the bent direction, that is, downward (convex shape when viewed from above) is generated, and the two internal stresses cancel each other, and the warpage of the laminated substrate after thermocompression bonding can be reduced. .
本発明の請求項２に記載の発明は、第２の基板は加熱圧着工程前に単独で加熱する熱処理工程を有する請求項１に記載の積層基板の製造方法としたものであり、この構成により、第２の基板の硬化反応を促進させることで加熱圧着時の硬化収縮量を低減することができるので、第１の基板とシート間で発生する上方向（上側から見て凹形状）へそりを起こそうとする内部応力を相殺するための下方向（上側から見て凸形状）へそりを起こそうとする内部応力を確保することができ、加熱圧着後の積層基板のそりを低減することができる。
Invention of
本発明の請求項３に記載の発明は、第２の基板は少なくとも１層以上の配線層を有する基板である請求項２に記載の積層基板の製造方法としたものであり、この構成により、加熱処理時の熱収縮が極めて小さい配線層が第２の基板の加熱圧着時の硬化収縮を妨げるので、第１の基板とシート間で発生する上方向（上側から見て凹形状）へそりを起こそうとする内部応力を相殺するための下方向（上側から見て凸形状）へそりを起こそうとする内部応力を確保することができ、加熱圧着後の積層基板のそりを低減することができる。
The invention described in
本発明の請求項４に記載の発明は、第２の基板の配線層を回路形成した後に熱処理を行う請求項３に記載の積層基板の製造方法としたものであり、この構成により、事前に硬化処理を施した第２の基板の配線層を回路形成した後に再度熱処理を行うことで、第２の基板の硬化処理時に発生した熱硬化性樹脂と配線層の間の残留応力を開放することができる。この残留応力を持ったままで後の加熱圧着を行うと、加熱圧着時にこの残留応力が開放され積層基板にそり、ねじれが発生する。しかもこのそり、ねじれの方向性もしくは形状は回路形成の図柄によって異なるものであるので層構成、板厚その他の要因で吸収することは不可能である。また、回路形成後に熱処理を行うとしたのは、回路形成によって配線層が除去された部分の熱硬化性樹脂の残留応力が熱処理によって開放されるためである。したがって第２の基板の配線層を回路形成した後に熱処理を行うことで、加熱圧着後の積層基板のそりを低減することができるという作用を有する。 According to a fourth aspect of the present invention, there is provided a method for manufacturing a laminated substrate according to the third aspect in which a heat treatment is performed after forming a circuit layer on the wiring layer of the second substrate. Release the residual stress between the thermosetting resin and the wiring layer generated during the curing process of the second substrate by performing the heat treatment again after forming the circuit on the wiring layer of the second substrate subjected to the curing process. Can do. If the subsequent thermocompression bonding is carried out with this residual stress, the residual stress is released during thermocompression bonding, causing warping to the laminated substrate and twisting. Moreover, since the direction or shape of the warp and twist differs depending on the pattern of circuit formation, it cannot be absorbed by the layer structure, plate thickness, or other factors. The reason why the heat treatment is performed after the circuit is formed is that the residual stress of the thermosetting resin in the portion where the wiring layer is removed by the circuit formation is released by the heat treatment. Therefore, by performing heat treatment after forming the circuit layer on the wiring layer of the second substrate, there is an effect that warpage of the laminated substrate after thermocompression bonding can be reduced.
本発明の請求項５に記載の発明は、第２の基板の熱処理工程の加熱温度が、第２の基板の硬化処理時の加熱温度以上の温度である請求項２に記載の積層基板の製造方法としたものであり、この構成により、第２の基板の硬化反応を事前の硬化処理よりもさらに促進させることで加熱圧着時の硬化収縮量を低減することができるので、第１の基板とシート間で発生する上方向（上側から見て凹形状）へそりを起こそうとする内部応力を相殺するための下方向（上側から見て凸形状）へそりを起こそうとする内部応力を確保することができ、加熱圧着後の積層基板のそりを低減することができる。
The invention according to
本発明の請求項６に記載の発明は、第２の基板の熱処理工程の加熱温度が、第２の基板を構成する熱硬化性樹脂のガラス転移温度以上の温度であるという構成を有しており、熱硬化性樹脂の硬化を促進させる作用を有することで加熱圧着時の硬化収縮量を低減することができるので、第１の基板とシート間で発生する上方向（上側から見て凹形状）へそりを起こそうとする内部応力を相殺するための下方向（上側から見て凸形状）へそりを起こそうとする内部応力を確保することができ、加熱圧着後の積層基板のそりを低減することができる。 Invention of Claim 6 of this invention has the structure that the heating temperature of the heat treatment process of a 2nd board | substrate is temperature more than the glass transition temperature of the thermosetting resin which comprises a 2nd board | substrate. Since the amount of cure shrinkage during thermocompression bonding can be reduced by having the effect of promoting the curing of the thermosetting resin, the upward direction generated between the first substrate and the sheet (concave shape when viewed from above) ) It is possible to secure the internal stress to cause the downward slack (convex shape when viewed from above) to cancel the internal stress to cause the sled, and to prevent the laminated substrate warp after the thermocompression bonding. Can be reduced.
本発明の請求項７に記載の発明は、第２の基板の熱処理工程の加熱処理が、第２の基板の平面状態を保持した状態で施されるという構成を有しており、第２の基板単体でのそり量を低減することができ、加熱圧着後の積層基板のそりを低減することができるという作用を有する。
The invention according to
本発明の請求項８に記載の発明は、第２の基板の熱処理工程の加熱処理が、複数枚の第２の基板同士を重ね合わせて処理するという構成を有しており、この構成により、複数枚の第２の基板同士を重ね合わせることで平面状態を保持することが可能となり、第２の基板単体でのそり量を低減することができ、加熱圧着後の積層基板のそりを低減することができるという作用を有する。また同時に多くの基板を処理することが可能となり、コストダウンとしての作用を有する。 Invention of Claim 8 of this invention has the structure that the heat processing of the heat treatment process of a 2nd board | substrate carries out the process of superimposing several 2nd board | substrates, By this structure, By superimposing a plurality of second substrates, a planar state can be maintained, the amount of warpage of the second substrate alone can be reduced, and the warpage of the laminated substrate after thermocompression bonding can be reduced. It has the effect of being able to. In addition, many substrates can be processed at the same time, which has the effect of reducing costs.
本発明の請求項９に記載の発明は、第２の基板の熱処理工程の加熱処理が、第２の基板を金属板で挟持した状態で施されるという構成を有しており、第２の基板単体でのそり量を低減することができ、加熱圧着後の積層基板のそりを低減することができるという作用を有する。また同時に第２の基板にあるパターン同士の密着を避け、基板の平坦性を向上する作用を有する。 The invention according to claim 9 of the present invention has a configuration in which the heat treatment in the heat treatment step of the second substrate is performed in a state where the second substrate is sandwiched between metal plates. The amount of warpage of the single substrate can be reduced, and the warpage of the laminated substrate after thermocompression bonding can be reduced. At the same time, it has the effect of avoiding close contact between the patterns on the second substrate and improving the flatness of the substrate.
本発明の請求項１０に記載の発明は、第２の基板の熱処理工程の加熱処理が、第２の基板をステンレス板で挟持した状態で施されるという構成を有しており、第２の基板単体でのそり量を低減することができ、加熱圧着後の積層基板のそりを低減することができるという作用を有する。また同時に第２の基板にあるパターン同士の密着を避け、基板の平坦性を向上する作用を有する。
The invention according to
本発明の請求項１１に記載の発明は、第２の基板の熱処理工程の加熱処理が、酸素を含まない気体中で施されるという構成を有しており、第２の基板にある金属箔の酸化を防ぎ、金属箔の変色を防止する作用を有する。また同時に積層基板のそりを低減することができるという作用を有する。 According to an eleventh aspect of the present invention, the heat treatment in the heat treatment step of the second substrate is performed in a gas not containing oxygen, and the metal foil on the second substrate is provided. It has the effect | action which prevents the oxidation of metal foil and prevents discoloration of metal foil. Moreover, it has the effect | action that the curvature of a laminated substrate can be reduced simultaneously.
本発明の請求項１２に記載の発明は、第２の基板の熱処理工程の加熱処理が、不活性ガス中で施されるという構成を有しており、第２の基板にある金属箔の酸化を防ぎ、金属箔の変色を防止する作用を有する。また同時に積層基板のそりを低減することができるという作用を有する。 The invention according to claim 12 of the present invention has a configuration in which the heat treatment in the heat treatment step of the second substrate is performed in an inert gas, and oxidation of the metal foil on the second substrate is performed. And has an effect of preventing discoloration of the metal foil. Moreover, it has the effect | action that the curvature of a laminated substrate can be reduced simultaneously.
本発明の請求項１３に記載の発明は、第２の基板の熱処理工程の加熱処理が、窒素ガス中で施されるという構成を有しており、第２の基板にある金属箔の酸化および金属箔の変色の防止を安価で実現するという作用を有する。また同時に積層基板のそりを低減することができるという作用を有する。 The invention according to claim 13 of the present invention has a configuration in which the heat treatment in the heat treatment step of the second substrate is performed in nitrogen gas, and oxidation of the metal foil on the second substrate and It has the effect of preventing the discoloration of the metal foil at a low cost. Moreover, it has the effect | action that the curvature of a laminated substrate can be reduced simultaneously.
本発明の請求項１４に記載の発明は、加熱圧着工程で用いる第１の基板に対して、加熱圧着工程と同等の加熱処理を単体で行った時の硬化収縮量をΔＬ１とし、加熱圧着工程で用いる第２の基板に対して、加熱圧着工程と同等の加熱処理を単体で行った時の硬化収縮量をΔＬ２とした場合に、ΔＬ２＜ΔＬ１の関係を満足するという構成を有しており、この構成により、第２の基板の硬化収縮量を低減することで、第１の基板とシート間で発生する上方向（上側から見て凹形状）へそりを起こそうとする内部応力を相殺するための下方向（上側から見て凸形状）へそりを起こそうとする内部応力を確保することができ、加熱圧着後の積層基板のそりを低減することができる。 According to the fourteenth aspect of the present invention, the amount of curing shrinkage when a single heat treatment equivalent to the thermocompression bonding process is performed on the first substrate used in the thermocompression bonding process is ΔL1, and the thermocompression bonding process. When the amount of curing shrinkage when the heat treatment equivalent to the thermocompression bonding process is performed on the second substrate used in the above is ΔL2, the relationship of ΔL2 <ΔL1 is satisfied. This configuration reduces the amount of cure shrinkage of the second substrate, thereby canceling internal stress that tends to warp upward (concave shape when viewed from above) between the first substrate and the sheet. Therefore, it is possible to secure internal stress that tends to warp downward (convex shape when viewed from above), and to reduce warpage of the laminated substrate after thermocompression bonding.
本発明のプリント配線板の製造方法によれば、第２の基板の硬化収縮量を少なくすることにより、第１の基板とシート間で発生する上方向（上側から見て凹形状）へそりを起こそうとする内部応力を相殺するための下方向（上側から見て凸形状）へそりを起こそうとする内部応力を確保することができ、加熱圧着後の積層基板のそりを低減することができるという効果を奏するものである。 According to the method for manufacturing a printed wiring board of the present invention, by reducing the amount of cure shrinkage of the second substrate, the warp in the upward direction (concave shape when viewed from above) generated between the first substrate and the sheet is reduced. It is possible to secure internal stress to cause downward warping (convex shape when viewed from above) to offset internal stress to be caused, and to reduce warpage of the laminated substrate after thermocompression bonding It has the effect of being able to do it.
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施の形態１）
図１は本発明の実施の形態１における積層基板の製造方法を示す断面図である。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a method for manufacturing a laminated substrate in
まず、図１において、第１の基板１は熱硬化性の樹脂基板であり、多層に形成されている。そして、この層内にはインナービア８で各層の上面と下面が接続されている。また、各層毎に金属パターン９が敷設され、各電子回路を形成している。
First, in FIG. 1, the 1st board |
この金属パターン９は、電気導電性を有する物質、例えばＣｕ（銅）箔や各種の導電性樹脂組成物からなっており、本実施の形態においてはＣｕ箔を用いている。インナービア８は、例えば金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物でなる熱硬化性の電気導電性物質で充填され、その金属粒子としては、Ａｕ、ＡｇあるいはＣｕなどを用いることができる。金属粒子としてのＡｕ、ＡｇあるいはＣｕは、電気導電性および熱伝導性が高いために好ましく、中でもＣｕは電気導電性が高くマイグレーションも少なく、また低コストであるためより好ましい。熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂あるいはシアネート樹脂を用いることができるが、中でもエポキシ樹脂は耐熱性が高いためにより好ましい。 The metal pattern 9 is made of a material having electrical conductivity, for example, Cu (copper) foil or various conductive resin compositions, and Cu foil is used in the present embodiment. The inner via 8 is filled with, for example, a thermosetting electric conductive material made of a conductive resin composition in which metal particles and a thermosetting resin are mixed, and Au, Ag, Cu, or the like is used as the metal particles. be able to. Au, Ag, or Cu as the metal particles is preferable because of high electrical conductivity and thermal conductivity, and Cu is more preferable because of its high electrical conductivity, low migration, and low cost. As the thermosetting resin, for example, an epoxy resin, a phenol resin, or a cyanate resin can be used. Among them, the epoxy resin is more preferable because of its high heat resistance.
そして第１の基板１の上面には金属パターン９が形成されていて、第１の基板１の上面に載置された集積回路２（電子部品の一例として用いた）や抵抗３（電子部品の一例として用いた）と半田４（接続固定材の一例として用いた）で接続されている。
A metal pattern 9 is formed on the upper surface of the
なお、この半田４は例えば、錫・銀・銅系の鉛フリー半田を用いることが可能であるが、その他の半田材料であっても使用可能である。ただし、近年の環境問題から鉛フリー半田を用いることが望ましい。
The
上記の電子部品が接続された第１の基板１の上にシート５を積層する。シート５は熱流動性を有する樹脂を含浸した織布あるいは不織布からなり、集積回路２や抵抗３が挿入される箇所には孔１０が設けられている。この孔１０はドリルやレーザーによって加工され、形状や個数は任意である。シート５の枚数は載置された部品の高さによって変更することが容易にできる。そして、シート５の上面には孔の形成されていないシート６が配置されている。シート６は熱流動性を有する樹脂を含浸した織布あるいは不織布からなる。
A
なお、シート５、６で使用される絶縁樹脂は、無機フィラーと熱硬化性樹脂とを含む混合物からなっている。無機フィラーには、例えばＡｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ、ＳｉＯ2およびＢａＴｉＯ3などを用いることができる。
The insulating resin used in the
熱硬化性樹脂には、エポキシ樹脂、フェノール樹脂あるいはシアネート樹脂が好ましいが、中でもエポキシ樹脂は耐熱性が高いためにより好ましい。 As the thermosetting resin, an epoxy resin, a phenol resin, or a cyanate resin is preferable. Of these, an epoxy resin is more preferable because of its high heat resistance.
そして、シート６の上面に第２の基板７を積層する。第２の基板７は熱硬化性の樹脂基板であり、熱硬化処理を行った後、図２で述べるような熱処理を施したものである。図２については次段落にて説明する。また、この層内は第１の基板１と同様の構成によってインナービアで上面と下面が接続されていてもよい。また、各層毎に金属パターン９が敷設され、各電子回路を形成している。本実施の形態においては第２の基板７には２層基板を用いているが、多層基板にしてもかまわない。
Then, the
図２は、本発明の実施の形態１における積層基板の製造方法の熱処理工程を示す断面図である。次の加熱圧着工程の前に第２の基板７を予め加熱する熱処理工程を示すものであり、第２の基板７としては外層の回路形成後のものを用いた。金属板１１は、第２の基板７をはさむようにして順々に重ねていく。重ねる枚数は任意に設定できる。金属板１１は本実施の形態１ではＳＵＳ板を用いているが、その他の金属材料であってもかまわない。そのようにして重ねられた金属板１１と第２の基板７を不活性ガス１２の雰囲気に水平に保持し、加熱をする。不活性ガス１２は本実施の形態１ではＮ2ガスを用いているが、その他のＨｅ，Ａｒ等の不活性ガスでもかまわない。
FIG. 2 is a cross-sectional view showing a heat treatment step of the method for manufacturing a laminated substrate in the first embodiment of the present invention. This shows a heat treatment step in which the
熱処理の温度は第２の基板７の熱硬化を促進するために少なくともガラス転移温度（以下Ｔｇとする）である１９０℃を超える温度にて設定する必要がある。特に、予め第２の基板７を熱硬化させた時の温度である２００℃を超える温度にて設定するのがより好ましい。
The temperature of the heat treatment needs to be set at a temperature exceeding 190 ° C. which is at least a glass transition temperature (hereinafter referred to as Tg) in order to promote the thermosetting of the
ただし、温度が２５０℃を超えると、熱硬化性樹脂の劣化により、金属箔との剥離が起こるため、注意が必要である。Ｔｇを超える温度域では温度は高いほうが、そり量の低下につながっている。本実施の形態１では、２２０℃で１時間の処理を行った。
However, if the temperature exceeds 250 ° C., care must be taken because peeling from the metal foil occurs due to deterioration of the thermosetting resin. In the temperature range exceeding Tg, the higher the temperature, the lower the amount of warpage. In
以上の手順によって得られた、第１の基板１、シート５、シート６、第２の基板７を図１に示すようにこの順に積層した後に加熱圧着を施すことで図３の状態が得られる。
The
図３は、本発明の実施の形態１における積層基板の製造方法の加熱圧着後の積層基板の断面図である。半田４が溶融しない程度に低い温度で加熱圧着されて一体化される。本実施の形態１における加熱圧着条件は以下のような条件で行って良好な結果を得ている。即ち、加熱温度は１８０℃〜２００℃、加圧圧力は１平方センチあたり約４０ｋｇ、加圧時間は約１時間である。また、この加熱圧着は真空室内で行っている。これは孔１０内の空気を十分に抜いて、樹脂を十分に充填する上で重要なことである。
FIG. 3 is a cross-sectional view of the multilayer substrate after thermocompression bonding in the method for manufacturing the multilayer substrate in
加熱圧着後の積層基板は必要に応じ、貫通孔加工と貫通孔に金属めっきを施すことで第１の基板１と第２の基板７を電気的に接続することも可能である。
The laminated substrate after the thermocompression bonding can electrically connect the
その後、必要に応じ周知の方法により、最外層にソルダレジスト形成、部品図印刷、実装ランドの防錆処理等を行って積層基板が完成する。 Thereafter, by using a known method if necessary, the outermost layer is subjected to solder resist formation, component drawing printing, rust prevention treatment of the mounting land, and the like, and the laminated substrate is completed.
次に、本実施の形態におけるそり低減の詳細なメカニズムについて説明する。本発明者は検討を繰り返し、以下のような考案を得た。 Next, a detailed mechanism for reducing warpage in the present embodiment will be described. The inventor has repeatedly studied and obtained the following ideas.
図４は、本発明のそりの低減のメカニズムを示した図である。第１の基板１の加熱圧着工程前の寸法をＬ１［ｍｍ］、単体で加熱圧着工程相当の熱処理を加えた時の硬化収縮量をΔＬ１［ｍｍ］とし、板厚をｔ１［ｍｍ］とする。また、第２の基板７についても同様に加熱圧着工程前の寸法をＬ２［ｍｍ］、単体で加熱圧着工程相当の熱処理を加えた時の硬化収縮量をΔＬ２［ｍｍ］とし、板厚をｔ２［ｍｍ］とする。シート５、６についても同様に加熱圧着工程前の寸法をＬｐ［ｍｍ］、板厚をｔｐ［ｍｍ］、単体で加熱圧着工程相当の熱処理を加えた時の硬化収縮量をΔＬｐ［ｍｍ］とする。また、第１の基板１とシート５、６の層間で発生する応力をσａ［Ｎ／ｍｍ2］、第２の基板７とシート５、６の層間で発生する応力をσｂ［Ｎ／ｍｍ2］とする。そりは各層での物性の相違によって、加熱圧着後の収縮量が異なるために、σａ、σｂといった、層間で応力を発生させる。各層間での力の差がそりを発生させている。よって、第１の基板１とシート５、６の層間で発生する力をＦ１［Ｎ］とし、第２の基板７とシート５、６の層間で発生する力をＦ２［Ｎ］として、それぞれの式を求めると、
Ｆ１＝σａ×（ｔ１＋ｔｐ）×｛（Ｌ１−ΔＬ１）−（Ｌｐ−ΔＬｐ）｝
Ｆ２＝σｂ×（ｔ２＋ｔｐ）×｛（Ｌ２−ΔＬ２）−（Ｌｐ−ΔＬｐ）｝
となる。Ｆ１−Ｆ２の値の絶対値が小さくなるほどそりは少なくなり、また、大きくなるほどそりは増大する。
FIG. 4 is a diagram showing a warpage reduction mechanism of the present invention. The dimension of the
F1 = σa × (t1 + tp) × {(L1−ΔL1) − (Lp−ΔLp)}
F2 = σb × (t2 + tp) × {(L2−ΔL2) − (Lp−ΔLp)}
It becomes. The warpage decreases as the absolute value of F1-F2 decreases, and the warpage increases as the absolute value increases.
上に示した図であるが、本発明の実施の形態では、第１の基板１と第２の基板７の材料としては、両者とも同系の樹脂を用いているため、σａとσｂ、ΔＬ１とΔＬ２の間に大きな差は出てこない。よって、第１の基板１と第２の基板７の板厚の差が大きな影響を与えることがわかる。ここで、第１の基板１は部品を実装するため、最低でも４層以上の積層板である必要がある。本実施の形態では６層基板としている。それに対して、近年の薄型化への要求が大きくなっている背景を踏まえると、部品を実装しない第２の基板７に対してはなるべく薄く作製することが要求されている。本実施の形態では２層基板を用いている。そのため板厚に関してはｔ１＞ｔ２となり、層間で発生する力の関係としてＦ１＞Ｆ２となる。また、異系の樹脂を用いた場合、必ずしも板厚によらない場合が発生するが、その際は、Ｆ１、Ｆ２値を計算することにより、値の低い方に熱処理工程を施すことで同様の効果を得ることができる。
Although it is the figure shown above, since both use the resin of the same type as the material of the 1st board |
ここで、第２の基板７が加熱圧着工程前に熱処理工程を施す時を考えてみる。
Here, consider the case where the
図５は第２の基板７を単体で熱処理工程を施した回数とそのときの硬化収縮量を表したグラフである。１回目の熱処理では第２の基板の硬化収縮量は２００μｍ程度なのに対して、２回目以降では硬化収縮量も１０μｍ前後となり、それ以降何回熱処理を加えても一定の値となることがわかる。このことから、第２の基板７に１回予め熱処理を加えたものでは、上記したＦ２の式において、ΔＬ２が小さくなるので、Ｆ２の値としては大きくなることがわかる。したがってＦ１−Ｆ２の値の絶対値が熱処理を加えることによって、低減することが出来るために、そり量が小さくなる。
FIG. 5 is a graph showing the number of times that the
以上のように本発明の積層板の製造方法は、電子部品が埋設された積層板をそりが発生することなく製造し得るものであり、パソコン、移動体通信機器、ビデオカメラ、デジタルカメラ等の各種電子機器に用いられる積層基板の製造方法として有用である。 As described above, the method for manufacturing a laminated board according to the present invention is capable of producing a laminated board in which electronic components are embedded without causing warpage, such as a personal computer, a mobile communication device, a video camera, and a digital camera. This is useful as a method for producing a laminated substrate used in various electronic devices.
１ 第１の基板
２ 集積回路
３ 抵抗
４ 半田
５ シート（孔あり）
６ シート（孔なし）
７ 第２の基板
８ インナービア
９ 金属パターン
１０ 孔
１１ 金属板
１２ 不活性ガス
DESCRIPTION OF
6 sheet (no holes)
7 Second substrate 8 Inner via 9
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005323214A JP2007134369A (en) | 2005-11-08 | 2005-11-08 | Manufacturing method of multilayer board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005323214A JP2007134369A (en) | 2005-11-08 | 2005-11-08 | Manufacturing method of multilayer board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007134369A true JP2007134369A (en) | 2007-05-31 |
Family
ID=38155812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005323214A Pending JP2007134369A (en) | 2005-11-08 | 2005-11-08 | Manufacturing method of multilayer board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007134369A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101488280B1 (en) | 2013-12-10 | 2015-02-04 | 현우산업 주식회사 | Circuit board |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215514A (en) * | 1988-02-24 | 1989-08-29 | Matsushita Electric Works Ltd | Manufacture of laminated sheet for electricity |
| JPH08264943A (en) * | 1995-03-27 | 1996-10-11 | Matsushita Electric Ind Co Ltd | Manufacture of circuit forming board and device for manufacturing circuit forming board |
| JPH09214139A (en) * | 1996-01-30 | 1997-08-15 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer printed wiring board |
| JP2003209357A (en) * | 2002-01-15 | 2003-07-25 | Sony Corp | Method for manufacturing multilayer board |
-
2005
- 2005-11-08 JP JP2005323214A patent/JP2007134369A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215514A (en) * | 1988-02-24 | 1989-08-29 | Matsushita Electric Works Ltd | Manufacture of laminated sheet for electricity |
| JPH08264943A (en) * | 1995-03-27 | 1996-10-11 | Matsushita Electric Ind Co Ltd | Manufacture of circuit forming board and device for manufacturing circuit forming board |
| JPH09214139A (en) * | 1996-01-30 | 1997-08-15 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer printed wiring board |
| JP2003209357A (en) * | 2002-01-15 | 2003-07-25 | Sony Corp | Method for manufacturing multilayer board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101488280B1 (en) | 2013-12-10 | 2015-02-04 | 현우산업 주식회사 | Circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4334996B2 (en) | SUBSTRATE FOR MULTILAYER WIRING BOARD, DOUBLE WIRE WIRING BOARD AND METHOD FOR PRODUCING THEM | |
| JP4617978B2 (en) | Wiring board manufacturing method | |
| JP2001044641A (en) | Wiring board incorporating semiconductor element and its manufacture | |
| WO2007043639A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| WO2007126090A1 (en) | Circuit board, electronic device and method for manufacturing circuit board | |
| JP4553466B2 (en) | Printed circuit board | |
| JP2005191156A (en) | Wiring plate containing electric component, and its manufacturing method | |
| JP4939916B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP3633136B2 (en) | Printed wiring board | |
| KR20100095031A (en) | Method for manufacturing electronic component module | |
| JP2007324429A (en) | Module component and manufacturing method therefor | |
| JP6639934B2 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
| JP2011151048A (en) | Method of manufacturing electronic component, and electronic component | |
| WO2012032654A1 (en) | Substrate with built-in components | |
| JP4779668B2 (en) | Manufacturing method of laminated substrate | |
| JP2007134369A (en) | Manufacturing method of multilayer board | |
| JP2002151853A (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2008118155A (en) | Package for semiconductor device | |
| JP2006351819A (en) | Board with built-in component | |
| JP2005268672A (en) | Substrate | |
| KR20090062590A (en) | Pad for thermocompression bonding and method for thermocompression bonding cover layer to printed circuit board | |
| JP2002076557A (en) | Circuit wiring board and multilayer circuit wiring board using the same as well as its manufacturing method | |
| JP5078451B2 (en) | Electronic component built-in module | |
| JP2001015922A (en) | Manufacture of printed wiring board | |
| JP2007329244A (en) | Method of manufacturing laminated circuit wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |