JP2007129459A - 多層基板モジュール - Google Patents

多層基板モジュール Download PDF

Info

Publication number
JP2007129459A
JP2007129459A JP2005319818A JP2005319818A JP2007129459A JP 2007129459 A JP2007129459 A JP 2007129459A JP 2005319818 A JP2005319818 A JP 2005319818A JP 2005319818 A JP2005319818 A JP 2005319818A JP 2007129459 A JP2007129459 A JP 2007129459A
Authority
JP
Japan
Prior art keywords
acoustic wave
surface acoustic
multilayer substrate
matching
parasitic inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005319818A
Other languages
English (en)
Inventor
Yoshihiro Yoshimoto
義弘 吉本
Hideki Muto
英樹 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005319818A priority Critical patent/JP2007129459A/ja
Publication of JP2007129459A publication Critical patent/JP2007129459A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Transceivers (AREA)

Abstract

【課題】整合用実装部品や整合用ビアホールが少なく、小型の多層基板モジュールを得る。
【解決手段】セラミック多層基板１、アンテナスイッチ用ＩＣ４、セラミック多層基板１の上面に搭載された弾性表面波デュプレクサ２、３及び複数の整合用実装部品７とを備えた多層基板モジュール。セラミック多層基板１の内部には、グランド導体層１１に電気的に接続されたグランド用ビアホール導体１３と、信号ライン１６に電気的に接続された信号用ビアホール導体１４（整合用ビアホール導体を含む）とを有している。グランド導体層１１によって発生する寄生インダクタンスＬｓによる低周波側へのシフトを考慮し、弾性表面波デュプレクサ２，３単体の減衰極の位置は、多層基板モジュール２１に搭載されたときに設定されるべき位置より高周波側にあらかじめシフトされている。
【選択図】図１

Description

本発明は、多層基板モジュール、特に、携帯電話などの移動体通信機器等に組み込まれて用いられる多層基板モジュールに関する。
従来より、多層基板モジュールとして、例えば、特許文献１に記載のものが知られている。この多層基板モジュールの基板本体には、弾性表面波フィルタが搭載されており、該フィルタの減衰極の位置は、通常使用される高周波信号の周波数に合わせて最適位置に設定されている。
しかしながら、多層基板モジュールには、そのグランドが有する寄生インダクタンスが存在しており、そのまま弾性表面波フィルタを搭載するだけであれば、多層基板モジュールの特性としてみたときに、弾性表面波フィルタの減衰極の位置が一致しなくなる。
そこで、特許文献１のように、基板本体の表面に整合用実装部品を実装して整合をとるようにしている。また、整合用実装部品で調整しきれない場合には、さらに整合用ビアホール導体を基板本体内に設けたりして寄生インダクタンスをなくし、多層基板モジュールとして使用したときに弾性表面波フィルタの減衰極が最適位置と一致するようにしている。
しかしながら、このように寄生インダクタンス調整用の整合用実装部品を基板本体に搭載すると、部品点数が増加するとともに、基板本体上に確保しなければならない実装面積も増える。また、整合用ビアホール導体を基板本体内に設けると、基板本体内の配線設計に制約が生じるなどの不具合が発生する。
特開２００５−４５３４５号公報
そこで、本発明の目的は、整合用実装部品や整合用ビアホール導体が少なく、小型の多層基板モジュールを提供することにある。
前記目的を達成するため、本発明に係る多層基板モジュールは、内部にグランド導体層を有する基板本体と、該基板本体上に搭載された弾性表面波フィルタ又は弾性表面波デュプレクサと、を備え、前記弾性表面波フィルタ単体又は弾性表面波デュプレクサ単体の減衰極が、前記基板本体に搭載されたときの減衰極より高周波側にシフトしており、前記弾性表面波フィルタ又は弾性表面波デュプレクサが、前記グランド導体層によって発生する寄生インダクタンスの少なくとも一部を相殺し、かつ、前記弾性表面波フィルタ又は弾性表面波デュプレクサの減衰極のシフトが、前記寄生インダクタンスによる低周波側へのシフトを超えない範囲であることを特徴とする。
本発明に係る多層基板モジュールにおいては、基板本体上に搭載された整合用実装部品や基板本体内に設けられた整合用ビアホール導体を備え、整合用実装部品や整合用ビアホール導体が、グランド導体層によって発生する寄生インダクタンスの一部を相殺し、弾性表面波フィルタ又は弾性表面波デュプレクサが相殺する寄生インダクタンスの量は、グランド導体層によって発生する寄生インダクタンスのうち、整合用実装部品や整合用ビアホール導体で相殺するインダクタンスを除いた分であるようにしてもよい。
以上の構成により、弾性表面波フィルタ単体又は弾性表面波デュプレクサ単体の減衰極の位置を、多層基板モジュールが扱う信号の周波数より高周波側にシフトさせているため、寄生インダクタンスの少なくとも一部が相殺される。
本発明によれば、弾性表面波フィルタ単体又は弾性表面波デュプレクサ単体の減衰極の位置を、多層基板モジュールに搭載されたときに設定されるべき位置より高周波側にあらかじめシフトさせているので、整合用実装部品や整合用ビアホール導体のいずれか一方を省略したり、両方を省略したりすることができる。この結果、小型の多層基板モジュールが得られる。
以下、本発明に係る多層基板モジュールの実施例について添付図面を参照して説明する。
（第１実施例、図１〜図３参照）
図１は第１実施例である多層基板モジュール２１の断面図である。図１に示すように、多層基板モジュール２１は、実装状態で開口部が下向きとなるダウンキャビティ１ａを有するセラミック多層基板１と、ダウンキャビティ１ａ内に搭載されたアンテナスイッチ用ＩＣ４と、セラミック多層基板１の上面に搭載された８００ＭＨｚ帯の弾性表面波デュプレクサ２、２ＧＨｚ帯の弾性表面波デュプレクサ３及び複数の整合用実装部品７とを備えている。
セラミック多層基板１は、例えば、以下に記載するような周知の方法で作製される。キャリアフィルム上にペースト状のセラミック材料を塗布してセラミックグリーンシートを形成した後、レーザなどを用いてビアホール導体用の孔を形成し、さらに、導電ペーストをスクリーン印刷して内部導体パターン（信号ラインやコンデンサ導体やグランド導体など）を形成するとともに、前記孔に導電ペーストを充填させてビアホール導体を形成する。こうして作製された複数枚のセラミックグリーンシートはキャリアフィルムが剥がされ、積み重ねられ、加圧密着されて積層体とされる。この後、積層体は一体的に焼成され、セラミック多層基板１とされる。
セラミック多層基板１の内部には、グランド導体層１１に電気的に接続されたグランド用ビアホール導体１３と、信号ライン１６に電気的に接続された信号用ビアホール導体１４（整合用ビアホール導体を含む）とを有している。セラミック多層基板１の側面には、グランド外部電極Ｇが形成されている。
アンテナスイッチ用ＩＣ４には、高速動作するＧａＡｓスイッチＩＣ（ＭＯＳＦＥＴトランジスタ）が使用される。アンテナスイッチ用ＩＣ４はセラミック多層基板１に設けた２段の凹形状のダウンキャビティ１ａ内に収容され、ワイヤボンディング方式で搭載される。図１の符号５はＡｕワイヤを示している。この後、ダウンキャビティ１ａにはエポキシなどの封止樹脂６が充填される。
弾性表面波デュプレクサ２，３は周囲に自由空間を必要とするため、セラミックパッケージ内に封入された状態で、セラミック多層基板１の上面にはんだ付けで搭載されている。整合用実装部品７は、例えば、コンデンサやコイルなどからなり、弾性表面波デュプレクサ２，３と同様に、セラミック多層基板１の上面にはんだ付けで搭載されている。
図２は前記多層基板モジュール２１の等価回路図である。アンテナスイッチ用ＩＣ４の一端はアンテナ用電極ＡＮＴに接続され、他端は外部接続用電極ＥＸＴに接続されている。図２の符号Ｌｓは、グランド導体層１１によって発生する寄生インダクタンスを示している。
以上の構成からなる多層基板モジュール２１において、グランド導体層１１によって発生する寄生インダクタンスＬｓによる低周波側へのシフトを考慮し、弾性表面波デュプレクサ２，３単体の減衰極の位置を、多層基板モジュール２１に搭載されたときに設定されるべき位置より高周波側にあらかじめシフトさせている。このとき、弾性表面波デュプレクサ２，３の減衰極は、グランド導体層１１によって発生する寄生インダクタンスＬｓによる低周波側へのシフトを超えない範囲に設定する。これにより、弾性表面波デュプレクサ２，３が寄生インダクタンスＬｓによる減衰極の低周波側へのシフトの少なくとも一部を相殺するので、整合用実装部品７や整合用ビアホール導体１４のいずれか一方を省略したり、両方を省略したりすることができ、小型の多層基板モジュール２１が得られる。
実際に、弾性表面波デュプレクサ２，３の減衰極の位置を調整する必要が生じるのは、寄生インダクタンスＬｓの影響により所望の減衰極の位置から３ＭＨｚ以上低周波側にずれたときである。
なお、整合用実装部品７や整合用ビアホール導体１４を設けている場合には、整合用実装部品７や整合用ビアホール導体１４が寄生インダクタンスＬｓの一部を相殺し、弾性表面波デュプレクサ２，３が相殺する寄生インダクタンスＬｓの量は、寄生インダクタンスＬｓのうち整合用実装部品７や整合用ビアホール導体１４で相殺するインダクタンスを除いた分となる。
図３は、減衰極の位置をあらかじめ高周波側にシフトさせた２ＧＨｚ帯の弾性表面波デュプレクサ３を、多層基板モジュール２１に搭載したときのアイソレーション特性を示すグラフである（実線２５参照）。図３には比較のため、減衰極の位置をシフトさせていない従来の２ＧＨｚ帯のデュプレクサを、多層基板モジュールに搭載したときのアイソレーション特性も併せて記載している（点線２６参照）。
図３のグラフより、本第１実施例において弾性表面波デュプレクサ３の減衰極は２ＧＨｚの使用周波数帯に入っているため、良好なアイソレーション特性が得られている。これに対して、従来のデュプレクサの減衰極は使用周波数帯に入っておらず、アイソレーション特性が劣っていることが分かる。
（第２実施例、図４参照）
図４は第２実施例である多層基板モジュール５１の断面図である。図４に示すように、多層基板モジュール５１は、セラミック多層基板３１と、セラミック多層基板３１の上面に搭載された弾性表面波デュプレクサ３２，３３、スイッチフリップチップ３４及び複数の整合用実装部品３７とを備えている。
セラミック多層基板３１の内部には、グランド導体層４１に電気的に接続されたグランド用ビアホール導体４３と、信号ライン４６に電気的に接続された信号用ビアホール導体４４（整合用ビアホール導体を含む）とを有している。セラミック多層基板３１の側面には、グランド外部電極Ｇが形成されている。
弾性表面波デュプレクサ３２，３３は周囲に自由空間を必要とするため、セラミックパッケージ内に封入された状態で、セラミック多層基板３１の上面にはんだ付けで搭載されている。整合用実装部品３７やスイッチフリップチップ３４は、弾性表面波デュプレクサ３２，３３と同様に、セラミック多層基板３１の上面にはんだ付けで搭載されている。
以上の構成からなる多層基板モジュール５１において、グランド導体層４１によって発生する寄生インダクタンスＬｓによる低周波側へのシフトを考慮し、弾性表面波デュプレクサ３２，３３単体の減衰極の位置を、多層基板モジュール５１に搭載されたときに設定されるべき位置より高周波側にあらかじめシフトさせている。このとき、弾性表面波デュプレクサ３２，３３の減衰極は、グランド導体層４１によって発生する寄生インダクタンスＬｓによる低周波側へのシフトを超えない範囲に設定する。これにより、弾性表面波デュプレクサ３２，３３が寄生インダクタンスＬｓによる減衰極の低周波側へのシフトの少なくとも一部を相殺するので、整合用実装部品３７や整合用ビアホール導体４４のいずれか一方を省略したり、両方を省略したりすることができ、小型の多層基板モジュール５１が得られる。
（他の実施例）
なお、本発明に係る多層基板モジュールは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
例えば、前記実施例では、弾性表面波デュプレクサを使用した多層基板モジュールについて説明したが、弾性表面波フィルタを使用した多層基板モジュールであっても同様の効果が得られる。
本発明の第１実施例である多層基板モジュールを模式的に示す断面図。 図１に示した多層基板モジュールの電気等価回路図。 図１に示した多層基板モジュールのアイソレーション特性を示すグラフ。 本発明の第２実施例である多層基板モジュールを模式的に示す断面図。
符号の説明
１，３１…セラミック多層基板
２，３，３２，３３…弾性表面波デュプレクサ
７，３７…整合用実装部品
１１，４１…グランド導体層
１４，４４…整合用ビアホール導体
２１，５１…多層基板モジュール
Ｌｓ…寄生インダクタンス

Claims (3)

  1. 内部にグランド導体層を有する基板本体と、該基板本体上に搭載された弾性表面波フィルタ又は弾性表面波デュプレクサと、を備え、
    前記弾性表面波フィルタ単体又は弾性表面波デュプレクサ単体の減衰極が、前記基板本体に搭載されたときの減衰極より高周波側にシフトしており、
    前記弾性表面波フィルタ又は弾性表面波デュプレクサが、前記グランド導体層によって発生する寄生インダクタンスの少なくとも一部を相殺し、かつ、前記弾性表面波フィルタ又は弾性表面波デュプレクサの減衰極のシフトが、前記寄生インダクタンスによる低周波側へのシフトを超えない範囲であること、
    を特徴とする多層基板モジュール。
  2. 前記基板本体上に搭載された整合用実装部品を備え、
    前記整合用実装部品が、前記グランド導体層によって発生する寄生インダクタンスの一部を相殺し、
    前記弾性表面波フィルタ又は弾性表面波デュプレクサが相殺する寄生インダクタンスの量は、前記グランド導体層によって発生する寄生インダクタンスのうち、前記整合用実装部品で相殺するインダクタンスを除いた分であること、
    を特徴とする請求項１に記載の多層基板モジュール。
  3. 前記基板本体内に設けられた整合用ビアホール導体を備え、
    前記整合用ビアホール導体が、前記グランド導体層によって発生する寄生インダクタンスの一部を相殺し、
    前記弾性表面波フィルタ又は弾性表面波デュプレクサが相殺する寄生インダクタンスの量は、前記グランド導体層によって発生する寄生インダクタンスのうち、前記整合用ビアホール導体で相殺するインダクタンスを除いた分であること、
    を特徴とする請求項１に記載の多層基板モジュール。
JP2005319818A 2005-11-02 2005-11-02 多層基板モジュール Pending JP2007129459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005319818A JP2007129459A (ja) 2005-11-02 2005-11-02 多層基板モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005319818A JP2007129459A (ja) 2005-11-02 2005-11-02 多層基板モジュール

Publications (1)

Publication Number Publication Date
JP2007129459A true JP2007129459A (ja) 2007-05-24

Family

ID=38151757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005319818A Pending JP2007129459A (ja) 2005-11-02 2005-11-02 多層基板モジュール

Country Status (1)

Country Link
JP (1) JP2007129459A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095843A1 (en) * 2009-10-27 2011-04-28 Murata Manufacturing Co., Ltd. High-frequency module
JP2014222858A (ja) * 2013-05-14 2014-11-27 株式会社村田製作所 高周波モジュールおよびその製造方法
US9083313B2 (en) 2011-03-03 2015-07-14 Murata Manufacturing Co., Ltd. Substrate, duplexer and substrate module
US9467198B2 (en) 2013-02-12 2016-10-11 Murata Manufacturing Co., Ltd. High-frequency module and communication device
US9743519B2 (en) 2013-04-16 2017-08-22 Murata Manufacturing Co., Ltd. High-frequency component and high-frequency module including the same
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US12040755B2 (en) 2017-03-15 2024-07-16 Murata Manufacturing Co., Ltd. High-frequency module and communication device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267882A (ja) * 2000-03-17 2001-09-28 Oki Electric Ind Co Ltd 弾性表面波フィルタ装置
JP2002280926A (ja) * 2001-03-15 2002-09-27 Hitachi Metals Ltd マルチバンド用高周波スイッチモジュール
JP2003069381A (ja) * 2001-08-27 2003-03-07 Matsushita Electric Ind Co Ltd 弾性表面波フィルタとそれを用いたアンテナ共用器
JP2003069382A (ja) * 2001-08-27 2003-03-07 Matsushita Electric Ind Co Ltd 弾性表面波フィルタとそれを用いたアンテナ共用器
JP2005045345A (ja) * 2003-07-23 2005-02-17 Murata Mfg Co Ltd 高周波モジュール
JP2005124139A (ja) * 2003-09-25 2005-05-12 Murata Mfg Co Ltd 分波器、通信機
JP2005217580A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 高周波モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267882A (ja) * 2000-03-17 2001-09-28 Oki Electric Ind Co Ltd 弾性表面波フィルタ装置
JP2002280926A (ja) * 2001-03-15 2002-09-27 Hitachi Metals Ltd マルチバンド用高周波スイッチモジュール
JP2003069381A (ja) * 2001-08-27 2003-03-07 Matsushita Electric Ind Co Ltd 弾性表面波フィルタとそれを用いたアンテナ共用器
JP2003069382A (ja) * 2001-08-27 2003-03-07 Matsushita Electric Ind Co Ltd 弾性表面波フィルタとそれを用いたアンテナ共用器
JP2005045345A (ja) * 2003-07-23 2005-02-17 Murata Mfg Co Ltd 高周波モジュール
JP2005124139A (ja) * 2003-09-25 2005-05-12 Murata Mfg Co Ltd 分波器、通信機
JP2005217580A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 高周波モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095843A1 (en) * 2009-10-27 2011-04-28 Murata Manufacturing Co., Ltd. High-frequency module
US8558641B2 (en) * 2009-10-27 2013-10-15 Murata Manufacturing Co., Ltd. High-frequency module
US9083313B2 (en) 2011-03-03 2015-07-14 Murata Manufacturing Co., Ltd. Substrate, duplexer and substrate module
US9467198B2 (en) 2013-02-12 2016-10-11 Murata Manufacturing Co., Ltd. High-frequency module and communication device
US9743519B2 (en) 2013-04-16 2017-08-22 Murata Manufacturing Co., Ltd. High-frequency component and high-frequency module including the same
JP2014222858A (ja) * 2013-05-14 2014-11-27 株式会社村田製作所 高周波モジュールおよびその製造方法
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US12040755B2 (en) 2017-03-15 2024-07-16 Murata Manufacturing Co., Ltd. High-frequency module and communication device

Similar Documents

Publication Publication Date Title
US10305444B2 (en) Electronic component module
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
KR101622452B1 (ko) 모듈 기판 및 모듈
JP2005198051A (ja) 高周波モジュール
JP2007129459A (ja) 多層基板モジュール
KR100548244B1 (ko) 저가형 능동 스마트 안테나 시스템 및 그 제조 방법
WO2021044691A1 (ja) 高周波モジュール及び通信装置
JP2005124139A (ja) 分波器、通信機
JP2005268878A (ja) アンテナ共用器
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
JP2003204244A (ja) Ｓａｗフィルタ
JP4527570B2 (ja) 高周波モジュ−ル及びそれを搭載した無線通信装置
US20150021748A1 (en) Semiconductor device
US11127686B2 (en) Radio-frequency module and communication device
JP2006211620A (ja) フィルタ及びデュプレクサ
JP2000124482A (ja) 光モジュール
JP2003152124A (ja) 高周波用パッケージ
JP2008271169A (ja) 高周波モジュール及びそれを備える携帯端末
JP2004297455A (ja) 高周波モジュール
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP2008270363A (ja) 高周波パッケージ
JP2004064604A (ja) 送受信制御装置
JP2014135448A (ja) 電子部品
JP4331634B2 (ja) アンテナ切換モジュールおよびその製造方法
JP2005123728A (ja) アンテナ共用器およびそれを用いた無線端末

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110531