JP2005317729A - 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 - Google Patents
接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2005317729A JP2005317729A JP2004133304A JP2004133304A JP2005317729A JP 2005317729 A JP2005317729 A JP 2005317729A JP 2004133304 A JP2004133304 A JP 2004133304A JP 2004133304 A JP2004133304 A JP 2004133304A JP 2005317729 A JP2005317729 A JP 2005317729A
- Authority
- JP
- Japan
- Prior art keywords
- plating film
- semiconductor package
- connection terminal
- electroless
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Chemically Coating (AREA)
Abstract
【課題】 熱処理後の接続信頼性に優れた、接続端子とその接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法を提供すること。
【解決手段】 配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子と、該配線導体を支持する基板と、半導体チップと、該半導体チップと該配線導体を接続する接続導体とから成る半導体パッケージ、及び半導体パッケージの製造方法。
【選択図】 図1
【解決手段】 配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子と、該配線導体を支持する基板と、半導体チップと、該半導体チップと該配線導体を接続する接続導体とから成る半導体パッケージ、及び半導体パッケージの製造方法。
【選択図】 図1
Description
本発明は、接続端子とその接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法に関する。
電子部品を搭載するプリント配線板や半導体を直接搭載する半導体搭載用基板は、近年高密度化が進んでおり、実装方法も高密度化に対応してきており、配線板のスルーホールに電子部品の端子ピンを挿入して、はんだで固定する実装方法から、配線板の表面層の端子にはんだで固定する表面実装方法に変わってきている。
また、表面実装用の電子部品でも、はんだ接続用のリード端子を平行した2列に形成したデュアルインラインパッケージ(以下、DIPという。)や、正方形のパッケージの4辺にリード端子を設けたクワッドフラットパッケージ(以下、QFPという。)から、パッケージの裏面に格子状に配列したはんだボールで接続するボールグリッドアレイ(以下、BGAという。)になってきている。
このBGAのはんだボールが接続した端子構造は、導体端子上にニッケルめっき皮膜、金めっき皮膜が順次形成されており、その上にはんだボールが接続されている。ここで使用されているはんだボールは、錫と鉛の割合が6:4である共晶はんだボールである。また、下地のニッケルの上に無電解パラジウムめっき皮膜、置換金めっき被膜、無電解金めっき被膜を順に形成するめっき方法は既に公知となっている(例えば、特許文献1参照)。
ところで、従来の共晶はんだボールが接続した端子構造では、はんだボールの接続後の熱処理によって、接続信頼性が著しく低下することがあるという課題がある。このはんだボールの接続不良には、はんだボールそのものが破壊する場合と、はんだボールとはんだボール接続用端子の界面が剥離する場合とがあり、はんだボールそのものが破壊する場合は、かなり大きい外力が加わらなければ起こらず、通常の使用状態での接続不良は、殆どが、はんだボールとはんだボール接続用端子の界面が剥離することによって起こっているという課題があった。また、特許文献1に記載されている様に、従来は下地ニッケルが一般的であり、上記課題の解決には至らなかった。
本発明は、下地ニッケルがなくても熱処理後の接続信頼性に優れた、接続端子とその接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法を提供することを目的とする。
本発明は、下地ニッケルがなくても熱処理後の接続信頼性に優れた、接続端子とその接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法を提供することを目的とする。
本発明は、以下のことを特徴とする。
(1)配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子。
(2)無電解パラジウムめっき皮膜が、90重量%以上の純度のパラジウムから成る(1)に記載の接続端子。
(3)配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子と、該配線導体を支持する基板と、半導体チップと、該半導体チップと該配線導体を接続する接続導体とから成る半導体パッケージ。
(4)無電解パラジウムめっき皮膜が、90重量%以上の純度のパラジウムから成る(3)に記載の半導体パッケージ。
(5)基板の表面に配線導体を形成する工程と、該配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜を順に形成し、その上にはんだボールを溶着し接続端子を形成する工程と、該接続端子のはんだボールの上に半導体チップを搭載する工程と、半導体チップと配線導体を接続する接続導体を形成する工程とを含んで成る半導体パッケージの製造方法。
(1)配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子。
(2)無電解パラジウムめっき皮膜が、90重量%以上の純度のパラジウムから成る(1)に記載の接続端子。
(3)配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子と、該配線導体を支持する基板と、半導体チップと、該半導体チップと該配線導体を接続する接続導体とから成る半導体パッケージ。
(4)無電解パラジウムめっき皮膜が、90重量%以上の純度のパラジウムから成る(3)に記載の半導体パッケージ。
(5)基板の表面に配線導体を形成する工程と、該配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜を順に形成し、その上にはんだボールを溶着し接続端子を形成する工程と、該接続端子のはんだボールの上に半導体チップを搭載する工程と、半導体チップと配線導体を接続する接続導体を形成する工程とを含んで成る半導体パッケージの製造方法。
以上説明したとおり、本発明によって、熱処理後の接続信頼性に優れた、接続端子とその接続端子を用いた半導体パッケージ並びに半導体パッケージの製造方法を提供することができる。
本発明のはんだボールが接続した端子構造は、配線導体の端子上に、無電解パラジウムめっき皮膜、無電解金めっき皮膜が順に形成されており、その上にはんだボールが接続している構造であることを特徴とする。
配線導体としては、銅、銀、金、タングステン、アルミニウム、これら各々の合金等から成る群から選ばれる少なくとも1種類以上のものを材料として用いることができる。それらの中でも、工業上、価格上の点で銅がより好ましい。
無電解パラジウムめっきは、めっき液中のパラジウムイオンを還元剤の働きによってニッケル表面にパラジウムを析出させたものであり、還元剤に蟻酸化合物を使用すると無電解パラジウムめっき皮膜の純度が99重量%以上になるので、接続の信頼性が高く好ましく、また、還元剤に燐含有化合物、ホウ素含有化合物を使用するとめっき皮膜がパラジウム−燐、パラジウム−ホウ素合金になり、パラジウムの純度が90重量%以上になるが、はんだボール接続信頼性は問題ない。このパラジウムの純度は、90重量%以上の純度のパラジウムであれば良い。この無電解パラジウムめっき皮膜の膜厚は、5μm以下であることが好ましく、0.01〜0.3μmであることがより好ましい。1μmを越えると、効果がそれ以上に向上せず、経済的でないので好ましくない。下限値は特に存在しないが、広く一般に用いられる蛍光X線測定法の測定限界が0.01μmであることを考慮すると、実用上は0.01μm以上であることが好ましい。
無電解金めっきのうち、置換型無電解金めっきは、下地のニッケルと溶液中の金イオンとの置換反応によってニッケル表面に金皮膜を形成するものであり、めっき液には、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。さらに必要に応じ還元型の無電解金めっき皮膜を形成してもよい。この無電解金めっき皮膜は、99重量%以上の純度の金であることが好ましく、99重量%未満であれば、接続の信頼性が低下する場合もある。さらに、この無電解金めっき皮膜の純度は、99.5重量%以上であることがより好ましい。無電解めっき皮膜の膜厚は、0.005〜3μmであることが好ましく、0.005μm未満では、めっきの効果がなく接続の信頼性が向上せず、3μmを越えると、効果がそれ以上に向上せず、経済的でないので好ましくない。さらには、この無電解金めっき皮膜の厚さは、0.005〜0.5μmの範囲であることがより好ましい。
はんだボール接続用端子の素材には、銅、タングステン、モリブデン、これらの合金等から成る群から選ばれる少なくとも1種類以上のものを材料として用いることができる。鉛を含まないはんだボール接続用端子の下地である基材の種類は、セラミック、半導体、樹脂基板等で、この樹脂基板には、フェノール、エポキシ、ポリイミド等のものが使用でき、さらに、剛性の強い板状の基材、柔軟なフレキシブルな基材のいずれも用いることができる。この鉛を含まないはんだボールが接続した端子構造を有する半導体搭載用基板には、CSP、BGA、MCM、配線板、および半導体チップの他、はんだバンプを有するCSP、BGA、MCM、配線板、および半導体チップがある。
以下、本発明の好適な実施例について説明する。
実施例1
実施例1
銅張り積層板であるMCL−E−67(日立化成工業株式会社製、商品名)に孔をあけ、スルーホールめっきを行ない、エッチングレジストを形成し、不要な銅をエッチング除去し、不要な箇所にめっきを析出させないように、ソルダーレジストを兼ねためっきレジストを形成した後、以下の工程によりはんだボール接続用端子を形成した。
工程1:(前処理)
上記基板を、脱脂液Z−200(株式会社ワールドメタル製、商品名)に、50℃で3分間浸漬し、2分間水洗し、その後、100g/lの過硫酸アンモニウム溶液に1分間浸漬し、2分間水洗し、10%の硫酸で1分間浸漬し、2分間水洗する。
工程2:(活性化)
続いて、めっき活性化処理液であるICPアクセラ(奥野製薬工業株式会社製、商品名)に、25℃で3分間、浸漬処理し、2分間水洗する。
工程3:(無電解パラジウムめっき)
続いて、無電解パラジウムめっき液であるプレシアPDS(奥野製薬工業株式会社製、商品名)に、50℃で20分間、浸漬処理する。
工程4:(金めっき)
続いて、金めっき液であるIM-GOLD(日本高純度化学製、商品名)に、85℃で15分間、浸漬処理する。
上記方法で作製した半導体搭載用基板のはんだボール接続用端子に、60重量%錫と40重量%の共晶はんだボールをリフロー炉で接続させた。
比較例1
工程1:(前処理)
上記基板を、脱脂液Z−200(株式会社ワールドメタル製、商品名)に、50℃で3分間浸漬し、2分間水洗し、その後、100g/lの過硫酸アンモニウム溶液に1分間浸漬し、2分間水洗し、10%の硫酸で1分間浸漬し、2分間水洗する。
工程2:(活性化)
続いて、めっき活性化処理液であるICPアクセラ(奥野製薬工業株式会社製、商品名)に、25℃で3分間、浸漬処理し、2分間水洗する。
工程3:(無電解パラジウムめっき)
続いて、無電解パラジウムめっき液であるプレシアPDS(奥野製薬工業株式会社製、商品名)に、50℃で20分間、浸漬処理する。
工程4:(金めっき)
続いて、金めっき液であるIM-GOLD(日本高純度化学製、商品名)に、85℃で15分間、浸漬処理する。
上記方法で作製した半導体搭載用基板のはんだボール接続用端子に、60重量%錫と40重量%の共晶はんだボールをリフロー炉で接続させた。
比較例1
銅張り積層板であるMCL−E−67(日立化成工業株式会社製、商品名)に孔をあけ、スルーホールめっきを行ない、エッチングレジストを形成し、不要な銅をエッチング除去し、不要な箇所にめっきを析出させないように、ソルダーレジストを兼ねためっきレジストを形成した後、以下の工程によりはんだボール接続用端子を形成した。
工程1:(前処理)
上記基板を、脱脂液Z−200(株式会社ワールドメタル製、商品名)に、50℃で3分間浸漬し、2分間水洗し、その後、100g/lの過硫酸アンモニウム溶液に1分間浸漬し、2分間水洗し、10%の硫酸で1分間浸漬し、2分間水洗する。
工程2:(活性化)
続いて、めっき活性化処理液であるICPアクセラ(奥野製薬工業株式会社製、商品名)に、25℃で3分間、浸漬処理し、2分間水洗する。
工程3:(無電解ニッケルめっき)
続いて、無電解ニッケルめっき液であるICPニコロンU(奥野製薬工業株式会社製、商品名)に、85℃で20分間、浸漬処理する。
工程4:(金めっき)
続いて、金めっき液であるIM−GOLD(日本高純度化学製、商品名)に、85℃で10分間、浸漬処理する。
上記方法で作製した半導体搭載用基板のはんだボール接続用端子に、60重量%錫と40重量%の共晶はんだボールをリフロー炉で接続させた。
比較例2
工程1:(前処理)
上記基板を、脱脂液Z−200(株式会社ワールドメタル製、商品名)に、50℃で3分間浸漬し、2分間水洗し、その後、100g/lの過硫酸アンモニウム溶液に1分間浸漬し、2分間水洗し、10%の硫酸で1分間浸漬し、2分間水洗する。
工程2:(活性化)
続いて、めっき活性化処理液であるICPアクセラ(奥野製薬工業株式会社製、商品名)に、25℃で3分間、浸漬処理し、2分間水洗する。
工程3:(無電解ニッケルめっき)
続いて、無電解ニッケルめっき液であるICPニコロンU(奥野製薬工業株式会社製、商品名)に、85℃で20分間、浸漬処理する。
工程4:(金めっき)
続いて、金めっき液であるIM−GOLD(日本高純度化学製、商品名)に、85℃で10分間、浸漬処理する。
上記方法で作製した半導体搭載用基板のはんだボール接続用端子に、60重量%錫と40重量%の共晶はんだボールをリフロー炉で接続させた。
比較例2
銅張り積層板であるMCL−E−67(日立化成工業株式会社製、商品名)に孔をあけ、スルーホールめっきを行ない、エッチングレジストを形成し、不要な銅をエッチング除去し、不要な箇所にめっきを析出させないように、ソルダーレジストを兼ねためっきレジストを形成した後、以下の工程によりはんだボール接続用端子を形成した。
工程1:(前処理)
上記基板を、脱脂液Z−200(株式会社ワールドメタル製、商品名)に、50℃で3分間浸漬し、2分間水洗し、その後、100g/lの過硫酸アンモニウム溶液に1分間浸漬し、2分間水洗し、10%の硫酸で1分間浸漬し、2分間水洗する。
工程2:(金めっき)
続いて、金めっき液であるIM-GOLD(日本高純度化学株式会社製、商品名)に、85℃で10分間、浸漬処理する。
上記方法で作製した半導体搭載用基板のはんだボール接続用端子に、60重量%錫と40重量%の共晶はんだボールをリフロー炉で接続させた。
工程1:(前処理)
上記基板を、脱脂液Z−200(株式会社ワールドメタル製、商品名)に、50℃で3分間浸漬し、2分間水洗し、その後、100g/lの過硫酸アンモニウム溶液に1分間浸漬し、2分間水洗し、10%の硫酸で1分間浸漬し、2分間水洗する。
工程2:(金めっき)
続いて、金めっき液であるIM-GOLD(日本高純度化学株式会社製、商品名)に、85℃で10分間、浸漬処理する。
上記方法で作製した半導体搭載用基板のはんだボール接続用端子に、60重量%錫と40重量%の共晶はんだボールをリフロー炉で接続させた。
実施例1と比較例1、2で作製した、はんだボールが接続したBGAを150℃、100時間の熱処理を行った後、はんだボールのシェア(引き剥がし)試験を行った。
(シェア試験)図1に示すように、製作した半導体パッケージ基板を固定し、はんだボールに水平にシェア試験機のシェアツールを当て、約300μm/分の速度で、はんだボールが破壊するかあるいはボールパッドからはんだボールが剥がれるまで力を加える。この速度は、はんだボールのはんだが柔らかく変形を起こしやすいことから、変形をする前に剪断破壊するかあるいはボールパッドから剥がれる程度の速度としてこの速度を選定した。この速度よりも早ければ、はんだボールが剪断破壊するかあるいはボールパッドから剥がれるかの判断は十分に行えるものである。
(シェア試験)図1に示すように、製作した半導体パッケージ基板を固定し、はんだボールに水平にシェア試験機のシェアツールを当て、約300μm/分の速度で、はんだボールが破壊するかあるいはボールパッドからはんだボールが剥がれるまで力を加える。この速度は、はんだボールのはんだが柔らかく変形を起こしやすいことから、変形をする前に剪断破壊するかあるいはボールパッドから剥がれる程度の速度としてこの速度を選定した。この速度よりも早ければ、はんだボールが剪断破壊するかあるいはボールパッドから剥がれるかの判断は十分に行えるものである。
この結果、実施例1のサンプルでは、全てのはんだボールが、ボール内での剪断による破壊まで耐えることができたが、比較例1のはんだボールは、約90%の端子において、無電解ニッケルめっきとはんだボールの界面で破壊が発生し、熱処理後の接続信頼性が不良であった。また比較例2のサンプルはめっき後の乾燥にて端子が著しく変色していたためはんだボールシェア試験は行わなかった。
1 基板
2 配線導体
3 無電解パラジウムめっき被膜
4 無電解金めっき被膜
5 はんだボール
6 めっきレジスト
7 シェア試験機のシェアツール
8 接続端子
9 半導体チップ
10 ダイアタッチ
11 ワイヤボンディング
12 封止材
13 配線導体
14 接続導体
2 配線導体
3 無電解パラジウムめっき被膜
4 無電解金めっき被膜
5 はんだボール
6 めっきレジスト
7 シェア試験機のシェアツール
8 接続端子
9 半導体チップ
10 ダイアタッチ
11 ワイヤボンディング
12 封止材
13 配線導体
14 接続導体
Claims (5)
- 配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子。
- 無電解パラジウムめっき皮膜が、90重量%以上の純度のパラジウムから成る請求項1に記載の接続端子。
- 配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜が順に形成され、その上にはんだボールが溶着された接続端子と、該配線導体を支持する基板と、半導体チップと、該半導体チップと該配線導体を接続する接続導体とから成る半導体パッケージ。
- 無電解パラジウムめっき皮膜が、90重量%以上の純度のパラジウムから成る請求項3に記載の半導体パッケージ。
- 基板の表面に配線導体を形成する工程と、該配線導体の表面に無電解パラジウムめっき皮膜及び無電解金めっき被膜を順に形成し、その上にはんだボールを溶着し接続端子を形成する工程と、該接続端子のはんだボールの上に半導体チップを搭載する工程と、半導体チップと配線導体を接続する接続導体を形成する工程とを含んで成る半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133304A JP2005317729A (ja) | 2004-04-28 | 2004-04-28 | 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133304A JP2005317729A (ja) | 2004-04-28 | 2004-04-28 | 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005317729A true JP2005317729A (ja) | 2005-11-10 |
Family
ID=35444839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133304A Pending JP2005317729A (ja) | 2004-04-28 | 2004-04-28 | 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005317729A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008291348A (ja) * | 2007-04-27 | 2008-12-04 | Hitachi Chem Co Ltd | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
WO2010004856A1 (ja) * | 2008-07-08 | 2010-01-14 | 日本高純度化学株式会社 | パラジウムめっき用触媒付与液 |
JP2018059154A (ja) * | 2016-10-05 | 2018-04-12 | 小島化学薬品株式会社 | 無電解パラジウム/金めっきプロセス |
KR20190008284A (ko) | 2016-06-13 | 2019-01-23 | 우에무라 고교 가부시키가이샤 | 피막 형성 방법 |
CN115087760A (zh) * | 2020-02-18 | 2022-09-20 | 日本高纯度化学株式会社 | 镀覆层叠体 |
KR20220142463A (ko) | 2020-02-18 | 2022-10-21 | 니혼 고쥰도가가쿠 가부시키가이샤 | 도금 적층체 |
-
2004
- 2004-04-28 JP JP2004133304A patent/JP2005317729A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008291348A (ja) * | 2007-04-27 | 2008-12-04 | Hitachi Chem Co Ltd | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
US8426742B2 (en) | 2007-04-27 | 2013-04-23 | Hitachi Chemical Company, Ltd. | Connecting terminal, semiconductor package using connecting terminal and method for manufacturing semiconductor package |
WO2010004856A1 (ja) * | 2008-07-08 | 2010-01-14 | 日本高純度化学株式会社 | パラジウムめっき用触媒付与液 |
KR20110028312A (ko) | 2008-07-08 | 2011-03-17 | 니혼 고쥰도가가쿠 가부시키가이샤 | 팔라듐 도금용 촉매 부여액 |
JP5567478B2 (ja) * | 2008-07-08 | 2014-08-06 | 日本高純度化学株式会社 | 銅系金属上のパラジウムめっき皮膜の製造方法及び該製造方法により得られるパラジウムめっき皮膜 |
KR101639084B1 (ko) | 2008-07-08 | 2016-07-12 | 니혼 고쥰도가가쿠 가부시키가이샤 | 팔라듐 도금용 촉매 부여액 |
KR20190008284A (ko) | 2016-06-13 | 2019-01-23 | 우에무라 고교 가부시키가이샤 | 피막 형성 방법 |
US10941493B2 (en) | 2016-06-13 | 2021-03-09 | C. Uyemura & Co., Ltd. | Film formation method |
WO2018066217A1 (ja) * | 2016-10-05 | 2018-04-12 | 小島化学薬品株式会社 | 無電解パラジウム/金めっきプロセス |
TWI645071B (zh) * | 2016-10-05 | 2018-12-21 | 日商小島化學藥品股份有限公司 | 無電解鈀/金電鍍工法 |
JP2018059154A (ja) * | 2016-10-05 | 2018-04-12 | 小島化学薬品株式会社 | 無電解パラジウム/金めっきプロセス |
CN115087760A (zh) * | 2020-02-18 | 2022-09-20 | 日本高纯度化学株式会社 | 镀覆层叠体 |
KR20220142463A (ko) | 2020-02-18 | 2022-10-21 | 니혼 고쥰도가가쿠 가부시키가이샤 | 도금 적층체 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6669077B1 (en) | High-strength solder joint | |
KR100688833B1 (ko) | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 | |
JP2007031826A (ja) | 接続用端子、およびこれを有する半導体搭載用基板 | |
JP2009239278A (ja) | 電子部品搭載用基板、及び、その製造方法 | |
JP3345529B2 (ja) | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 | |
KR20180089547A (ko) | 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법 | |
US8759986B2 (en) | Substrate structure and method of manufacturing the same | |
US7982138B2 (en) | Method of nickel-gold plating and printed circuit board | |
JP2006196648A (ja) | 外部接合電極付き電子部品およびその製造方法 | |
US20030080092A1 (en) | Rework method for finishing metallurgy on chip carriers | |
JP2005317729A (ja) | 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 | |
JP2013012739A (ja) | 電気接続端子構造体及びその製造方法 | |
JP4798451B2 (ja) | 配線板とその製造方法 | |
JP2000277897A (ja) | はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法 | |
JP2005054267A (ja) | 無電解金めっき方法 | |
JP2000252380A (ja) | はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板 | |
JPH11140659A (ja) | 半導体搭載用基板とその製造方法 | |
KR20060006536A (ko) | 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판 | |
JP3596335B2 (ja) | ワイヤボンディング端子を用いた半導体搭載用基板 | |
JP2008028069A (ja) | 外部接合電極付き基板およびその製造方法 | |
JP2002118134A (ja) | 接続端子とその接続端子を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
JP4038917B2 (ja) | 無電解金めっき方法 | |
JP4449459B2 (ja) | ワイヤボンディング用端子とその製造方法及びそのワイヤボンディング用端子を有する半導体搭載用基板。 | |
JPH11140658A (ja) | 半導体搭載用基板とその製造方法 | |
JP2001044315A (ja) | はんだボール接続用端子とそのはんだボール接続用端子の形成方法及びそのはんだボール接続端子を有する半導体パッケージ用基板並びに半導体パッケージ用基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090702 |